CN102799561A - 嵌入式可重构数据处理方法、装置及系统 - Google Patents
嵌入式可重构数据处理方法、装置及系统 Download PDFInfo
- Publication number
- CN102799561A CN102799561A CN201210206529XA CN201210206529A CN102799561A CN 102799561 A CN102799561 A CN 102799561A CN 201210206529X A CN201210206529X A CN 201210206529XA CN 201210206529 A CN201210206529 A CN 201210206529A CN 102799561 A CN102799561 A CN 102799561A
- Authority
- CN
- China
- Prior art keywords
- coprocessor
- fpga
- change
- processor
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stored Programmes (AREA)
- Microcomputers (AREA)
- Advance Control (AREA)
Abstract
本发明提供了一种嵌入式可重构数据处理方法、装置及系统，其中，该方法包括：处理装置接收处理器发送的更改协处理器的FPGA的指令；处理装置根据指令选取更改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的更改，其中，处理装置与处理器和协处理器分别相连接。本发明解决了相关技术中改变协处理器的FPGA的配置过程需要占用处理器时间较长而造成的影响系统性能的问题，进而达到了提高系统性能的效果。
Description
技术领域
本发明涉及计算机领域，具体而言，涉及一种嵌入式可重构数据处理方法、装置及系统。
背景技术
在一些特定的数据处理领域，受限于通用处理器对大规模数据运算的性能不高，一般设计中会选择使用硬件协处理器完成数据计算的任务，系统中的通用处理器只需负责数据流控制及任务分发、收集。
传统的数据处理系统会采用专用硬件协处理器的方式，比如专门用于数字信号处理的DSP(Digital Signal Processor，数字信号处理器)芯片，专门的向量计算部件等。这种方式的优点是协处理器性能较高，针对某一类型的计算能够获得很高的性能提升。但同样也存在很大的缺点，专用的协处理器只能针对专用的领域，是的这种系统的应用范围受到很大的局限性。
随着FPGA(Field Programmable Gate Array，现场可编程门阵列)芯片被开发出来，可重构计算逐渐得到人们的关注。利用FPGA芯片作为数据处理系统的硬件协处理器，可以通过专用的配置接口改变FPGA内部电路的功能以满足不同应用的需求。这种方式既保留了使用专用协处理器带来的性能提升，又具有使用通用处理器方法实现数据计算的灵活性。
现有技术方案的工作过程如图1所示，协处理器器的FPGA功能改变主要有两种方式，一种如图中的配置过程1所示，使用专门的配置接口，由外部设备将配置数据写入协处理器的FPGA；第二种如图中配置过程2所示，由系统处理器从本地内存或者存储单元中读取配置文件，通过系统中的控制电路写入协处理器的FPGA。配置过程1相对比较简单，也是调试时最常用的方法，但是这种方法需要外部设备，无法满足系统运行中根据需要改变FPGA目的；配置过程2很好的解决了1中无法实现的功能，系统可以在运行中根据任务的需求，选择配置文件写入FPGA中。但这种方法同样存在一个缺点，配置过程中需要占用处理器较长时间，从配置开始到配置结束控制单元无法处理其它事情，这对于一些有实时性要求的系统或者控制单元本身性能表现不是很好的系统，会严重影响系统的性能。
针对相关技术中改变协处理器的FPGA的配置过程需要占用处理器时间较长而造成的影响系统性能的问题，目前尚未提出有效的解决方案。
发明内容
本发明提供了一种嵌入式可重构数据处理方法、装置及系统，以解决相关技术中改变协处理器的FPGA的配置过程需要占用处理器时间较长而造成的影响系统性能的问题。
根据本发明的一个方面，提供了一种嵌入式可重构数据处理方法，用于对嵌入式可重构数据处理系统的数据进行处理，嵌入式可重构数据处理系统包括处理器和协处理器，该方法包括：处理装置接收处理器发送的更改协处理器的FPGA的指令；处理装置根据指令选取更改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的更改，其中，处理装置与处理器和协处理器分别相连接。
进一步地，在处理装置根据指令选取更改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的更改之后，该方法还包括：处理装置判断是否已完成对协处理器的FPGA的更改；若判断结果为是，则处理装置向处理器发送已完成对协处理器的FPGA的更改的消息。
进一步地，处理装置根据指令选取更改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的更改包括：处理装置根据接收到的指令从Flash芯片中选取更改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的配置，其中，Flash芯片用于存储更改协处理器的FPGA的配置文件。
进一步地，在处理装置接收处理器发送的更改协处理器的FPGA的指令之前，还包括：处理装置接收处理器发送的更改协处理器的FPGA的配置文件，并将配置文件写入Flash芯片中。
根据本发明的另一方面，提供了一种嵌入式可重构数据处理装置，该装置包括：接收模块，用于接收处理器发送的更改协处理器的FPGA的指令；配置模块，用于根据接收模块接收的指令选取更改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的更改。
进一步地，该装置还包括：判断模块，用于判断是否已完成对协处理器的FPGA的更改；发送模块，用于在判断模块判断结果为是时，向处理器发送已完成对协处理器的FPGA的更改的消息。
进一步地，该装置还包括：Flash芯片，用于存储更改协处理器的FPGA的配置文件。
进一步地，配置模块还用于在接收处理器发送的更改协处理器的FPGA的指令之前，接收处理器发送的更改协处理器的FPGA的配置文件，并将配置文件写入Flash芯片中。
根据本发明的一个方面，提供了一种嵌入式可重构数据处理系统，包括：处理器；协处理器，与处理器连接通讯；在线配置控制单元，与处理器和协处理器连接通讯，其中，在线配置控制单元包括：接收模块，用于接收处理器发送的更改协处理器的FPGA的指令；配置模块，用于根据接收模块接收的指令选取更改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的更改。
进一步地，在线配置控制单元还包括：判断模块，用于判断是否已完成对协处理器的FPGA的更改；发送模块，用于在判断模块判断结果为是时，向处理器发送已完成对协处理器的FPGA的更改的消息。
进一步地，还包括：Flash芯片，用于存储更改协处理器的FPGA的配置文件。
进一步地，配置模块还用于在接收处理器发送的更改协处理器的FPGA的指令之前，接收处理器发送的更改协处理器的FPGA的配置文件，并将配置文件写入Flash芯片中。
在本发明中，在处理器外部增加更改协处理器的FPGA的处理装置，在嵌入式可重构数据处理系统接收到更改协处理器的FPGA功能的指令时，由处理装置执行更改更改协处理器的FPGA所需的配置工作，而处理器在该处理装置进行配置期间可以处理其他待处理的事情，从而有效的解决了相关技术中改变协处理器的FPGA的配置过程需要占用处理器时间较长而造成的影响系统性能的问题，进而达到了提高系统性能的效果。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据相关技术中更改协处理器的FPGA的过程的一种优选的示意图；
图2是根据本发明实施例的嵌入式可重构数据处理系统的一种优选的结构示意图；
图3是根据本发明实施例的嵌入式可重构数据处理系统的另一种优选的结构示意图；
图4是根据本发明实施例的嵌入式可重构数据处理系统的又一种优选的结构示意图；
图5是根据本发明实施例的嵌入式可重构数据处理装置的一种优选的结构示意图；
图6是根据本发明实施例的嵌入式可重构数据处理装置的另一种优选的结构示意图；以及
图7是根据本发明实施例的嵌入式可重构数据处理方法的一种优选的流程示意图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
实施例1
本优选的实施例提供了一种嵌入式可重构数据处理系统，其中，图2示出该系统的一种优选的结构图，该系统包括如下部分：处理器10；协处理器12，该协处理器12与处理器10连接通讯；在线配置控制单元14，与处理器10和协处理器12连接通讯，其中，在线配置控制单元14包括：接收模块121，用于接收处理器10发送的更改协处理器12的FPGA的指令；配置模块122，用于根据接收模块121接收的指令选取更改协处理器12的FPGA所需的配置文件以完成对协处理器12的FPGA的更改。
在上述优选的实施方式中，在处理器外部增加更改协处理器的FPGA的处理装置，在嵌入式可重构数据处理系统接收到更改协处理器的FPGA功能的指令时，由处理装置执行更改更改协处理器的FPGA所需的配置工作，而处理器在该处理装置进行配置期间可以处理其他待处理的事情，从而有效的解决了相关技术中改变协处理器的FPGA的配置过程需要占用处理器时间较长而造成的影响系统性能的问题，进而达到了提高系统性能的效果。
在本发明一个优选的实施方式中，还对上述在线配置控制单元14进行了优化，具体而言，如图3所示，在线配置控制单元14还包括：判断模块123，与配置模块122连接，用于判断是否已完成对协处理器12的FPGA的更改；发送模块124，与判断模块123连接，用于在判断模块123判断结果为是时，向处理器10发送已完成对协处理器12的FPGA的更改的消息。
优选地，该系统还包括Flash芯片，用于存储更改协处理器12的FPGA的配置文件。其中，Flash芯片可以位于在线配置控制单元14中，也可以独立存在，在线配置控制单元14根据接收到的指令从Flash芯片中选取更改协处理器12的FPGA所需的配置文件以完成对协处理器12的FPGA的配置。
在本发明的一个优选的实施方式中，配置模块122还用于在接收处理器10发送的更改协处理器12的FPGA的指令之前，接收处理器10发送的更改协处理器12的FPGA的配置文件，并将配置文件写入Flash芯片中。
具体而言，图4示出该系统的另一种优选的结构示意图，处理器10的可以从本地内存或存储单元或外部接口获取需要使用到的各种配置文件，预先发送给在线配置控制单元14的配置模块122，并写入到Flash芯片中。在系统运行过程中，当需要更改协处理器12的FPGA的功能时，处理器10会将需要的功能指令发送给在线配置控制单元14，在接收到处理器10发送的指令后，在线配置控制单元14选取所需的配置文件及完成FPGA的配置工作。优选的，当配置工作完成后，在线配置控制单元14会发送一个配置完成信号告知处理器10。FPGA的配置过程类似于数据传输中的DMA操作，无需处理器的过多干涉。
在本发明的另一个优选的实施方式中，提供了上述系统的具体构成，下面结合图4进行进一步说明。优选的，该系统采用龙芯嵌入式SoC作为处理器10，使用两片Xilinx的Vertex 2FPGA分别作为协处理器12和在线配置控制单元14，使用一片三星的EEPROM芯片作为外挂Flash芯片。优选的，用作在线配置控制单元14的FPGA的内部逻辑会在上电后自动由外接的专有PROM载入，这是Xilinx FPGA上电时的一种自动配置方法，该在线配置控制单元14的FPGA内部的逻辑在系统运行过程中不会改变。在上述嵌入式可重构数据处理系统中，总线1为PCI总线，总线3为EMI(Embedded Memory Interface)总线，优选的，总线1上挂在有PCI接口的网络控制器，用于系统启动后通过网络从外部load需要的配置文件，然后通过在线配置控制单元14写入Flash芯片。上述系统在需要特定功能的协处理器12帮助进行数据计算时(例如进行FFT计算)，可以将需要的功能通知在线配置控制单元14，该单元根据需要的功能在Flash中查找对应的配置文件，然后通过Xilinx FPGA提供的并行下载接口SelectMap下载到协处理器12的FPGA中，下载完成后在线配置控制单元14会通知处理器10，然后处理器10可以通过PCI总线和协处理器12进行数据通信，进而完成加速计算。
实施例2
基于实施例1提供的嵌入式可重构数据处理系统，本发明还提供了一种嵌入式可重构数据处理装置，该嵌入式可重构数据处理装置的功能对应于上述系统中的嵌入式可重构数据处理装置，具体来说，如图5所示，该装置包括：接收模块121，用于接收处理器发送的更改协处理器的FPGA的指令；配置模块122，用于根据接收模块121接收的指令选取更改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的更改。
在上述优选的实施方式中，在处理器外部增加更改协处理器的FPGA的处理装置，在系统接收到更改协处理器的FPGA功能的指令时，由处理装置执行更改更改协处理器的FPGA所需的配置工作，而处理器在该处理装置进行配置期间可以处理其他待处理的事情，从而有效的解决了相关技术中改变协处理器的FPGA的配置过程需要占用处理器时间较长而造成的影响系统性能的问题，进而达到了提高系统性能的效果。
在本发明一个优选的实施方式中，还对上述嵌入式可重构数据处理装置进行了优化，具体而言，如图6所示，在嵌入式可重构数据处理装置还包括：判断模块123，与配置模块122连接，用于判断是否已完成对协处理器的FPGA的更改；发送模块124，与判断模块123连接，用于在判断模块123判断结果为是时，向处理器发送已完成对协处理器的FPGA的更改的消息。
优选地，该装置还包括Flash芯片，用于存储更改协处理器的FPGA的配置文件。优选的，Flash芯片可以位于嵌入式可重构数据处理装置中，也可以独立存在。嵌入式可重构数据处理装置根据接收到的指令从Flash芯片中选取更改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的配置。
在本发明的一个优选的实施方式中，配置模块122还用于在接收处理器发送的更改协处理器的FPGA的指令之前，接收处理器发送的更改协处理器的FPGA的配置文件，并将配置文件写入Flash芯片中。
具体而言，处理器的可以从本地内存或存储单元或外部接口获取需要使用到的各种配置文件，预先发送给嵌入式可重构数据处理装置的配置模块122，并写入到Flash芯片中。在系统运行过程中，当需要更改协处理器单元的FPGA的功能时，处理器会将需要的功能指令发送给嵌入式可重构数据处理装置，在接收到处理器发送的指令后，嵌入式可重构数据处理装置选取所需的配置文件及完成FPGA的配置工作。优选的，当配置工作完成后，嵌入式可重构数据处理装置会发送一个配置完成信号告知处理器。FPGA的配置过程类似于数据传输中的DMA操作，无需处理器的过多干涉。
实施例3
在上述实施例1和实施例2的基础上，本发明还提供了一种嵌入式可重构数据处理方法，用于对嵌入式可重构数据处理系统的数据进行处理，嵌入式可重构数据处理系统包括处理器和协处理器，具体地，如图7所示，该方法包括：
S702，处理装置接收处理器发送的更改协处理器的FPGA的指令；
S704，处理装置根据指令选取更改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的更改，其中，处理装置与处理器和协处理器分别相连接。
在上述优选的实施方式中，在处理器外部增加更改协处理器的FPGA的处理装置，在嵌入式可重构数据处理系统接收到更改协处理器的FPGA功能的指令时，由处理装置执行更改更改协处理器的FPGA所需的配置工作，而处理器在该处理装置进行配置期间可以处理其他待处理的事情，从而有效的解决了相关技术中改变协处理器的FPGA的配置过程需要占用处理器时间较长而造成的影响系统性能的问题，进而达到了提高系统性能的效果。
在本发明一个优选的实施方式中，还对上述嵌入式可重构数据处理方法进行了优化，具体而言，在处理装置根据指令选取更改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的更改之后，该方法还包括：处理装置判断是否已完成对协处理器的FPGA的更改；以及若判断结果为是，则处理装置向处理器发送已完成对协处理器的FPGA的更改的消息。
优选地，处理装置根据接收到的指令从Flash芯片中选取更改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的配置，其中，Flash芯片用于存储更改协处理器的FPGA的配置文件。
在本发明的一个优选的实施方式中，在处理装置接收处理器发送的更改协处理器的FPGA的指令之前，还包括：处理装置接收处理器发送的更改协处理器的FPGA的配置文件，并将配置文件写入Flash芯片中。
具体而言，处理器的可以从本地内存或存储单元或外部接口获取需要使用到的各种配置文件，预先发送给处理装置，并写入到Flash芯片中。在系统运行过程中，当需要更改协处理器单元的FPGA的功能时，处理器会将需要的功能指令发送给处理装置，在接收到处理器发送的指令后，处理装置选取所需的配置文件及完成FPGA的配置工作。优选的，当配置工作完成后，处理装置会发送一个配置完成信号告知处理器。FPGA的配置过程类似于数据传输中的DMA操作，无需处理器的过多干涉。
从以上的描述中，可以看出，本发明在处理器外部增加更改协处理器的FPGA的处理装置，在系统接收到更改协处理器的FPGA功能的指令时，由处理装置执行更改更改协处理器的FPGA所需的配置工作，而处理器在该处理装置进行配置期间可以处理其他待处理的事情，从而有效的解决了相关技术中改变协处理器的FPGA的配置过程需要占用处理器时间较长而造成的影响系统性能的问题，进而达到了提高系统性能的效果。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (12)
1.一种嵌入式可重构数据处理方法，用于对嵌入式可重构数据处理系统的数据进行处理，所述嵌入式可重构数据处理系统包括处理器和协处理器，其特征在于，所述方法包括：
处理装置接收所述处理器发送的更改所述协处理器的FPGA的指令；以及
所述处理装置根据所述指令选取更改所述协处理器的FPGA所需的配置文件以完成对所述协处理器的FPGA的更改，
其中，所述处理装置与所述处理器和所述协处理器分别相连接。
2.根据权利要求1所述的方法，其特征在于，在所述处理装置根据所述指令选取更改所述协处理器的FPGA所需的配置文件之后，该方法还包括：
所述处理装置判断是否已完成对所述协处理器的FPGA的更改；以及
若判断结果为是，则所述处理装置向所述处理器发送已完成对所述协处理器的FPGA的更改的消息。
3.根据权利要求1所述的方法，其特征在于，所述处理装置根据所述指令选取更改所述协处理器的FPGA所需的配置文件以完成对所述协处理器的FPGA的更改包括：
所述处理装置根据接收到的所述指令从Flash芯片中选取更改所述协处理器的FPGA所需的配置文件以完成对所述协处理器的FPGA的配置，其中，所述Flash芯片用于存储更改所述协处理器的FPGA的配置文件。
4.根据权利要求3所述的方法，其特征在于，在所述处理装置接收所述处理器发送的更改协处理器的FPGA的指令之前，还包括：
所述处理装置接收所述处理器发送的更改所述协处理器的FPGA的配置文件，并将所述配置文件写入所述Flash芯片中。
5.一种嵌入式可重构数据处理装置，其特征在于，包括：
接收模块，用于接收处理器发送的更改协处理器的FPGA的指令；以及
配置模块，用于根据所述接收模块接收的指令选取更改所述协处理器的FPGA所需的配置文件以完成对所述协处理器的FPGA的更改。
6.根据权利要求5所述的装置，其特征在于，还包括：
判断模块，用于判断是否已完成对所述协处理器的FPGA的更改；以及
发送模块，用于在所述判断模块判断结果为是时，向所述处理器发送已完成对所述协处理器的FPGA的更改的消息。
7.根据权利要求5所述的装置，其特征在于，还包括：Flash芯片，用于存储更改所述协处理器的FPGA的配置文件。
8.根据权利要求7所述的装置，其特征在于，所述配置模块还用于在接收所述处理器发送的更改所述协处理器的FPGA的指令之前，接收所述处理器发送的更改所述协处理器的FPGA的配置文件，并将所述配置文件写入所述Flash芯片中。
9.一种嵌入式可重构数据处理系统，其特征在于，包括：
处理器；
协处理器，与所述处理器连接通讯；以及
在线配置控制单元，与所述处理器和所述协处理器连接通讯，其中，所述在线配置控制单元包括：接收模块，用于接收所述处理器发送的更改所述协处理器的FPGA的指令；配置模块，用于根据所述接收模块接收的指令选取更改所述协处理器的FPGA所需的配置文件以完成对所述协处理器的FPGA的更改。
10.根据权利要求9所述的系统，其特征在于，所述在线配置控制单元还包括：
判断模块，用于判断是否已完成对所述协处理器的FPGA的更改；以及
发送模块，用于在所述判断模块判断结果为是时，向所述处理器发送已完成对所述协处理器的FPGA的更改的消息。
11.根据权利要求9所述的系统，其特征在于，还包括：Flash芯片，用于存储更改所述协处理器的FPGA的配置文件。
12.根据权利要求11所述的系统，其特征在于，所述配置模块还用于在接收所述处理器发送的更改所述协处理器的FPGA的指令之前，接收所述处理器发送的更改所述协处理器的FPGA的配置文件，并将所述配置文件写入所述Flash芯片中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210206529XA CN102799561A (zh) | 2012-06-18 | 2012-06-18 | 嵌入式可重构数据处理方法、装置及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210206529XA CN102799561A (zh) | 2012-06-18 | 2012-06-18 | 嵌入式可重构数据处理方法、装置及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102799561A true CN102799561A (zh) | 2012-11-28 |
Family
ID=47198674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210206529XA Pending CN102799561A (zh) | 2012-06-18 | 2012-06-18 | 嵌入式可重构数据处理方法、装置及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102799561A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9411528B1 (en) | 2015-04-22 | 2016-08-09 | Ryft Systems, Inc. | Storage management systems and methods |
| US9411613B1 (en) | 2015-04-22 | 2016-08-09 | Ryft Systems, Inc. | Systems and methods for managing execution of specialized processors |
| US9542244B2 (en) | 2015-04-22 | 2017-01-10 | Ryft Systems, Inc. | Systems and methods for performing primitive tasks using specialized processors |
| CN106502775A (zh) * | 2016-10-14 | 2017-03-15 | 福州瑞芯微电子股份有限公司 | 一种分时调度dsp算法的方法和系统 |
| CN106844284A (zh) * | 2016-11-24 | 2017-06-13 | 天津津航计算技术研究所 | 用于雷达信号处理的可重构系统 |
| CN110399215A (zh) * | 2019-06-25 | 2019-11-01 | 苏州浪潮智能科技有限公司 | 一种协处理器、一种电子设备及一种数据处理方法 |
| WO2021036404A1 (zh) * | 2019-08-31 | 2021-03-04 | 安徽寒武纪信息科技有限公司 | 数据传输方法及相关设备 |
| US11934337B2 (en) | 2019-08-31 | 2024-03-19 | Anhui Cambricon Information Technology Co., Ltd. | Chip and multi-chip system as well as electronic device and data transmission method |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030221013A1 (en) * | 2002-05-21 | 2003-11-27 | John Lockwood | Methods, systems, and devices using reprogrammable hardware for high-speed processing of streaming data to find a redefinable pattern and respond thereto |
| JP2005099973A (ja) * | 2003-09-24 | 2005-04-14 | Hitachi Ltd | 運用管理システム |
| CN1758232A (zh) * | 2004-10-10 | 2006-04-12 | 中兴通讯股份有限公司 | 一种接口转换模块和对fpga进行配置的方法 |
| CN101452502A (zh) * | 2008-12-30 | 2009-06-10 | 华为技术有限公司 | 加载现场可编程门阵列fpga的方法、装置与系统 |
| CN101485576A (zh) * | 2008-12-30 | 2009-07-22 | 深圳市蓝韵实业有限公司 | 一种对设备内fpga芯片统一配置和管理的系统 |
| CN101673101A (zh) * | 2009-09-27 | 2010-03-17 | 电子科技大学 | 一种在线编程的fpga可重构装置 |
-
2012
- 2012-06-18 CN CN201210206529XA patent/CN102799561A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030221013A1 (en) * | 2002-05-21 | 2003-11-27 | John Lockwood | Methods, systems, and devices using reprogrammable hardware for high-speed processing of streaming data to find a redefinable pattern and respond thereto |
| JP2005099973A (ja) * | 2003-09-24 | 2005-04-14 | Hitachi Ltd | 運用管理システム |
| CN1758232A (zh) * | 2004-10-10 | 2006-04-12 | 中兴通讯股份有限公司 | 一种接口转换模块和对fpga进行配置的方法 |
| CN101452502A (zh) * | 2008-12-30 | 2009-06-10 | 华为技术有限公司 | 加载现场可编程门阵列fpga的方法、装置与系统 |
| CN101485576A (zh) * | 2008-12-30 | 2009-07-22 | 深圳市蓝韵实业有限公司 | 一种对设备内fpga芯片统一配置和管理的系统 |
| CN101673101A (zh) * | 2009-09-27 | 2010-03-17 | 电子科技大学 | 一种在线编程的fpga可重构装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9411528B1 (en) | 2015-04-22 | 2016-08-09 | Ryft Systems, Inc. | Storage management systems and methods |
| US9411613B1 (en) | 2015-04-22 | 2016-08-09 | Ryft Systems, Inc. | Systems and methods for managing execution of specialized processors |
| US9542244B2 (en) | 2015-04-22 | 2017-01-10 | Ryft Systems, Inc. | Systems and methods for performing primitive tasks using specialized processors |
| CN106502775A (zh) * | 2016-10-14 | 2017-03-15 | 福州瑞芯微电子股份有限公司 | 一种分时调度dsp算法的方法和系统 |
| CN106502775B (zh) * | 2016-10-14 | 2019-08-23 | 福州瑞芯微电子股份有限公司 | 一种分时调度dsp算法的方法和系统 |
| CN106844284A (zh) * | 2016-11-24 | 2017-06-13 | 天津津航计算技术研究所 | 用于雷达信号处理的可重构系统 |
| CN110399215A (zh) * | 2019-06-25 | 2019-11-01 | 苏州浪潮智能科技有限公司 | 一种协处理器、一种电子设备及一种数据处理方法 |
| WO2021036404A1 (zh) * | 2019-08-31 | 2021-03-04 | 安徽寒武纪信息科技有限公司 | 数据传输方法及相关设备 |
| US11934337B2 (en) | 2019-08-31 | 2024-03-19 | Anhui Cambricon Information Technology Co., Ltd. | Chip and multi-chip system as well as electronic device and data transmission method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102799561A (zh) | 嵌入式可重构数据处理方法、装置及系统 | |
| CN102495756B (zh) | 操作系统在不同的中央处理器之间切换的方法及系统 | |
| CN105159776B (zh) | 进程处理方法及装置 | |
| CN109561124A (zh) | 一种文件传输的方法、系统及终端设备 | |
| CN108008948A (zh) | 一种指令生成过程的复用装置及方法、处理装置 | |
| CN105527878A (zh) | 一种数据采集方法、装置及数据采集调试系统 | |
| CN109240953A (zh) | 一种自适应切换硬盘的方法、转接板及系统 | |
| CN104461710A (zh) | 任务处理方法及装置 | |
| CN105353987A (zh) | 一种文件处理方法及装置 | |
| CN104021104A (zh) | 一种基于双总线结构的协同系统及其通信方法 | |
| CN103853516A (zh) | 一种电子设备及切换方法 | |
| CN109240822A (zh) | 应用程序弹性伸缩的方法、装置和存储介质以及电子设备 | |
| CN113691722A (zh) | 一种控制方法、装置及电子设备 | |
| CN103607360A (zh) | 一种报文处理方法、线卡及交换设备 | |
| CN111756858A (zh) | 嵌入式设备的远程开发处理系统、方法及装置 | |
| CN103500108A (zh) | 系统内存访问方法、节点控制器和多处理器系统 | |
| CN111209243B (zh) | 数据处理装置、方法及相关产品 | |
| CN101639930B (zh) | 一连串绘图处理器处理绘图数据的方法及系统 | |
| CN111209231B (zh) | 数据处理方法、装置及相关产品 | |
| CN105359489A (zh) | 一种资源调度方法、装置及系统 | |
| CN104052624A (zh) | 一种配置管理方法及装置 | |
| CN106294058A (zh) | 处理运营问题单据的目标策略确定方法及装置 | |
| CN103942125A (zh) | 一种自动备份的方法与系统 | |
| US9805440B2 (en) | Method and apparatus to improve performance of chained tasks on a graphics processing unit | |
| CN111178373B (zh) | 运算方法、装置及相关产品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20121128 |