CN101673101A

CN101673101A - 一种在线编程的fpga可重构装置

Info

Publication number: CN101673101A
Application number: CN200910167762A
Authority: CN
Inventors: 王志刚; 曹智渊; 王猛; 钱炳松
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2009-09-27
Filing date: 2009-09-27
Publication date: 2010-03-17
Anticipated expiration: 2029-09-27
Also published as: CN101673101B

Abstract

本发明公开了一种在线编程的FPGA可重构装置，包括FPGA、配置芯片、配置芯片控制器以及DSP处理器。DSP处理器接收到重构命令后，发出控制选通命令字符串给配置芯片控制器，控制选通命令字符串经配置芯片控制器解析后将配置芯片控制器的nCONFIG信号线置为低电平，nCE信号线置为高电平，从而使FPGA释放对配置芯片的掌控权；然后DSP处理器将接收到配置数据存入配置芯片中，当配置数据存储完毕后，配置芯片控制器的nCONFIG信号线置为高电平，nCE信号线置为低电平，从而使FPGA重新获得配置芯片的掌控权，获得控制权后，检测到nCONFIG信号线的上升沿后，FPGA将下载配置芯片内的数据进行重新配置，从而完成FPGA的在线编程重构。

Description

一种在线编程的FPGA可重构装置

技术领域

本发明涉及FPGA控制技术领域，具体来讲，涉及具有多种工作模式的系统中，通过对FPGA控制逻辑进行重构，选择其一种工作模式的在线编程的FPGA可重构装置。

背景技术

可重构体系结构指能够利用可重分配的硬件资源，根据不同的应用要求，灵活的改变自身的体系结构，以便为每个特定的应用需求提供与之相匹配的体系结构。

可重构系统就是利用FPGA的可重配置特性，完成对可重构体系结构的改变，即工作模式的重构，从而利用有限的硬件资源完成多种逻辑功能，这就是FPGA可重构系统的设计原理。所谓FPGA重配置，就是FPGA在掉电后配置数据会自动丢失，再次上电后必须重新配置FPGA，FPGA才能正常工作。传统的FPGA配置数据时，只要系统一上电，FPGA就会自动的从配置存储芯片中配置数据，就是说在任何时候，FPGA都掌控着配置芯片，用户无法在线进行干涉。

现有技术中，可重构装置采用单片机、CPLD等器件直接对FPGA器件进行编程配置，从而实现系统工作模式的可重构。这种可重构装置的设计是利用单片机等器件设计开发一个FPGA配置控制器，用于对FPGA工作程序的重新写入工作。并在系统中增加一个程序存储器，用来存储不同逻辑功能程序代码，不同逻辑功能对应的FPGA配置数据流文件通过编程存储到FPGA配置存储器的不同区域里。配置控制器控制不同逻辑功能对应的FPGA配置数据流配置到FPGA里。这样在系统工作过程中，用户可用依据自己的需求来调用自己所需要的不同逻辑功能程序，并利用FPGA配置控制器来配置到FPGA器件中，实现所需要的工作状态。这种FPGA的可重构装置设计的主要工作任务是完成FPGA配置控制器的设计工作，控制器的选择比较灵活，但设计过程比较复杂，而且需要大的存储空间去存储配置数据流，浪费了硬件资源，如果是对多个FPGA进行重构的话，需要的硬件资源也成倍的增加，显然不符合可重构设计初衷。

发明内容

本发明的目的在于克服现有技术的不足，提供一种硬件结构简单的在线编程的FPGA可重构装置。

为实现上述目的，本发明的在线编程的FPGA可重构装置，包括FPGA，其特征在于，还包括：

一配置芯片，与FPGA连接，用于存储FPGA配置数据；FPGA上电或配置芯片中的FPGA配置数据更新后，FPGA下载配置芯片内的配置数据对FPGA的控制逻辑进行配置；

一配置芯片控制器，其输出控制nCONFIG、nCE与FPGA的nCONFIG、nCE连接，用于配置或编程过程中FPGA对配置芯片的控制权进行控制或释放；

一上位机，用于向DSP处理器发送重构命令和配置数据；

一DSP处理器，用于接收来自上位机的重构命令和配置数据，并与配置芯片控制器连接；

DSP处理器接收到重构命令后，发出控制选通命令字符串给配置芯片控制器，控制选通命令字符串经配置芯片控制器解析后将配置芯片控制器的nCONFIG信号线置为低电平，nCE信号线置为高电平，从而使FPGA释放对配置芯片的总线，不读取其中的配置程序数据；然后DSP处理器将接收到配置数据编程存入配置芯片中，当配置数据编程完毕后，配置芯片控制器的nCONFIG信号线置为高电平，nCE信号线置为低电平，从而使FPGA重新获得配置芯片的总线；FPGA获得配置芯片的控制权，检测到nCONFIG信号线的上升沿后，FPGA将下载配置芯片内的数据进行重新配置，从而完成FPGA的在线编程重构。

本发明的发明目的是这样实现的，一上位机，是任意一台个人计算机、工业计算机或嵌入式计算机，具有或可安装特定的发送例程模块，可通过计算机总线，如PCI总线，向DSP处理器发送重构命令和配置数据。将FPGA的配置程序文件看作一个“对象”，将所要完成的工作程序生成这样的一个“对象”，“对象”可以支持文件拷贝，或通过网络传送；然后由上位机的发送例程模块把这些“对象”，即配置数据包传送到DSP处理器，DSP处理器负责将配置数据做相应的时序转化和数据处理后，在配置芯片控制器的监控下把经过处理的配置文件数据下传编程到FPGA的配置芯片中，以此来完成FPGA器件的重新配置，既FPGA的重构。

在线编程重构是上位机通过DSP处理器向配置芯片控制器发送控制命令以及要进行配置的数据包，配置芯片控制器解析命令后执行相应的操作，完成配置芯片所需的下载时序及配置数据，配置芯片的数据存储完成后再进行FPGA从配置芯片下载新的系统配置程序过程。一般情况下在系统上电后FPGA都要马上从配置芯片中下载配置数据，对配置芯片进行控制时首先要让FPGA释放对配置芯片的控制，而在对配置芯片写数据完成后又要将控制权交与FPGA，从而FPGA又会下载最后一次完成的配置数据。

与常用FPGA可重构方法相比较，本设计所采用的FPGA可重构设计的硬件结构更加简单，任何包括FPGA逻辑设计的硬件系统只需增加少量电路，建立于计算机的上位机用户操作更加直观，用户特定的配置文件包的传输或分享也更加灵活方便，在对FPGA的配置芯片写入配置程序数据的时候并不会影响到FPGA的继续工作，系统重构的时隙也更小。

附图说明

图1是本发明在线编程的FPGA可重构装置的一种具体实施方式电路原理框图；

图2是图1所示在线编程的FPGA可重构装置的重构的流程图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当采用已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这儿将被忽略。

实施例

图1是本发明在线编程的FPGA可重构装置的一种具体实施方式电路原理框图。在本实施例中，如图1所示，在线编程的FPGA可重构装置包括FPGA 1、配置芯片2、配置芯片控制器3、DSP处理器4以及通信接口模块5。在本实施例中，DSP处理器4与上位机6的通信是通过通信接口模块5并在FPGA的配合下把重构命令和配置数据传输到DSP处理器4的。

在本实施例中，配置芯片2为一EPCS，即串行存储器，其nCS、DCLK、ASDI、DATA信号线与FPGA 1连接，用于存储FPGA 1配置数据。FPGA 1上电或配置芯片2中的FPGA配置数据更新后，FPGA 1下载配置芯片2内的配置数据对FPGA 1的控制逻辑进行配置。

在本实施例中，配置芯片控制器3选用一CPLD控制器，其输出控制nCONFIG、nCE与FPGA 1的nCONFIG、nCE连接，用于FPGA 1对配置芯片2的控制权进行控制或释放。CPLD控制器通过nCONFIG信号线和nCE信号线的掌控从而达到对配置芯片2的控制权进行控制或释放。

同时，配置芯片控制器3，即CPLD控制器的nCSO、DCLK、ASDI、DATAO端口与配置芯片2，即EPCS存储器的nCS、DCLK、ASDI、DATA端口连接，用于在FPGA 1对配置芯片2的控制权释放后，将配置数据存入配置芯片2中。

在本实施例中，DSP处理器4通过一个多通道缓冲串口(McBSP)与配置芯片控制器3，即CPLD控制器连接，并进行通信。其串口由数据信号线BDX、帧信号线BFSX及时钟信号线BCLKX组成，所有的控制命令和配置数据都是通过这三条信号线来传送。

在本实施例中，DSP处理器4通过通信接口模块5并在FPGA的配合下接收来自上位机6重构命令和配置数据。DSP处理器4接收到重构命令后，通过串口发出控制选通命令字符串给配置芯片控制器3。控制选通命令字符串经配置芯片控制器3解析后将配置芯片控制器3，即CPLD控制器的nCONFIG信号线置为低电平，nCE信号线置为高电平，FPGA 1的nCSO、DCLK、ASDO、DATAO端口变为高阻，从而使FPGA 1释放对配置芯片2，即EPCS存储器的掌控权，不读取其中的配置程序数据。然后DSP处理器4将接收到配置数据进行时序转化和数据处理后通过串口发送到配置芯片控制器3，再通过配置芯片控制器3，即CPLD控制器的nCSO、DCLK、ASDI、DATAO端口将配置数据存入配置芯片2中。

当配置数据存储完毕后，配置芯片控制器3的nCONFIG信号线置为高电平，nCE信号线置为低电平，从而使FPGA重新获得配置芯片的掌控权。FPGA 1获得配置芯片的控制权，检测到nCONFIG信号线的上升沿后，FPGA 1将下载配置芯片内的数据进行重新配置，从而完成FPGA 1的在线编程重构。

本实施例的在线编程的FPGA可重构装置是这样工作的：

当在线编程的FPGA可重构装置上电后，配置芯片控制器3的nCONFIG信号表现为高电平，nCE信号表现为低电平，此时，配置芯片控制器3，即CPLD控制器把对配置芯片的控制权交给FPGA 1，在此过程中FPGA执行配置芯片的数据读取操作，即FPGA的配置过程：FPGA 1通过nCSO管脚置配置芯片的nCS信号线为低电平，并通过ASDO管脚向配置芯片2发送控制命令和地址，在DCLK的上升沿，配置芯片2通过DATAI信号线将配置程序数据发送到FPGA 1，配置程序数据发送完毕后，FPGA 1的CONF_DONE端口由低电平变为高电平，随后FPGA 1初始化并进入工作状态。

当需要进行系统重构时，由上位机6通过通信接口模块5并在FPGA 1的配合下向DSP处理器4发送重构命令就进行系统的重构操作。

图2是图1所示在线编程的FPGA可重构装置的重构的流程图。如图2所示，重构操作包括以下几个步骤：

步骤ST1：上位机6发送重构命令后，DSP处理器4通过串口向配置芯片控制器3，即CPLD控制器发送控制选通命令字符串，命令经CPLD控制器解析后将nCONFIG信号线置为低电平，nCE信号线置为高电平，FPGA 1的nCSO、DCLK、ASDO、DATAO端口变为高阻，从而使FPGA 1释放对配置芯片2的掌控权，不读取其中的配置程序数据。从而实现配置芯片控制器3，即CPLD控制器对配置芯片2的nCS、DCLK、ASDI、DATA管脚的掌控权；

步骤ST2：上位机6发送向DSP处理器4发送所需要的重构配置数据，存储在DSP处理器4的数据存储区内。经过我们的实验分析，在本实施例中，采用Quartus软件生成的pof格式文件数据并不能直接写入配置芯片2，需要进行一定方式的格式转换。转换的方式是将配置数据中的每一个字的八位二进制数据按逆序重新排列后，再组合成要存储到配置芯片2的配置数据。所以，我们需要在DSP处理器内做一步数据转换的操作；

步骤ST3：在对配置芯片2进行数据写入以前，先要将其内部的原有数据擦除掉。所以这一步的任务是向配置芯片2发送控制命令，打开写使能，随后发送擦除命令将配置芯片原有数据擦除。注意擦除时间必须大于相应芯片的规定时间，否则不能完成擦除操作；

步骤ST4：为了检测擦除操作是否已操作成功，可以进行一次读状态操作命令。读状态操作命令也需要先打开写使能，再发送读状态操作命令；

步骤ST5：当擦除操作没有完成，则返回步骤ST3；但确认擦除操作完成后，则进行步骤ST6；

步骤ST6：对配置芯片2的配置数据进行写入操作，配置数据的写入需要按帧依次写入到对应的存储地址；

步骤ST7：判断配置数据是否已经写完，如果没有，则返回步骤ST6，如果已经完成，则进行步骤ST8。

步骤ST8：所需的配置数据写入完毕后，发送控制命令使得配置芯片控制器3，即CPLD控制器释放对配置芯片2的控制权，即置配置芯片控制器3的nCS、DCLK、ASDI、DATA信号线为高阻状态，nCONFIG信号线由低电平置为高电平，nCE信号线置为由高电平置为低电平。FPGA 1接手配置芯片2的控制权，检测到nCONFIG信号线的上升沿后，FPGA 1将下载配置芯片2内的配置数据进行重新配置，此过程与系统上电时的配置过程相同。

本发明的在线编程的FPGA可重构装置可以在系统不断电的情况下进行重构过程，这样就不会影响系统其它部分电路正在进行的工作，极大地方便了用户的实际应用。本发明只要把用户所需要的配置数据写进配置芯片中，用户再通过对FPGA的nCONFIG端口和nCE端口的控制就能随意的配置FPGA了。

通常大的逻辑任务中FPGA配置数据可以是一个很大的数据流，如果想通过把它一次性存储起来再传输的话，无形中就浪费了很多的硬件资源，本发明就很好的克服了这一点。通过简单的，易操作的DSP多通道同步缓冲串口(McBSP)以及数据分段编程控制就实现了数据流的传输，而且这种传输数据流的过程是一种动态的过程，就像流水线操作一样，传送一段数据，我们就把它写进配置芯片中，也既是：传部分数据，写部分数据，如此反复操作，直至把配置文件数据全部写进EPCS中，而且这个数据段的大小也是我们能控制的，这样就实现了用很小的空间，传输大的数据流的过程。其特点是硬件电路简单，节约成本，不需要增加太多的硬件资源，比如大容量的存储器件等；而且配置过程灵活方便，用户只需要一个相应的配置数据包即可完成系统重构的功能。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims

1、一种在线编程的FPGA可重构装置，包括FPGA，其特征在于，还包括：

一配置芯片控制器，其输出控制nCONFIG、nCE与FPGA的nCONFIG、nCE连接，用于FPGA对配置芯片的控制权进行控制或释放；

一上位机，用于向DSP处理器发送重构命令和配置数据；

2、根据权利要求1所述的在线编程的FPGA可重构装置，其特征在于，所述的DSP处理器将接收到配置数据存入配置芯片中是：

DSP处理器将接收到配置数据进行时序转化和数据处理后通过串口发送到配置芯片控制器，再通过配置芯片控制器将配置数据存入配置芯片中。

3、根据权利要求2所述的在线编程的FPGA可重构装置，其特征在于，所述的DSP处理器通过一个多通道缓冲串口(McBSP)与配置芯片控制器连接，并进行通信；

缓冲串口由数据信号线BDX、帧信号线BFSX及时钟信号线BCLKX组成，所有的控制命令和配置数据都是通过这三条信号线来传送。

4、根据权利要求2所述的在线编程的FPGA可重构装置，其特征在于，所述的配置芯片控制器为CPLD控制器，所述的配置芯片为一EPCS串行存储器；

CPLD控制器的nCSO、DCLK、ASDI、DATAO端口与EPCS串行存储器nCS、DCLK、ASDI、DATA端口连接，用于在FPGA对的EPCS串行存储器控制权释放后，将配置数据存入EPCS串行存储器中。

5、根据权利要求1所述的在线编程的FPGA可重构装置，其特征在于，所述的DSP处理器将接收到配置数据存入配置芯片中是：

1)、在对配置芯片进行数据写入以前，先要将其内部的原有数据擦除掉，向配置芯片发送控制命令，打开写使能，随后发送擦除命令将配置芯片原有数据擦除；

2)、检测擦除操作是否已操作成功，进行一次读状态操作命令；

3)、当擦除操作没有完成，则返回步骤2；但确认擦除操作完成后，则进行步骤4；

4)、对配置芯片的配置数据进行写入操作，配置数据的写入需要按帧依次写入到对应的存储地址；判断配置数据是否已经写完，如果没有，则继续进行写操作，直到完成。