CN111897262A - 基于多块dsp的并行信号采集处理系统 - Google Patents

基于多块dsp的并行信号采集处理系统 Download PDF

Info

Publication number
CN111897262A
CN111897262A CN202010748419.0A CN202010748419A CN111897262A CN 111897262 A CN111897262 A CN 111897262A CN 202010748419 A CN202010748419 A CN 202010748419A CN 111897262 A CN111897262 A CN 111897262A
Authority
CN
China
Prior art keywords
data
fpga
dsp
storage processing
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010748419.0A
Other languages
English (en)
Other versions
CN111897262B (zh
Inventor
张治国
毛伟伟
袁嘉泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010748419.0A priority Critical patent/CN111897262B/zh
Publication of CN111897262A publication Critical patent/CN111897262A/zh
Application granted granted Critical
Publication of CN111897262B publication Critical patent/CN111897262B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24215—Scada supervisory control and data acquisition

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Analogue/Digital Conversion (AREA)
  • Logic Circuits (AREA)

Abstract

本发明为基于多块DSP的并行信号采集处理系统，解决已有数据采集系统实时性低的问题。利用FPGA跟多块DSP构成中央处理器，先将待测信号经过单端转差分电路转换为差分信号，模数转换电路AD将差分信号转换为数字信号后再传给FPGA，当开关芯片上的控制线引脚电位拉低时，FPGA向静态随机存取存储器SRAM传送数据，控制线引脚电位拉高时，DSP从SRAM中读取数据并处理，DSP在处理信号时，FPGA则会把数据传送给下一块存储处理子系统做上述相同操作，DSP处理完数据后，传给上位机显示。

Description

基于多块DSP的并行信号采集处理系统
技术领域
本发明与信号的采集处理技术领域相关。
背景技术
信号的采集与处理是仪器测量技术中一个不可或缺的环节。在高精度采集系统中，常需要采用FPGA与DSP等多种芯片，来完成系统控制和信号处理。然而由于FPGA的运算速度，远高于串口通讯、DSP的信号处理速度，因此采集系统数据更新速度受到极大限制。
然而由于FPGA的运算速度，远大于串口通讯，以及DSP的信号处理速度，当DSP正在处理信号时，FPGA必须等待DSP处理完数据后，才能将下一组数据传入SRAM中等待处理，因此采集系统的数据更新速度受到极大限制，数据采集系统实时性低的问题。
发明内容
本发明的目的是提供一种实时性高，可以提高数据采集系统更新速度的基于多块DSP的并行信号采集处理系统。
本发明是这样实现的：
基于多块DSP的并行信号采集处理系统，待测信号经单端转差分电路、模数转换电路AD与可编程逻辑门阵列FPGA的输入端连接，可编程逻辑门阵列的输出与若干存储处理子系统连接，存储处理子系统由开关芯片、数字信号处理芯片DSP和静态随机存取存储器SRAM组成，待测信号经过单端转差分电路转换为差分信号，模数转换电路AD将差分信号转换为数字信号后再传给可编程逻辑门阵列FPGA，当第1存储处理子系统的第1开关芯片上的控制线引脚电位拉低时， FPGA向第1存储处理子系统的第1静态随机存取存储器SRAM传送数据，控制线引脚电位拉高时，第1数字信号处理芯片DSP从第1静态随机存取存储器SRAM中读取数据并处理，第1数字信号处理芯片DSP在处理信号时，FPGA则会把数据传送给下一块存储处理子系统做上述相同操作，从而实现基于多块DSP的并行信号处理技术，数字信号处理芯片DSP处理完数据后，传给上位机显示。
模数转换电路与可编程逻辑门阵列FPGA有16位的数据线以及RESET,SYNC,CS,RD/WR,DRDY,MCLK控制线连接,MCLK为AD提供时钟信号，RESET引脚的下降沿使内部数字电路复位，SYNC使内部滤波器复位，每次有新的转换数据时，DRDY会产生一个低电平有效脉冲，片选引脚CS与RD/WR配合使用，当CS低电平，RD/WR低电平时，发生读操作；CS低电平，RD/WR高电平时，发生写操作， FPGA与每一个存储处理子系统中的开关芯片通过5根线相连，包括串行外设接口SP和一根控制线，串行外设接口SP的CLK,CS,SDI,SDO,CS产生设备使能信号，CLK提供时钟脉冲，SDI，SDO则基于此脉冲完成数据传输,以及一根控制线，开关芯片与其存储处理子系统内的SRAM通过SPI接口线相连，每一块DSP与FPGA通过通用异步收发传输器UART传送指令，每一块DSP与其内部存储处理子系统的开关芯片通过SPI接口线连接，与存储处理子系统外部的通用串行芯片USB通过SPI接口线连接，USB芯片与上位机通过通用串行总线USB总线连接。
数据处理步骤为：
1） 将待测信号经过单端转差分电路转换成两路的差分信号，
2） FPGA通过6路控制线控制AD模块，MCLK为AD提供时钟信号，RESET引脚的下降沿使内部数字电路复位，SYNC使内部滤波器复位，每次有新的转换数据时，DRDY会产生一个低电平有效脉冲，片选引脚CS与RD/WR配合使用，当CS低电平，RD/WR低电平时，发生读操作；CS低电平，RD/WR高电平时，发生写操作，
3） AD模块开始数据转换，此时CS低电平，RD/WR高电平，AD模块通过16路数据线接收外部FPGA写入的指令，
4） AD模块完成一次数据转换后，DRDY引脚被拉低，持续一个时钟周期，此时将RD/WR引脚拉低，CS为低电平时，AD模块将数字信号通过16路数据线传入FPGA中，
5） 当再次需要传送数据时，先拉高CS引脚和RD/WR引脚，用于分隔两组数据，之后再重复上述读写操作，实现下一组数据的传送，
6） 采用单刀双掷开关芯片来控制SRAM的SPI接口的连接关系，开关芯片的控制线引脚被拉低时，FPGA拥有SRAM的写权限，开关芯片的控制线引脚被拉高，SRAM的读权限为DSP芯片所有，
7） 第1存储处理子系统CM1内的DSP芯片向FPGA发送读取指令，FPGA与第1存储处理子系统CM1内的开关芯片的控制线引脚被拉低，这时第1存储处理子系统CM1内的SRAM与FPGA的SPI接口被联通，数据通过SPI接口以序列形式写入SRAM，
8） 当SRAM存满后，FPGA与第1存储处理子系统CM1内的开关芯片的控制线引脚被拉高，这时第1存储处理子系统CM1内的DSP与SRAM的SPI接口联通，通过SPI接口读取数据，并在DSP内进行数字信号处理，
9） 当FPGA与第1存储处理子系统CM1内的开关芯片的控制线引脚拉高，停止向其传送数据时，第2存储处理子系统CM2内的DSP芯片向FPGA发送读取指令，对第2存储处理子系统的处理同第7，8步，
10）剩余存储处理子系统均是等待FPGA停止向上一块存储处理子系统传送数据时，再对其自身做第7，8步操作，
11）当第1存储处理子系统CM1内的DSP处理数据完毕后，向FPGA传送一个数据处理完毕指令，并通过SPI接口向USB芯片传送数据，USB芯片再通过USB总线将数据传送给上位机显示，
12）其余存储处理子系统的DSP处理完数据后，操作步骤同第11步，不同存储处理子系统内的DSP上传数据与FPGA传送数据给SRAM独立进行，因此实现信号采集处理的并行实现。
本发明的优点如下：
本发明方法采用FPGA跟多块DSP搭配，每一块DSP与存储模块构成存储处理子系统，当其中的某些存储处理子系统内的DSP在处理数据时，FPGA并不会停止传输数据，而是向其他存储处理子系统内传送数据并进行处理，这种基于多块DSP的并行信号处理技术，可以提高数据采集系统的更新速度，解决数据采集系统实时性低的问题。
附图说明
图1为AD模块与FPGA连接结构图。
图2为FPGA与单个存储处理子系统连接图。
图3为本发明结构图。
具体实施方式
本发明的每一个存储模块（包含开关芯片和SRAM）和一片DSP构成存储处理子系统（比如：CM1、CM2……），AD模块与FPGA有16位的数据线以及RESET,SYNC,CS,RD/WR,DRDY,MCLK控制线连接（MCLK为AD提供时钟信号，RESET引脚的下降沿使内部数字电路复位，SYNC使内部滤波器复位，每次有新的转换数据时，DRDY会产生一个低电平有效脉冲，片选引脚CS与RD/WR配合使用，当CS低电平，RD/WR低电平时，发生读操作；CS低电平，RD/WR高电平时，发生写操作），AD模块与FPGA连接结构图如图1所示，FPGA与每一个存储处理子系统中的开关芯片通过5根线相连，包括SPI接口（串行外设接口）的CLK,CS,SDI,SDO（CS产生设备使能信号，CLK提供时钟脉冲，SDI，SDO则基于此脉冲完成数据传输）以及一根控制线，开关芯片与其存储处理子系统内的SRAM通过SPI接口线相连，每一块DSP与FPGA通过UART（通用异步收发传输器）线传送指令，每一块DSP与其内部存储处理子系统的开关芯片通过SPI接口线连接，与存储处理子系统外部的USB芯片（通用串行芯片）通过SPI接口线连接，USB芯片与上位机通过USB总线（通用串行总线）连接，FPGA与单个存储处理子系统连接图如图2所示，总体结果图如图3所示。
数据处理步骤为：
1.将待测信号经过单端转差分电路转换成两路的差分信号，
2.FPGA通过6路控制线控制AD模块（MCLK为AD提供时钟信号，RESET引脚的下降沿使内部数字电路复位，SYNC使内部滤波器复位，每次有新的转换数据时，DRDY会产生一个低电平有效脉冲，片选引脚CS与RD/WR配合使用，当CS低电平，RD/WR低电平时，发生读操作；CS低电平，RD/WR高电平时，发生写操作），
3.AD模块开始数据转换，此时CS低电平，RD/WR高电平，AD模块通过16路数据线接收外部FPGA写入的指令，
4.AD模块完成一次数据转换后，DRDY引脚被拉低，持续一个时钟周期，此时将RD/WR引脚拉低，CS为低电平时，AD模块将数字信号通过16路数据线传入FPGA中，
5.当再次需要传送数据时，先拉高CS引脚和RD/WR引脚，用于分隔两组数据，之后再重复上述读写操作，实现下一组数据的传送，
6.本发明采用单刀双掷开关芯片来控制SRAM的SPI接口的连接关系，开关芯片的控制线引脚被拉低时，FPGA拥有SRAM的写权限，开关芯片的控制线引脚被拉高，SRAM的读权限为DSP芯片所有，
7.CM1内的DSP芯片向FPGA发送读取指令，FPGA与CM1内的开关芯片的控制线引脚被拉低，这时CM1内的SRAM与FPGA的SPI接口被联通，数据通过SPI接口以序列形式写入SRAM，
8.当SRAM存满后，FPGA与CM1内的开关芯片的控制线引脚被拉高，这时CM1内的DSP与SRAM的SPI接口联通，通过SPI接口读取数据，并在DSP内进行数字信号处理，
9.当FPGA与CM1内的开关芯片的控制线引脚拉高，停止向其传送数据时，CM2内的DSP芯片向FPGA发送读取指令，对第二块存储处理子系统的处理同第7，8步，
10.剩余存储处理子系统均是等待FPGA停止向上一块存储处理子系统传送数据时，再对其自身做第7，8步操作，
11.当CM1内的DSP处理数据完毕后，向FPGA传送一个数据处理完毕指令，并通过SPI接口向USB芯片传送数据，USB芯片再通过USB总线将数据传送给上位机显示，
12.其余存储处理子系统的DSP处理完数据后，操作步骤同第11步，不同存储处理子系统内的DSP上传数据与FPGA传送数据给SRAM独立进行，因此实现信号采集处理的并行实现。

Claims (3)

1.基于多块DSP的并行信号采集处理系统，其特征在于，待测信号经单端转差分电路、模数转换电路AD与可编程逻辑门阵列FPGA的输入端连接，可编程逻辑门阵列的输出与若干存储处理子系统连接，存储处理子系统由开关芯片、数字信号处理芯片DSP和静态随机存取存储器SRAM组成，待测信号经过单端转差分电路转换为差分信号，模数转换电路AD将差分信号转换为数字信号后再传给可编程逻辑门阵列FPGA，当第1存储处理子系统的第1开关芯片上的控制线引脚电位拉低时， FPGA向第1存储处理子系统的第1静态随机存取存储器SRAM传送数据，控制线引脚电位拉高时，第1数字信号处理芯片DSP从第1静态随机存取存储器SRAM中读取数据并处理，第1数字信号处理芯片DSP在处理信号时，FPGA则会把数据传送给下一块存储处理子系统做上述相同操作，从而实现基于多块DSP的并行信号处理技术，数字信号处理芯片DSP处理完数据后，传给上位机显示。
2.根据权利要求1所述的基于多块DSP的并行信号采集处理系统，其特征在于，模数转换电路与可编程逻辑门阵列FPGA有16位的数据线以及RESET,SYNC,CS,RD/WR,DRDY,MCLK控制线连接,MCLK为AD提供时钟信号，RESET引脚的下降沿使内部数字电路复位，SYNC使内部滤波器复位，每次有新的转换数据时，DRDY会产生一个低电平有效脉冲，片选引脚CS与RD/WR配合使用，当CS低电平，RD/WR低电平时，发生读操作；CS低电平，RD/WR高电平时，发生写操作， FPGA与每一个存储处理子系统中的开关芯片通过5根线相连，包括串行外设接口SP和一根控制线，串行外设接口SP的CLK,CS,SDI,SDO,CS产生设备使能信号，CLK提供时钟脉冲，SDI，SDO则基于此脉冲完成数据传输,以及一根控制线，开关芯片与其存储处理子系统内的SRAM通过SPI接口线相连，每一块DSP与FPGA通过通用异步收发传输器UART传送指令，每一块DSP与其内部存储处理子系统的开关芯片通过SPI接口线连接，与存储处理子系统外部的通用串行芯片USB通过SPI接口线连接，USB芯片与上位机通过通用串行总线USB总线连接。
3.根据权利要求2所述的基于多块DSP的并行信号采集处理系统，其特征在于，数据处理步骤为：
1）将待测信号经过单端转差分电路转换成两路的差分信号，
2）FPGA通过6路控制线控制AD模块，MCLK为AD提供时钟信号，RESET引脚的下降沿使内部数字电路复位，SYNC使内部滤波器复位，每次有新的转换数据时，DRDY会产生一个低电平有效脉冲，片选引脚CS与RD/WR配合使用，当CS低电平，RD/WR低电平时，发生读操作；CS低电平，RD/WR高电平时，发生写操作，
3）AD模块开始数据转换，此时CS低电平，RD/WR高电平，AD模块通过16路数据线接收外部FPGA写入的指令，
4）AD模块完成一次数据转换后，DRDY引脚被拉低，持续一个时钟周期，此时将RD/WR引脚拉低，CS为低电平时，AD模块将数字信号通过16路数据线传入FPGA中，
5）当再次需要传送数据时，先拉高CS引脚和RD/WR引脚，用于分隔两组数据，之后再重复上述读写操作，实现下一组数据的传送，
6）采用单刀双掷开关芯片来控制SRAM的SPI接口的连接关系，开关芯片的控制线引脚被拉低时，FPGA拥有SRAM的写权限，开关芯片的控制线引脚被拉高，SRAM的读权限为DSP芯片所有，
7）第1存储处理子系统CM1内的DSP芯片向FPGA发送读取指令，FPGA与第1存储处理子系统CM1内的开关芯片的控制线引脚被拉低，这时第1存储处理子系统CM1内的SRAM与FPGA的SPI接口被联通，数据通过SPI接口以序列形式写入SRAM，
8）当SRAM存满后，FPGA与第1存储处理子系统CM1内的开关芯片的控制线引脚被拉高，这时第1存储处理子系统CM1内的DSP与SRAM的SPI接口联通，通过SPI接口读取数据，并在DSP内进行数字信号处理，
9）当FPGA与第1存储处理子系统CM1内的开关芯片的控制线引脚拉高，停止向其传送数据时，第2存储处理子系统CM2内的DSP芯片向FPGA发送读取指令，对第2存储处理子系统的处理同第7，8步，
10）剩余存储处理子系统均是等待FPGA停止向上一块存储处理子系统传送数据时，再对其自身做第7，8步操作，
11）当第1存储处理子系统CM1内的DSP处理数据完毕后，向FPGA传送一个数据处理完毕指令，并通过SPI接口向USB芯片传送数据，USB芯片再通过USB总线将数据传送给上位机显示，
12）其余存储处理子系统的DSP处理完数据后，操作步骤同第11步，不同存储处理子系统内的DSP上传数据与FPGA传送数据给SRAM独立进行，因此实现信号采集处理的并行实现。
CN202010748419.0A 2020-07-30 2020-07-30 基于多块dsp的并行信号采集处理系统的数据处理方法 Active CN111897262B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010748419.0A CN111897262B (zh) 2020-07-30 2020-07-30 基于多块dsp的并行信号采集处理系统的数据处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010748419.0A CN111897262B (zh) 2020-07-30 2020-07-30 基于多块dsp的并行信号采集处理系统的数据处理方法

Publications (2)

Publication Number Publication Date
CN111897262A true CN111897262A (zh) 2020-11-06
CN111897262B CN111897262B (zh) 2023-08-11

Family

ID=73183432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010748419.0A Active CN111897262B (zh) 2020-07-30 2020-07-30 基于多块dsp的并行信号采集处理系统的数据处理方法

Country Status (1)

Country Link
CN (1) CN111897262B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112528765A (zh) * 2020-11-25 2021-03-19 上海菲戈恩微电子科技有限公司 一种生物特征识别图像处理装置及处理方法
CN115736868A (zh) * 2022-12-26 2023-03-07 佳木斯大学 一种智能可穿戴测血压装置及方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101533387A (zh) * 2009-04-24 2009-09-16 西安电子科技大学 基于fpga的边角块稀疏矩阵并行lu分解器
CN101546185A (zh) * 2009-04-30 2009-09-30 上海交通大学 基于ieee-1394串行总线的多轴运动控制卡
CN101673101A (zh) * 2009-09-27 2010-03-17 电子科技大学 一种在线编程的fpga可重构装置
CN102478789A (zh) * 2010-11-24 2012-05-30 江苏省机械研究设计院有限责任公司 嵌入式数字伺服控制器
CN102590811A (zh) * 2012-01-13 2012-07-18 西安电子科技大学 基于fpga的调频连续波小型sar成像系统
CN102946529A (zh) * 2012-10-19 2013-02-27 华中科技大学 基于fpga和多核dsp的图像传输及处理系统
CN103336667A (zh) * 2013-07-05 2013-10-02 中国科学院光电技术研究所 一种通用多通道数据采集系统
CN103716051A (zh) * 2013-12-16 2014-04-09 广东正业科技股份有限公司 一种高精度的模数转换电路系统
CN103793355A (zh) * 2014-01-08 2014-05-14 西安电子科技大学 基于多核dsp的通用数字信号处理板卡
US20150227776A1 (en) * 2013-09-30 2015-08-13 Huazhong University Of Science And Technology Aircraft-based infrared image recognition device for ground moving target
CN204929041U (zh) * 2015-06-02 2015-12-30 中国计量学院 车载宽视场夜视辅助驾驶系统
WO2016127782A1 (zh) * 2015-02-11 2016-08-18 深圳配天智能技术研究院有限公司 数控系统及数控机床
CN208207187U (zh) * 2018-06-15 2018-12-07 国网山西省电力公司计量中心 一种直流电流互感器检测仪以及现场检测装置
CN109286492A (zh) * 2018-10-25 2019-01-29 北京中科富星信息技术有限公司 基于fpga和dsp的国密加密安全视频数据交换卡及交换方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101533387A (zh) * 2009-04-24 2009-09-16 西安电子科技大学 基于fpga的边角块稀疏矩阵并行lu分解器
CN101546185A (zh) * 2009-04-30 2009-09-30 上海交通大学 基于ieee-1394串行总线的多轴运动控制卡
CN101673101A (zh) * 2009-09-27 2010-03-17 电子科技大学 一种在线编程的fpga可重构装置
CN102478789A (zh) * 2010-11-24 2012-05-30 江苏省机械研究设计院有限责任公司 嵌入式数字伺服控制器
CN102590811A (zh) * 2012-01-13 2012-07-18 西安电子科技大学 基于fpga的调频连续波小型sar成像系统
CN102946529A (zh) * 2012-10-19 2013-02-27 华中科技大学 基于fpga和多核dsp的图像传输及处理系统
CN103336667A (zh) * 2013-07-05 2013-10-02 中国科学院光电技术研究所 一种通用多通道数据采集系统
US20150227776A1 (en) * 2013-09-30 2015-08-13 Huazhong University Of Science And Technology Aircraft-based infrared image recognition device for ground moving target
CN103716051A (zh) * 2013-12-16 2014-04-09 广东正业科技股份有限公司 一种高精度的模数转换电路系统
CN103793355A (zh) * 2014-01-08 2014-05-14 西安电子科技大学 基于多核dsp的通用数字信号处理板卡
WO2016127782A1 (zh) * 2015-02-11 2016-08-18 深圳配天智能技术研究院有限公司 数控系统及数控机床
CN204929041U (zh) * 2015-06-02 2015-12-30 中国计量学院 车载宽视场夜视辅助驾驶系统
CN208207187U (zh) * 2018-06-15 2018-12-07 国网山西省电力公司计量中心 一种直流电流互感器检测仪以及现场检测装置
CN109286492A (zh) * 2018-10-25 2019-01-29 北京中科富星信息技术有限公司 基于fpga和dsp的国密加密安全视频数据交换卡及交换方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
阎振华等: ""基于多DSP和FPGA的并行处理系统硬件实现"", 《全国第十届信号与信息处理、第四届DSP应用技术联合学术会议论文集》, pages 149 - 152 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112528765A (zh) * 2020-11-25 2021-03-19 上海菲戈恩微电子科技有限公司 一种生物特征识别图像处理装置及处理方法
CN115736868A (zh) * 2022-12-26 2023-03-07 佳木斯大学 一种智能可穿戴测血压装置及方法

Also Published As

Publication number Publication date
CN111897262B (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
CN111897262A (zh) 基于多块dsp的并行信号采集处理系统
US5748924A (en) Method and apparatus for transferring data from SCSI bus to serial device and from serial device to SCSI bus
CN101509805A (zh) 基于现场可编程门阵列的多路并行数据采集系统
CN203038273U (zh) 多功能数据采集卡
CN103178872B (zh) 通过以太网延长usb系统传输距离的方法及装置
CN102420719B (zh) 一种测试PCIe总线带宽的装置和方法
CN116841932B (zh) 一种可灵活连接的便携式高速数据存取设备及其工作方法
CN106788566B (zh) 基于以太网物理层芯片速率连续可变的收发器及传输方法
CN104361143B (zh) 一种便携式数据采集卡及其方法
CN103811080A (zh) 存储器测试系统以及存储器测试方法
CN102967326A (zh) 一种基于Nios II处理器的编码器接口测试装置
CN111143261A (zh) 一种基于pcie高速数据采集系统
CN104050121A (zh) 双收双发可编程arinc429通讯接口芯片
CN102645647A (zh) 雷达成像信号模拟器
CN106094625B (zh) 一种基于soc的采集传输装置
CN107368443A (zh) 四通道宽带信号采集与回放系统
TWI727581B (zh) 資料傳輸系統
CN113570050A (zh) 一种双向异步同步先进先出适配器
CN110517720B (zh) 基于stm32的低成本高速存储测试装置
CN207232949U (zh) 多通道宽带采集与回放设备
CN210833818U (zh) 一种36路16位多通道高速数据采集装置
CN102890664A (zh) 一种扩容式数据采集板及其数据存储方法
CN102288877B (zh) 基于pci-e技术的矿用电缆网在线故障定位系统
CN101625704B (zh) 模拟信号数据压缩处理器
CN111896865B (zh) 信号采集系统故障部位检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant