CN117631631B - 一种国产化dsp嵌入式系统及其功能载荷重构方法 - Google Patents

Abstract

本发明公开了一种国产化DSP嵌入式系统及其功能载荷重构方法，该DSP嵌入式系统由控制芯片、PC上位机、PHY芯片、DSP芯片及其外围电路组成；控制芯片主要完成对整个系统的全局复位、外围电路的配置以及DSP芯片启动模式控制，使整个系统正常运行；控制芯片与DSP芯片连接，使DSP芯片正常上电并顺利启动；PC上位机与PHY芯片通过以太网进行互联，将存放的功能载荷文件，通过以太网络发送至DSP芯片，实现功能载荷库与DSP芯片的紧耦合和无缝连接和功能载荷重构；其中，DSP芯片为可重构功能实现的主体芯片。本发明可在不打开箱体的情况下，远距离、实时在线、快速实施功能载荷重构。

Description

一种国产化DSP嵌入式系统及其功能载荷重构方法

技术领域

本发明涉及计算机和信息技术高速数字信号处理技术领域，特别是一种国产化DSP嵌入式系统及其功能载荷重构方法。

背景技术

数字信号处理器（DSP）所具有的系统构成灵活、可编程、使用面广的特点，使其在通信、航空航天、医疗仪器、工业控制及信息家电中成为不可或缺的信息处理计算引擎。随着电子技术的发展和用户需求的提升，对于已投入使用的电子信息类设备DSP嵌入式系统的功能升级也越来越频繁，尤其是以信号处理为主的设备。而传统的升级方法是实地取下设备，通过JTAG仿真器烧写DSP嵌入式系统外挂的FLASH中程序来实现功能载荷重构。这种方法简单有效，但对于某些特殊场合，如设备在密闭的箱体内、设备在远端以及其它不便触及的地方，传统的方法给功能载荷重构带来了极大的不便。并且由于烧写DSP嵌入式系统外部的FLASH时间很长，通常需要数分钟时间完成，该方式无法满足时敏设备的快速功能载荷重构要求。

国内越来越多的公司采用了国产化芯片设计相关设备。因此，研究快速、高效、便捷的针对国产化DSP嵌入式系统功能载荷技重构技术成为一种迫切的需求。

专利申请号为2022104877892的一种基于异构可重构的动态资源调度方法及系统，该发明是基于FPGA、DSP和ARM架构下提出了一种动态资源调度框架。通过主控ARM能够方便地管理不同架构下的资源，实现任务的交替，具有普遍适用性。但该发明并未对国产化DSP嵌入式系统功能载荷的在线重构方法进行详细论述，并且其整个资源调度的核心是主控ARM芯片并非DSP芯片嵌入式系统，其异构可重构主要体现在硬件资源的动态调度并非DSP嵌入式系统中的功能载荷重构。

专利申请号为2017114585387的一种基于DSP的动态加载方法，包括ELF文件预处理、ELF文件读取与解析、符号导出、符号重定位和运行模块。该发明主要是基于进口DSP芯片所用的CCS编译器实现DSP动态加载的方法解决了B14切换问题，提高可重定位代码执行效率。该发明主要适用于进口DSP芯片TMS320C6678，并未对国产化DSP嵌入式系统功能载荷的在线重构方法进行详细论述，并且其整个动态加载方法是基于DSP芯片的仿真器在CCS编译器环境中实现，并非基于网络和DSP芯片的外围存储资源控制方法，无法实现远距离快速功能载荷重构。

发明内容

本发明公开了一种国产化DSP嵌入式系统及其功能载荷重构方法，通过以太网口、控制芯片以及DSP芯片等，实现远距离、实时在线、快速功能载荷重构方法。

本发明公开了一种国产化DSP嵌入式系统，其由控制芯片、PC上位机、PHY芯片、DSP芯片及其外围电路组成；

控制芯片主要完成对整个系统的全局复位、外围电路的配置以及DSP芯片启动模式控制，使整个系统正常运行；

控制芯片与DSP芯片连接，使DSP芯片正常上电并顺利启动；

PC上位机与PHY芯片通过以太网进行互联，将存放的功能载荷文件，通过以太网络发送至DSP芯片，实现功能载荷库与DSP芯片的紧耦合和无缝连接和功能载荷重构；其中，DSP芯片为可重构功能实现的主体芯片。

进一步地，DSP芯片的外围电路包括时钟电路、电源电路、存储电路以及SPI FLASH电路；

DSP芯片为嵌入式系统的核心芯片，分别与时钟电路、电源电路、SPI FLASH、存储电路以及PHY芯片连接；控制芯片分别连接电源电路、时钟电路和DSP芯片，通过其控制电源的启动时序、时钟以及DSP芯片的启动模式状态管脚，使DSP芯片正常上电并顺利启动。

进一步地，时钟电路连接DSP芯片，为DSP芯片提供内核以及高速口参考时钟；电源电路为DSP嵌入式系统提供供电电压；DSP芯片外接的SPI FLASH用于存储烧写文件；DSP芯片外接的存储电路用于存放和读写数据以及载荷文件；DSP芯片外接的PHY芯片用于实现SGMII信号传输，SGMII信号与MDI信号的转换，以实现PC上位机与DSP芯片的通信；PC上位机与PHY芯片通过以太网络相连接，上位机软件将存放的功能载荷文件，通过以太网络发送至DSP芯片，通过控制芯片的控制，实现功能载荷重构。

本发明还公开了一种基于上述任一项所述的国产化DSP嵌入式系统的功能载荷重构方法，其包括：

步骤1：PC上位机将加载指令和加载文件发送到DSP芯片；DSP芯片接收到加载指令和加载文件后，将其搬移至网络协议栈缓冲区；

步骤2：若需加载的核为主核，将主核跳转至二级启动程序运行，若需要加载的核为从核，则通过主核将其先进行复位并重启；

步骤3：若加载的核为主核，需要使用跳转功能的函数使其跳转至新加载的程序处；加载成功则函数返回指示成功的值并顺利跳转运行新加载的程序，加载失败则函数返回指示失败的值并重新执行主核加载过程；

步骤4：DSP芯片的主核将加载结果回传至PC上位机，完成DSP芯片的功能载荷重构。

进一步地，所述步骤1之前，还包括：

启动系统后，由控制芯片给电源电路启动时序以及DSP芯片的启动状态，使DSP芯片正常上电启动，同时控制时钟电路给DSP芯片以及外围电路分配工作时钟；DSP芯片正常运行后，启动应用程序的网络指令接收线程和数据接收线程，网络指令接收线程和数据接收线程持续监听来自PC上位机的网络加载指令。

进一步地，所述步骤1包括：

PC上位机将加载指令和加载文件通过以太网发送到DSP芯片；加载指令包括需要加载的核号、载荷大小以及载荷bin文件。

进一步地，所述步骤1包括：

DSP芯片接收到加载指令和加载文件后，通过芯片内部直接存储器存取DMA数据搬移器将其搬移至网络协议栈缓冲区，缓冲区首先接收PC上位机的加载指令并识别指令中的内容，提取需要加载的核号和加载文件大小，然后接收来自PC上位机的加载文件并将其通过内存拷贝MEMCOPY的方式存放至用户事先自定义分配好的地址。

进一步地，所述步骤2之后，所述步骤3之前，还包括：

在网络数据接收线程中，DSP芯片将存放在存储电路中的加载文件数据搬移至需要加载的核对应的跳转地址，该跳转地址是在编译生成载荷文件时生成，将其从载荷文件读出并赋值即可。

进一步地，所述步骤3还包括：

若加载的核为从核时，则需要将核对应跳转的地址的值写入其在二级高速缓冲存储器上的指定地址，完成后会自动跳转至新的程序，若成功运行会向主核发送IPC中断通知其结果，若主核在规定时间内成功收到IPC中断则代表从核加载成功，若未收到IPC中断则代表从核加载失败并并重新执行从核加载过程。

进一步地，所述步骤4包括：

DSP芯片的主核将加载结果通过以太网网络回传至PC上位机，完成DSP芯片的功能载荷重构。

由于采用了上述技术方案，本发明具有如下的优点：

1.可解决目前国产化信号处理设备无法远程、实时在线、快速重构任务系统功能的难题。

2.本发明的嵌入式系统具备强大的数字信号处理性能，其中定点运算性能为32GMAC/s@1GHz，浮点运算性能为16GFLOPS@1GHz，并且自带能实现不同规模、不同数据格式的单精度浮点或32位定点FFT运算的硬件加速器。

3.通过实际测试，采用该嵌入式系统及功能载荷重构方法，载荷每一个单核的加载文件长度为800KBits，单核的实时在线快速更新可在50毫秒内完成。同时由于采用PC机与DSP嵌入式系统紧耦合设计思路，需要重构的功能载荷数量不受DSP芯片外围存储资源的限制，传输距离更远，可满足更多的应用场景需求。

4.本发明的嵌入式系统及其功能载荷重构方法，可以应用于“平台+载荷”设计思路的各类软件无线电（SDR）、认知无线（CR）系统以及人工智能（AI）算力设备中。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明实施例中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。

图1为本发明实施例的国产化DSP嵌入式系统原理框图；

图2为本发明实施例的国产化DSP嵌入式系统载荷重构关键过程框图；

图3为本发明实施例的国产化DSP嵌入式系统载荷重构方法图。

具体实施方式

结合附图和实施例对本发明作进一步说明，所描述的实施例仅是本发明实施例一部分实施例，而不是全部的实施例。本领域普通技术人员所获得的所有其他实施例，都应当属于本发明实施例保护的范围。

由于多数设备都有远程传送通信端口，如串口、USB口、网口等，考虑到传输距离、通信速度和通用性，本发明设计了一种国产化DSP嵌入式系统，采用网口传输功能载荷，通过对DSP芯片外围存储器实时在线控制方法，实现国产化DSP嵌入式系统功能载荷的在线重构；可在不打开设备箱体的情况下，远距离、实时在线、快速实施功能载荷重构，克服传统技术方法的不足。

本发明的创新性体现在，通过控制芯片、PC机以及国产化DSP芯片的外围电路，提出了一种通过以太网口、控制芯片以及DSP嵌入式芯片，实现远距离、实时在线、快速功能载荷重构方法。

参见图1，本发明提供了一种国产化DSP嵌入式系统的实施例，由控制芯片、PC上位机以及DSP芯片的外围电路组成。DSP芯片的外围电路包括：时钟电路、电源电路、DDR3存储电路以及SPI FLASH电路组成。控制芯片完成对整个系统的全局复位、电源电路配置、时钟电路的配置以及DSP芯片启动模式控制等功能，使整个系统正常运行。

国产化DSP嵌入式系统具体连接关系如下：

DSP芯片为嵌入式系统的核心芯片，分别与时钟电路、电源电路、SPI FLASH、DDR3存储电路以及PHY芯片连接；控制芯片分别连接电源电路、时钟电路和DSP芯片；PC上位机与PHY芯片通过以太网进行互联，从而实现功能载荷库与DSP芯片的紧耦合、无缝连接。

国产化DSP嵌入式系统实施方案如下：

控制芯片连接电源电路、时钟电路和DSP芯片，选用的FPGA（型号为SMQ7K410T），通过其控制电源的启动时序、时钟以及DSP芯片的启动模式状态管脚，从而使DSP芯片正常上电并顺利启动；

时钟电路选用晶振PO7-3BTC-25MH以及时钟芯片ZGMD841608连接DSP芯片，为DSP芯片提供内核以及高速口RapidIO参考时钟；

电源电路选用DCDC电源的类型SM4644芯片为DSP嵌入式系统提供0，9V/1.5V电压，选用LDO电源类型的SM74401芯片为DSP嵌入式系统提供1.8V供电电压；

DSP芯片采用国产化芯片（FT-6678）作为可重构功能实现的主体芯片，该芯片有8颗FT-M66xDSP内核，每个内核工作主频率为1GHz；

DSP芯片外接1片容量32MBits的SPI FLASH（型号为SMQU256MX）用于存储烧写文件；DSP芯片外接4片2Gbits的DDR3（型号为SM41J256M16M）用于存放和读写数据以及载荷文件，数据位宽64位，速率为1333MB/s；DSP芯片外接PHY芯片（型号为JEM88E1111HV）实现1路SGMII信号传输，速率支持 10Mbps/100Mbps/1Gbps/自适应，协议支持TCP/IP、UDP、MAC。PHY芯片用于SGMII信号与MDI信号的转换，以实现PC上位机与DSP芯片的通信；PC上位机与PHY芯片通过以太网络相连接，上位机软件将存放的功能载荷文件，通过以太网络发送至DSP芯片，通过控制芯片的控制从而实现功能载荷重构。

DSP嵌入式系统的功能载荷重构方法如下：

1)启动系统后，由控制芯片给电源电路启动时序以及DSP芯片的启动状态，使DSP芯片正常上电启动，同时控制时钟电路部分给DSP芯片以及外围电路分配工作时钟；DSP芯片正常运行后，启动应用程序的网络指令接收线程和数据接收线程，这两个进程会一直监听来自上位机PC的网络加载指令；

2)如图2载荷重构关键过程所示，在PC端通过上位机软件将加载指令（含需要加载的核号、载荷大小以及载荷bin文件）通过以太网发送到DSP芯片；

3)DSP芯片接收到加载指令和加载文件后，通过芯片内部直接存储器存取DMA数据搬移器将其搬移至网络协议栈缓冲区RXFIFO，缓冲区首先接收上位机的加载指令并识别指令中的内容，将需要加载的核号和加载文件大小提取出来，然后再接收来自上位机的加载文件并将其通过内存拷贝MEMCOPY的方式存放至用户事先自定义分配好的DDR地址。该过程实现的主要函数如下：

recvdata(socket1，()&pBuf，sizeof(pBuf));//接收上位机加载指令

coreid= pBuf.targetid;//提取指令中需要加载的核号

length= pBuf.filelength;//提取指令中需要加载的文件大小

recvdata(socket2，()&buf，length);//接收上位机加载文件

4)若需加载的核为主核（0核），由于其作为DSP芯片整个功能运行的主核，不具备复位自身的能力，所以为了确保稳定性，避免出现新加载的程序与主核正在运行的程序出现数据冲突，需要先将主核跳转至二级启动程序bootL2运行，若是需要加载的核为从核（1~7核），则需通过0核将其先进行复位并重启。该过程实现的主要函数如下：

if(coreid == 0)//判断需加载的核号为0核

{

bootNextProgram(boot2);//跳转至BOOTL2运行

{

else//判断需加载的核号为其他核

{

/给指定核掉电并重新上电及复位/>/

dspPscMDSet(coreid， MD_NEXT_DIS， MD_LRST_INRST);

dspPscPDSet(coreid，PD_ NEXT_DIS);

Delay(200000);

dspPscPDSet(coreid，PD_ NEXT_EN);

dspPscMDSet(coreid， MD_NEXT_EN， MD_LRST_OUTRST);

/给指定核掉电并重新上电及复位/>/

bootStatusSet(0x0);//检测指定核是否正常重新启动

}

5)在网络数据接收线程中，DSP芯片将存放在DDR存储器中的加载文件数据搬移至需要加载的核对应的跳转地址，该地址是在编译生成载荷文件时生成，将其从载荷文件读出并赋值即可。若加载的核为主核，需要使用跳转功能的函数JumpFunc，使其跳转至新加载的程序处；加载成功则函数返回指示成功的值并顺利跳转运行新加载的程序，加载失败则函数返回指示失败的值并重新执行主核加载过程。若加载的核为从核时，则需要将核对应跳转的地址的值写入其在二级高速缓冲存储器L2cache上指定地址（厂家专用地址），完成后会自动跳转至新的程序，若成功运行会向主核发送IPC中断通知其结果，若主核在规定时间内成功收到IPC中断则代表从核加载成功，若未收到IPC中断则代表从核加载失败并并重新执行从核加载过程。整个过程的主要函数如下：

bootTableMove(0， pBuf，&jumpAddr);//将加载文件数据搬移至跳转地址

if(coreid == 0)//判断需加载的核号为0核

{

res=bootJump(jumpAddr);//跳转至新加载程序

if(res!=0)//判断跳转失败

{

return -1;

}

}

else//判断需加载的核号为其他核

{

(baseaddr[coreid] +0x7fffc)= jumpAddr;//将跳转地址值写入对应核的专用地址

(0x2620240+/>)=0x1;//发送IPC中断

for(i=0;i<2000;i++)

{

temp=bootStasusGet();//主核接收并识别中断

if(temp==(0x12345600)|coreid)//判断成功接收到IPC中断

{

break;

}

}

if(i>=2000)//在规定时间内未能成功接收到IPC中断

{

return -1;

}

}

6)最终，DSP芯片主核将加载结果通过以太网网络回传至PC上位机，完成DSP嵌入式系统的功能载荷重构。

综上所述，国产化DSP嵌入式系统的功能载荷重构方法如图3所示。

最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。

Claims (7)

1.一种基于国产化DSP嵌入式系统的功能载荷重构方法，其特征在于，所述国产化DSP嵌入式系统由控制芯片、PC上位机、PHY芯片、DSP芯片及其外围电路组成；

控制芯片主要完成对整个系统的全局复位、外围电路的配置以及DSP芯片启动模式控制，使整个系统正常运行；

控制芯片与DSP芯片连接，使DSP芯片正常上电并顺利启动；

PC上位机与PHY芯片通过以太网进行互联，将存放的功能载荷文件，通过以太网络发送至DSP芯片，实现功能载荷库与DSP芯片的紧耦合和无缝连接和功能载荷重构；其中，DSP芯片为可重构功能实现的主体芯片；

DSP芯片的外围电路包括时钟电路、电源电路、存储电路以及SPI FLASH电路；

DSP芯片为嵌入式系统的核心芯片，分别与时钟电路、电源电路、SPI FLASH、存储电路以及PHY芯片连接；控制芯片分别连接电源电路、时钟电路和DSP芯片，通过其控制电源的启动时序、时钟以及DSP芯片的启动模式状态管脚，使DSP芯片正常上电并顺利启动；

时钟电路连接DSP芯片，为DSP芯片提供内核以及高速口参考时钟；电源电路为DSP嵌入式系统提供供电电压；DSP芯片外接的SPI FLASH用于存储烧写文件；DSP芯片外接的存储电路用于存放和读写数据以及载荷文件；DSP芯片外接的PHY芯片用于实现SGMII信号传输，SGMII信号与MDI信号的转换，以实现PC上位机与DSP芯片的通信；PC上位机与PHY芯片通过以太网络相连接，上位机软件将存放的功能载荷文件，通过以太网络发送至DSP芯片，通过控制芯片的控制，实现功能载荷重构；

所述功能载荷重构方法包括：

步骤1：PC上位机将加载指令和加载文件发送到DSP芯片；DSP芯片接收到加载指令和加载文件后，将其搬移至网络协议栈缓冲区；

步骤2：若需加载的核为主核，将主核跳转至二级启动程序运行，若需要加载的核为从核，则通过主核将其先进行复位并重启；

步骤3：若加载的核为主核，需要使用跳转功能的函数使其跳转至新加载的程序处；加载成功则函数返回指示成功的值并顺利跳转运行新加载的程序，加载失败则函数返回指示失败的值并重新执行主核加载过程；

步骤4：DSP芯片的主核将加载结果回传至PC上位机，完成DSP芯片的功能载荷重构。

2.根据权利要求1所述的功能载荷重构方法，其特征在于，所述步骤1之前，还包括：

启动系统后，由控制芯片给电源电路启动时序以及DSP芯片的启动状态，使DSP芯片正常上电启动，同时控制时钟电路给DSP芯片以及外围电路分配工作时钟；DSP芯片正常运行后，启动应用程序的网络指令接收线程和数据接收线程，网络指令接收线程和数据接收线程持续监听来自PC上位机的网络加载指令。

3.根据权利要求1所述的功能载荷重构方法，其特征在于，所述步骤1包括：

PC上位机将加载指令和加载文件通过以太网发送到DSP芯片；加载指令包括需要加载的核号、载荷大小以及载荷bin文件。

4.根据权利要求1所述的功能载荷重构方法，其特征在于，所述步骤1包括：

DSP芯片接收到加载指令和加载文件后，通过芯片内部直接存储器存取DMA数据搬移器将其搬移至网络协议栈缓冲区，缓冲区首先接收PC上位机的加载指令并识别指令中的内容，提取需要加载的核号和加载文件大小，然后接收来自PC上位机的加载文件并将其通过内存拷贝MEMCOPY的方式存放至用户事先自定义分配好的地址。

5.根据权利要求1所述的功能载荷重构方法，其特征在于，所述步骤2之后，所述步骤3之前，还包括：

在网络数据接收线程中，DSP芯片将存放在存储电路中的加载文件数据搬移至需要加载的核对应的跳转地址，该跳转地址是在编译生成载荷文件时生成，将其从载荷文件读出并赋值即可。

6.根据权利要求1所述的功能载荷重构方法，其特征在于，所述步骤3还包括：

若加载的核为从核时，则需要将核对应跳转的地址的值写入其在二级高速缓冲存储器上的指定地址，完成后会自动跳转至新的程序，若成功运行会向主核发送IPC中断通知其结果，若主核在规定时间内成功收到IPC中断则代表从核加载成功，若未收到IPC中断则代表从核加载失败并并重新执行从核加载过程。

7.根据权利要求1所述的功能载荷重构方法，其特征在于，所述步骤4包括：

DSP芯片的主核将加载结果通过以太网网络回传至PC上位机，完成DSP芯片的功能载荷重构。