CN106502775B - 一种分时调度dsp算法的方法和系统 - Google Patents

一种分时调度dsp算法的方法和系统 Download PDF

Info

Publication number
CN106502775B
CN106502775B CN201610897849.2A CN201610897849A CN106502775B CN 106502775 B CN106502775 B CN 106502775B CN 201610897849 A CN201610897849 A CN 201610897849A CN 106502775 B CN106502775 B CN 106502775B
Authority
CN
China
Prior art keywords
storage unit
dsp algorithm
main control
control unit
dsp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610897849.2A
Other languages
English (en)
Other versions
CN106502775A (zh
Inventor
余智超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Fuzhou Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou Rockchip Electronics Co Ltd filed Critical Fuzhou Rockchip Electronics Co Ltd
Priority to CN201610897849.2A priority Critical patent/CN106502775B/zh
Publication of CN106502775A publication Critical patent/CN106502775A/zh
Application granted granted Critical
Publication of CN106502775B publication Critical patent/CN106502775B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5044—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering hardware capabilities

Abstract

本发明公开了一种分时调度DSP算法的方法和系统，所述方法包括以下步骤：首先主控单元在接收到启动指令后，将外部存储单元所存储的DSP算法的运行代码全部加载至第一存储单元；而后主控单元确定配置信息，并将配置信息发送至数字信号处理器；而后数字信号处理器获取当前工作请求类型，根据配置信息确定当前工作请求类型对应的DSP算法的运行代码在第一存储单元中的存储地址，并根据所确定的存储地址从第一存储单元中加载该存储地址对应的DSP算法的运行代码至第二存储单元，并运行第二存储单元中的DSP算法的运行代码，将运行结果发送至主控单元。本发明可以解决现有DSP在运行DSP算法时效能低、运算速度差等问题。

Description

一种分时调度DSP算法的方法和系统
技术领域
本发明涉及计算机领域，特别涉及一种分时调度DSP算法的方法和系统。
背景技术
DSP(数字信号处理器)在运行DSP算法时，其所能运行的算法数量受到算法本身大小以及DSP内部存储大小的限制。如果想超出DSP的资源限制增加新的算法，就必须重新启动DSP并重新加载新的算法固件。采用这种方式在运行时需要不断地重启DSP并重新加载DSP固件，极大得影响了DSP的效能。为解决上述方法带来的缺陷，一些方案将DSP算法的运行代码存储在主存储上，让DSP加载运行，DSP每次读取主存储的代码来运行，都需要访问总线，速度远没有内部存储来得快，这种方案没有利用好DSP内部存储的速度，算法运行的速度大打折扣。
发明内容
为此，需要提供一种分时调度DSP算法的技术方案，用以解决现有DSP在运行DSP算法时效能低、运算速度差等问题。
为实现上述目的，发明人提供了一种分时调度DSP算法的系统，所述系统包括芯片和外部存储单元，所述芯片与外部存储单元连接；所述芯片包括主控单元、数字信号处理器、第一存储单元，所述主控单元与第一存储单元连接，所述数字信号处理器与主控单元连接，所述主控单元与数字信号处理器连接；所述数字信号处理器包括第二存储单元；
所述外部存储单元用于存储至少一个DSP算法的运行代码；
所述主控单元用于在接收到启动指令后，将外部存储单元所存储的DSP算法的运行代码全部加载至第一存储单元；
所述主控单元还用于确定配置信息，并将配置信息发送至数字信号处理器，所述配置信息包括工作请求类型与DSP算法的运行代码在第一存储单元中的存储地址的对应关系；
所述数字信号处理器用于获取当前工作请求类型，根据配置信息确定当前工作请求类型对应的DSP算法的运行代码在第一存储单元中的存储地址，并根据所确定的存储地址从第一存储单元中加载该存储地址对应的DSP算法的运行代码至第二存储单元，并运行第二存储单元中的DSP算法的运行代码，将运行结果发送至主控单元。
进一步地，所述DSP算法包括图像处理算法。
进一步地，所述第二存储单元为数字信号处理器内部的高速缓存单元。
进一步地，所述第一存储单元为DDR。
进一步地，所述主控单元为ARM处理器。
发明人还提供了一种分时调度DSP算法的方法，所述方法应用于种分时调度DSP算法的系统，所述系统包括芯片和外部存储单元，所述芯片与外部存储单元连接；所述芯片包括主控单元、数字信号处理器、第一存储单元，所述主控单元与第一存储单元连接，所述数字信号处理器与主控单元连接，所述主控单元与数字信号处理器连接；所述数字信号处理器包括第二存储单元；所述外部存储单元用于存储至少一个DSP算法的运行代码；所述方法包括以下步骤：
主控单元在接收到启动指令后，将外部存储单元所存储的DSP算法的运行代码全部加载至第一存储单元；
主控单元确定配置信息，并将配置信息发送至数字信号处理器，所述配置信息包括工作请求类型与DSP算法的运行代码在第一存储单元中的存储地址的对应关系；
数字信号处理器获取当前工作请求类型，根据配置信息确定当前工作请求类型对应的DSP算法的运行代码在第一存储单元中的存储地址，并根据所确定的存储地址从第一存储单元中加载该存储地址对应的DSP算法的运行代码至第二存储单元，并运行第二存储单元中的DSP算法的运行代码，将运行结果发送至主控单元。
进一步地，所述DSP算法包括图像处理算法。
进一步地，所述第二存储单元为数字信号处理器内部的高速缓存单元。
进一步地，所述第一存储单元为DDR。
进一步地，所述主控单元为ARM处理器。
上述技术方案所述的分时调度DSP算法的方法和系统，所述方法包括以下步骤：首先主控单元在接收到启动指令后，将外部存储单元所存储的DSP算法的运行代码全部加载至第一存储单元；而后主控单元确定配置信息，并将配置信息发送至数字信号处理器；而后数字信号处理器获取当前工作请求类型，根据配置信息确定当前工作请求类型对应的DSP算法的运行代码在第一存储单元中的存储地址，并根据所确定的存储地址从第一存储单元中加载该存储地址对应的DSP算法的运行代码至第二存储单元，并运行第二存储单元中的DSP算法的运行代码，将运行结果发送至主控单元。这样，DSP可以分时段获取当前工作请求类型，从第一存储单元中加载对应的算法至第二存储单元中执行，一方面使得DSP运行算法的数量不再受到DSP内部资源的限制，另一方面有利于提高DSP算法的运行速度。
附图说明
图1为本发明一实施方式分时调度DSP算法的系统的示意图；
图2为本发明一实施方式分时调度DSP算法的方法的流程图；
附图标记说明：
101、外部存储单元；
102、芯片；
111、主控单元；
112、数字信号处理器；121、第二存储单元。
113、第一存储单元；
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1，本发明一实施方式所述的分时调度DSP算法的系统，所述系统包括芯片102和外部存储单元101，所述芯片102与外部存储单元101连接；所述芯片102包括主控单元111、数字信号处理器112、第一存储单元113，所述主控单元111与第一存储单元113连接，所述数字信号处理器112与主控单元111连接，所述主控单元111与数字信号处理器112连接；所述数字信号处理器112包括第二存储单元121；
所述外部存储单元101用于存储至少一个DSP算法的运行代码。优选的，所述外部存储单元可以为非易失性存储器，用于存储DSP算法的运行代码。在本实施方式中，所述DSP算法包括图像处理算法，如图像去噪算法、去雾算法、畸变校正算法、人脸检测算法等等。在另一些实施方式中，所述DSP算法还可以包括音频处理算法、视频处理算法等。
所述主控单元用于在接收到启动指令后，将外部存储单元所存储的DSP算法的运行代码全部加载至第一存储单元。在本实施方式中，所述启动指令可以在主控单元初始化的时候触发，所述第一存储单元为DDR。主控单元在进行初始化时，会将外部存储单元所存储的所有DSP算法的运行代码全部加载至DDR中，以便DSP随时访问调用。在本实施方式中，主控单元为ARM处理器。在其他实施例，主控单元还可以为其他结构类型的处理器，如X86处理器。
所述主控单元还用于确定配置信息，并将配置信息发送至数字信号处理器。在本实施方式中，所述配置信息包括工作请求类型与DSP算法的运行代码在第一存储单元中的存储地址的对应关系。在另一些实施方式中，所述配置信息还包括每个DSP算法对应的大小信息。所述工作请求类型为主控单元执行工作的类型，如以图像处理为例，所述工作请求类型包括对图像进行去噪、去雾、畸变校正、人脸检测等等，每种工作请求类型都有其对应的DSP算法。优选的，所述配置信息可以以表格的形式存储于DDR中，表格记录了每一种工作请求类型对应的DSP算法的运行代码的存储地址以及大小。
所述数字信号处理器用于获取当前工作请求类型，根据配置信息确定当前工作请求类型对应的DSP算法的运行代码在第一存储单元中的存储地址，并根据所确定的存储地址从第一存储单元中加载该存储地址对应的DSP算法的运行代码至第二存储单元，并运行第二存储单元中的DSP算法的运行代码，将运行结果发送至主控单元。在本实施方式中，所述第二存储单元为数字信号处理器内部的高速缓存单元，如TCM存储器。DSP会用DMA(Direct Memory Access，直接内存存取)把需要加载的DSP算法的运行代码搬运到TCM的固定地址位置，之后DSP从该固定地址开始执行所搬运的DSP算法。
以图像处理为例，数字信号处理器获取当前工作请求类型可以通过以下方式实现：主控单元初始化后检测当前图像处理需要用到哪个DSP算法，即确定当前的工作请求类型，而后将该工作请求类型以及待处理的图像数据一并发送给数字信号处理器，数字信号处理器接收工作请求类型后，从DDR中读取该工作请求类型对应的DSP算法的运行代码至DSP内部的高速缓存单元并运行，实现对图像数据的处理，而后将处理后的图像(即运行结果)发送给主控单元。由于DSP算法存储于DDR，从而摆脱了算法受到DSP内部存储的限制，又由于DSP算法是根据当前工作请求类型动态加载至DSP内部的高速缓存单元中，高速缓存单元运行处理速度快，有利于提高算法运行效率。当获取到下一工作请求类型时，DSP可以继续根据配置信息加载另一DSP算法，覆盖原有高速缓存单元中的算法并运行，实现对主控单元发送的新的图像数据的处理，并将新处理后的图像数据发送给主控单元。重复上述步骤，直至图像数据处理完成。
发明人还提供了一种分时调度DSP算法的方法，请参阅图2，为本发明一实施方式分时调度DSP算法的方法的流程图。所述方法应用于种分时调度DSP算法的系统，所述系统包括芯片和外部存储单元，所述芯片与外部存储单元连接；所述芯片包括主控单元、数字信号处理器、第一存储单元，所述主控单元与第一存储单元连接，所述数字信号处理器与主控单元连接，所述主控单元与数字信号处理器连接；所述数字信号处理器包括第二存储单元；所述外部存储单元用于存储至少一个DSP算法的运行代码。所述方法包括以下步骤：
首先进入步骤S201主控单元在接收到启动指令后，将外部存储单元所存储的DSP算法的运行代码全部加载至第一存储单元。在本实施方式中，所述DSP算法包括图像处理算法，如图像去噪算法、去雾算法、畸变校正算法、人脸检测算法等等。在另一些实施方式中，所述DSP算法还可以包括音频处理算法、视频处理算法等。所述启动指令可以在主控单元初始化的时候触发，所述第一存储单元为DDR。主控单元在进行初始化时，会将外部存储单元所存储的所有DSP算法的运行代码全部加载至DDR中，以便DSP随时访问调用。在本实施方式中，主控单元为ARM处理器。在其他实施例，主控单元还可以为其他结构类型的处理器，如X86处理器。
所述步骤S202主控单元确定配置信息，并将配置信息发送至数字信号处理器。在本实施方式中，所述配置信息包括工作请求类型与DSP算法的运行代码在第一存储单元中的存储地址的对应关系。在另一些实施方式中，所述配置信息还包括每个DSP算法对应的大小信息。所述工作请求类型为主控单元执行工作的类型，如以图像处理为例，所述工作请求类型包括对图像进行去噪、去雾、畸变校正、人脸检测算法等等，每种工作请求类型都有其对应的DSP算法。优选的，所述配置信息可以以表格的形式存储于DDR中，表格记录了每一种工作请求类型对应的DSP算法的运行代码的存储地址以及大小。
而后进入步骤S203数字信号处理器获取当前工作请求类型，根据配置信息确定当前工作请求类型对应的DSP算法的运行代码在第一存储单元中的存储地址，并根据所确定的存储地址从第一存储单元中加载该存储地址对应的DSP算法的运行代码至第二存储单元。而后进入步骤S204数字信号处理器运行第二存储单元中的DSP算法的运行代码，将运行结果发送至主控单元。在本实施方式中，所述第二存储单元为数字信号处理器内部的高速缓存单元，如TCM存储器。DSP会用DMA(Direct Memory Access，直接内存存取)把需要加载的DSP算法的运行代码搬运到TCM的固定地址位置，之后DSP从该固定地址开始执行所搬运的DSP算法。
以图像处理为例，数字信号处理器获取当前工作请求类型可以通过以下方式实现：主控单元初始化后检测当前图像处理需要用到哪个DSP算法，即确定当前的工作请求类型，而后将该工作请求类型以及待处理的图像数据一并发送给数字信号处理器，数字信号处理器接收工作请求类型后，从DDR中读取该工作请求类型对应的DSP算法的运行代码至DSP内部的高速缓存单元并运行，实现对图像数据的处理，而后将处理后的图像(即运行结果)发送给主控单元。由于DSP算法存储于DDR，从而摆脱了算法受到DSP内部存储的限制，又由于DSP算法是根据当前工作请求类型动态加载至DSP内部的高速缓存单元中，高速缓存单元运行处理速度快，有利于提高算法运行效率。当获取到下一工作请求类型时，DSP可以继续根据配置信息加载另一DSP算法，覆盖原有高速缓存单元中的算法并运行，实现对主控单元发送的新的图像数据的处理，并将新处理后的图像数据发送给主控单元。重复上述步骤，直至图像数据处理完成。
上述技术方案所述的分时调度DSP算法的方法和系统，所述方法包括以下步骤：首先主控单元在接收到启动指令后，将外部存储单元所存储的DSP算法的运行代码全部加载至第一存储单元；而后主控单元确定配置信息，并将配置信息发送至数字信号处理器；而后数字信号处理器获取当前工作请求类型，根据配置信息确定当前工作请求类型对应的DSP算法的运行代码在第一存储单元中的存储地址，并根据所确定的存储地址从第一存储单元中加载该存储地址对应的DSP算法的运行代码至第二存储单元，并运行第二存储单元中的DSP算法的运行代码，将运行结果发送至主控单元。这样，DSP可以分时段获取当前工作请求类型，从第一存储单元中加载对应的算法至第二存储单元中执行，一方面使得DSP运行算法的数量不再受到DSP内部资源的限制，另一方面有利于提高DSP算法的运行速度。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括……”或“包含……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的要素。此外，在本文中，“大于”、“小于”、“超过”等理解为不包括本数；“以上”、“以下”、“以内”等理解为包括本数。
本领域内的技术人员应明白，上述各实施例可提供为方法、装置、或计算机程序产品。这些实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。上述各实施例涉及的方法中的全部或部分步骤可以通过程序来指令相关的硬件来完成，所述的程序可以存储于计算机设备可读取的存储介质中，用于执行上述各实施例方法所述的全部或部分步骤。所述计算机设备，包括但不限于：个人计算机、服务器、通用计算机、专用计算机、网络设备、嵌入式设备、可编程设备、智能移动终端、智能家居设备、穿戴式智能设备、车载智能设备等；所述的存储介质，包括但不限于：RAM、ROM、磁碟、磁带、光盘、闪存、U盘、移动硬盘、存储卡、记忆棒、网络服务器存储、网络云存储等。
上述各实施例是参照根据实施例所述的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到计算机设备的处理器以产生一个机器，使得通过计算机设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机设备以特定方式工作的计算机设备可读存储器中，使得存储在该计算机设备可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机设备上，使得在计算机设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已经对上述各实施例进行了描述，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改，所以以上所述仅为本发明的实施例，并非因此限制本发明的专利保护范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围之内。

Claims (6)

1.一种分时调度DSP算法的系统，其特征在于，所述系统包括芯片和外部存储单元，所述芯片与外部存储单元连接；所述芯片包括主控单元、数字信号处理器、第一存储单元，所述主控单元与第一存储单元连接，所述数字信号处理器与主控单元连接，所述主控单元与数字信号处理器连接；所述数字信号处理器包括第二存储单元；
所述外部存储单元用于存储至少一个DSP算法的运行代码；
所述主控单元用于在接收到启动指令后，将外部存储单元所存储的DSP算法的运行代码全部加载至第一存储单元；
所述主控单元还用于确定配置信息，并将配置信息发送至数字信号处理器，所述配置信息包括工作请求类型与DSP算法的运行代码在第一存储单元中的存储地址的对应关系；
所述数字信号处理器用于获取当前工作请求类型，根据配置信息确定当前工作请求类型对应的DSP算法的运行代码在第一存储单元中的存储地址，并根据所确定的存储地址从第一存储单元中加载该存储地址对应的DSP算法的运行代码至第二存储单元，并运行第二存储单元中的DSP算法的运行代码，将运行结果发送至主控单元；
所述第一存储单元为DDR，第二存储单元为数字信号处理器内部的高速缓存单元。
2.如权利要求1所述的分时调度DSP算法的系统，其特征在于，所述DSP算法包括图像处理算法。
3.如权利要求1所述的分时调度DSP算法的系统，其特征在于，所述主控单元为ARM处理器。
4.一种分时调度DSP算法的方法，其特征在于，所述方法应用于种分时调度DSP算法的系统，所述系统包括芯片和外部存储单元，所述芯片与外部存储单元连接；所述芯片包括主控单元、数字信号处理器、第一存储单元，所述主控单元与第一存储单元连接，所述数字信号处理器与主控单元连接，所述主控单元与数字信号处理器连接；所述数字信号处理器包括第二存储单元；所述外部存储单元用于存储至少一个DSP算法的运行代码；所述方法包括以下步骤：
主控单元在接收到启动指令后，将外部存储单元所存储的DSP算法的运行代码全部加载至第一存储单元；
主控单元确定配置信息，并将配置信息发送至数字信号处理器，所述配置信息包括工作请求类型与DSP算法的运行代码在第一存储单元中的存储地址的对应关系；
数字信号处理器获取当前工作请求类型，根据配置信息确定当前工作请求类型对应的DSP算法的运行代码在第一存储单元中的存储地址，并根据所确定的存储地址从第一存储单元中加载该存储地址对应的DSP算法的运行代码至第二存储单元，并运行第二存储单元中的DSP算法的运行代码，将运行结果发送至主控单元；
所述第一存储单元为DDR，第二存储单元为数字信号处理器内部的高速缓存单元。
5.如权利要求4所述的分时调度DSP算法的方法，其特征在于，所述DSP算法包括图像处理算法。
6.如权利要求4所述的分时调度DSP算法的方法，其特征在于，所述主控单元为ARM处理器。
CN201610897849.2A 2016-10-14 2016-10-14 一种分时调度dsp算法的方法和系统 Active CN106502775B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610897849.2A CN106502775B (zh) 2016-10-14 2016-10-14 一种分时调度dsp算法的方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610897849.2A CN106502775B (zh) 2016-10-14 2016-10-14 一种分时调度dsp算法的方法和系统

Publications (2)

Publication Number Publication Date
CN106502775A CN106502775A (zh) 2017-03-15
CN106502775B true CN106502775B (zh) 2019-08-23

Family

ID=58294124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610897849.2A Active CN106502775B (zh) 2016-10-14 2016-10-14 一种分时调度dsp算法的方法和系统

Country Status (1)

Country Link
CN (1) CN106502775B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110941791A (zh) * 2019-11-19 2020-03-31 中国建设银行股份有限公司 一种可配置式算法实现方法及装置
CN111552507A (zh) * 2020-04-14 2020-08-18 西人马（厦门）科技有限公司 信号处理方法、装置、设备和介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101881818A (zh) * 2009-05-06 2010-11-10 中国科学院微电子研究所 对微弱信号进行快速检测的装置及方法
US8145886B2 (en) * 2006-07-12 2012-03-27 Nec Corporation Changing processor functions by changing function information
CN102637157A (zh) * 2011-02-15 2012-08-15 郑磊 一种片上数字模板系统dtsoc
CN102799561A (zh) * 2012-06-18 2012-11-28 龙芯中科技术有限公司 嵌入式可重构数据处理方法、装置及系统
CN104424033A (zh) * 2013-09-02 2015-03-18 联想(北京)有限公司 一种电子设备及数据处理方法
CN104914226A (zh) * 2015-06-07 2015-09-16 电子科技大学 基于dsp的水上智能机器人

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8145886B2 (en) * 2006-07-12 2012-03-27 Nec Corporation Changing processor functions by changing function information
CN101881818A (zh) * 2009-05-06 2010-11-10 中国科学院微电子研究所 对微弱信号进行快速检测的装置及方法
CN102637157A (zh) * 2011-02-15 2012-08-15 郑磊 一种片上数字模板系统dtsoc
CN102799561A (zh) * 2012-06-18 2012-11-28 龙芯中科技术有限公司 嵌入式可重构数据处理方法、装置及系统
CN104424033A (zh) * 2013-09-02 2015-03-18 联想(北京)有限公司 一种电子设备及数据处理方法
CN104914226A (zh) * 2015-06-07 2015-09-16 电子科技大学 基于dsp的水上智能机器人

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于DSP的实时多任务调度内核设计;易克非 等;《通信技术》;20111231;第44卷(第234期);135-137

Also Published As

Publication number Publication date
CN106502775A (zh) 2017-03-15

Similar Documents

Publication Publication Date Title
CN110582785B (zh) 配置用于执行层描述符列表的具有功率效率的深度神经网络模块
US9851918B2 (en) Copy-on-write by origin host in virtual machine live migration
US9785378B2 (en) Tracking transformed memory pages in virtual machine chain migration
US9396164B2 (en) Sparsity-driven matrix representation to optimize operational and storage efficiency
US10754869B2 (en) Managing data format of data received from devices in an internet of things network
CN102073461B (zh) 输入输出请求调度方法、相关装置和存储阵列
US9563569B2 (en) Memory transformation in virtual machine live migration
US20160092361A1 (en) Caching technologies employing data compression
CN110750351B (zh) 多核任务调度器、多核任务调度方法、装置及相关产品
US11537858B2 (en) Computing device and method
CN106250061A (zh) 文件下载处理方法及装置
CN106502775B (zh) 一种分时调度dsp算法的方法和系统
CN112506950A (zh) 数据聚合处理方法、计算节点、计算集群及存储介质
EP3991097A1 (en) Managing workloads of a deep neural network processor
US9891824B2 (en) Sub-block input/output (I/O) commands for storage device including byte stream buffer
US20190236752A1 (en) Wide key hash table for a graphics processing unit
CN104050189B (zh) 页面共享处理方法及装置
US10725877B2 (en) System, method and computer program product for performing a data protection operation
WO2023071566A1 (zh) 数据处理方法、装置、计算机设备、计算机可读存储介质及计算机程序产品
CN110909085A (zh) 数据处理方法、装置、设备及存储介质
CN109977079A (zh) 一种基于分布式文件系统的数据处理方法及装置
US8533423B2 (en) Systems and methods for performing parallel multi-level data computations
CN108874994A (zh) 一种分块读取数据的方法、装置及计算机存储介质
US11003578B2 (en) Method and system for parallel mark processing
US11341045B2 (en) Memory apparatus and method for processing data using the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 350003 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China

Patentee after: Ruixin Microelectronics Co., Ltd

Address before: 350003 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China

Patentee before: Fuzhou Rockchips Electronics Co.,Ltd.