CN102789810A - 可变电阻存储器装置及其操作方法 - Google Patents

Abstract

在这里所公开的是一种可变电阻存储器装置，包括：第一公用线；第二公用线；储存元件，连接在所述第一公用线与所述第二公用线之间，以充当其电阻根据向其施加的电压而改变的储存元件；以及驱动控制电路。

Description

可变电阻存储器装置及其操作方法

技术领域

本公开技术涉及一种可变电阻存储器装置（memory device），并且涉及一种用于操作该可变电阻存储器装置的操作方法，该可变电阻存储器装置采用在第一和第二公用线之间连接的储存元件（storage element），以充当其电阻根据向其施加的电压而改变的元件。

背景技术

已知以下可变电阻存储器装置，该可变电阻存储器装置在该装置的每个存储器单元（memory cell）中都采用储存元件。因为将导电离子注入到绝缘膜中或者从绝缘膜中抽取出导电离子，所以存储器元件的电阻改变。参考诸如“A Novel Resistance Memory with High Scalability and NanosecondSwitching,”K.Aratani,K.Ohba,T.Mizuguchi,S.Yasuda,T.Shiimoto,T.Tsushima,T.Sone,K.Endo,A.Kouchiyama,S.Sasaki,A.Maesaka,N.Yamadaand H.Narisawa,Technical Digest IEDM 2007,pp.783-786（在下文中，称作非专利文献1）之类的文献。

储存元件具有在两个电极之间提供的分层（laminated）结构。分层结构包括充当导电离子的供应者的层、和绝缘膜。每个存储器单元采用可变电阻储存元件和存取晶体管（access transistor），该可变电阻储存元件和存取晶体管按照可以将有源矩阵驱动施加到储存元件和存取晶体管的这种方式而彼此串联地连接在位线与板面（plate）之间。

由于在如上所述的可变电阻存储器装置中采用的每个存储器单元包括一个存取晶体管（T）和充当可变电阻储存元件的一个可变电阻阻性元件（R），所以该可变电阻存储器装置是一种采取电流驱动方法的1T1R存储器。一般地，将利用导电离子的存储器以及利用绝缘层氧化（insulation-layer oxidations）和绝缘层还原（insulation-layer reductions）的存储器通俗地称作ReRAM。

在ReRAM中，储存元件的大电阻与用于将数据写入到存储器单元中的操作相关联，而储存元件的小电阻与用于将从存储器单元中擦除数据的操作相关联，并且ReRAM能够通过利用具有纳秒数量级的短持续时间的脉冲来实现用于将数据写入到存储器单元中的操作以及用于将从存储器单元中擦除数据的操作。因而，作为能够以高速度来实行操作的NVM（非易失性存储器），ReRAM以与RAM（随机存取存储器）相同的方式而引起注意。

图1是示出了在利用导电离子的ReRAM的LRS（低电阻状态）下导电性与电流之间的关联的图。导电性是低电阻（RLRS）的倒数。

图1的横轴表现了LRS中的导电性，而纵轴表现了电阻减少操作（resistance reduction operation）（在此情况下，也称作设置操作）中的设置电流Iset的幅度。

从图1中显而易见的是，储存元件的电阻与设置电流Iset几乎线性地改变。在可变电阻存储器（诸如，另一ReRAM）中同样也可以实现这种特性。

因而，ReRAM具有可以通过以高精确度执行电流控制来缩窄电阻分布的优点、以及可以实现多值存储器的优点。

然而，另一方面，如果以低精确度执行电流控制，则ReRAM具有难以获得期望的狭窄电阻分布的缺点。另外，如果以低精确度执行电流控制，则ReRAM还具有尤其是在向ReRAM供应的电流的过高幅度的情况下难以实行重置操作的另一缺点、或伴随有作为重复特性的劣化的过置（overset）的另一缺点。重置操作是被实行来增加储存元件的电阻的操作。

作为用于控制储存元件的电流的方法，已知用于控制储存元件的电流的字线电流控制方法和用于控制流过位线的电流的位线电流控制方法。字线电流控制方法是用于控制在存取晶体管的栅极电极处出现的电势的方法。

在字线电流控制方法的情况下，由于字线是由栅极电极的金属制成的事实，因此字线包括作为寄生电容的多个大栅极电容。因而，线电容很大，使得难以执行字线电流控制方法。另一方面，在位线电流控制方法的情况下，位线是在上层布线层上创建的。因而，可以减少每单位长度的线电容。作为结果，可以通过利用具有小驱动功率的电路来执行字线电流控制。

用于通过控制流过位线的电流来控制储存元件的电流的位线电流控制方法适合于单元阵列结构，允许通过不但将位线和字线进行分离、而且在行或列方向中将源极线分离来实行电压驱动。可以容易地将此电流控制方法应用于所谓的3线系统，该3线系统是结构或系统（或严格地讲，存取系统）的名称。在“A 5ns Fast Write Multi-Level Non-Volatile 1Kbits RRAM Memory withAdvance Write Scheme,”Shyh-Shyuan Sheu,Pei-Chia Chiang,Wen-Pin Lin,Heng-Yuan Lee,Pang-Shiu Chen,Yu-Sheng Chen,Tai-Yuan Wu,Frederick T.Chen,Yu-Sheng Chen,Keng-Li Su,Ming-Jer Kao,Kuo-Hsing Cheng andMing-Jinn Tsai中给出了3线系统的典型示例。

关于应用于3线系统的位线电流控制方法，本公开技术的发明人已经做出了一些提议，所述提议描述在诸如日本专利特开第2010-170617号（在下文中称作专利文献1）之类的文献中。另外，下面给出的再次公告的专利第WO2007/015358号公开了一种典型示例，其中将位线电流控制方法应用于采取自旋注入系统的可变电阻存储器。

在如专利文献1中描述的应用于3线系统的位线电流控制方法中，例如，充当电流控制晶体管的NMOS晶体管的漏极电极连接到位线，而通过控制电路来控制在晶体管的栅极电极处出现的电压。在此控制中，在储存元件的电阻减少状态的反转之后，控制电路控制电流控制晶体管，以便驱动存取晶体管在饱和区中进行操作并且控制在位线上出现的电势，使得将流过储存元件的电流维持在恒定幅度处。因而，即使储存元件的电阻改变，或即使逐个储存元件存在变化，也将作为在反转之后流过储存元件的电流的设置电流维持在恒定幅度处，使得因为没有过量电流流动而可能有效地避免或抑制与过置相伴的元件特性劣化。

如上所述，在采取位线电流控制方法的3线系统中，可以以高速度来实行电阻改变操作，使得可能抑制在储存元件的电阻的改变之后获得的电阻分布的变化，而没有使得储存元件的特性劣化。另外，采取位线电流控制方法的3线系统提供了低成本的优点，这是因为由于以下事实而导致由控制电路所占用的区域的尺寸小，该事实即：提供甚至比采取字线电流控制方法的系统的驱动性能更低的驱动性能也是足够的。

要注意的是，非专利文献1公开了一种阵列构造，其中，鉴于简单的制造工艺，将上部电极制造为板面形状，并且将存取晶体管的漏极电极用作储存节点。另外，存取晶体管的源极电极连接到被制造为线形状的位线。由于使用两条线来选择存储器单元，所以将阵列构造称作3线系统。

发明内容

在如专利文献1所公开的用于在3线系统中控制流过位线的电流的方法中，如下地实行设置操作的控制。

在设置操作的启动时间处，典型地，将源极线设置在比位线的电势更高的电势处，以便驱动电流通过储存元件来从源极线流动到位线。然后，在经过足以使储存元件的状态改变到低电阻状态的时间之后，将在源极线上出现的电势恢复到在设置操作以前设置的低电平，并且设置操作结束。

在采取位线电流控制方法的3线系统中，在位线上出现的电势不是零或者地电势。相反地，将在位线上出现的电势动态地控制到处于某一程度的电平处的电势。因而，紧邻在设置操作的结束之前的状态是其中在位线上积累具有某一程度的数量的电荷的状态。如果在此状态中将在源极线上出现的电势控制到低电势，则电流在重置方向中瞬间流动到储存元件，该重置方向是与设置电流的方向相反的方向。

与字线的线电容相比，位线具有小的线电容。然而，在具有大储存容量的存储器装置中，将多个存储器单元连接到位线，使得位线的线电容增加。因而，如果在相对大的位线线电容中积累的电荷以集中的方式流动到存储器单元（该存储器单元充当从存储器单元列上的存储器单元之中选择的仅仅一个存储器单元）的储存元件中，则在某些情况下，通过设置操作而被控制到期望低电阻的储存元件的电阻可能增加。换言之，由于在设置操作的结束处在与设置电流的方向相反的重置方向中瞬间流动到储存元件的放电电流（或重置电流），所以生成对于设置状态具有不良影响的干扰。

这种干扰的生成有损于在位线电流控制中储存元件的电阻的精确可控制性。

如根据以上描述明显的是，当通过执行位线电流控制来控制流过储存元件的电流时，必须有效地避免或抑制在设置操作的结束处出现的相反方向电学放电，该相反方向电学放电作为有损于储存元件的电阻的精确可控制性的现象。

要注意的是，从其中将在位线上出现的电势和在源极线上出现的电势维持在高电平处的状态开始，还可以通过将在位线上出现的电势改变到更低电平来实行电阻减少操作（诸如，设置操作）。

因而，本公开技术的目的在于提供一种可变电阻存储器装置，该可变电阻存储器装置通过改变在位线上出现的电势或在源极线上出现的电势来启动电阻减少操作，并且通过调整在源极线上出现的电势或在位线上出现的电势来实行电流控制，并且本公开技术的目的在于提供一种操作方法，该操作方法用于利用用于避免或抑制在相反方向中流动的电学放电电流的技术来操作该可变电阻存储器装置。

根据本公开技术的实施例的可变电阻存储器装置包括第一公用线、第二公用线、储存元件和驱动控制电路。

在第一公用线与第二公用线之间连接的储存元件的电阻根据施加到储存元件的电压而改变。

该驱动控制电路通过改变在所述第二公用线上出现的电势来启动驱动所述储存元件做出从高电阻状态到低电阻状态的转变的电阻减少操作，通过在所述电阻减少操作期间调整在所述第一公用线上出现的电势来控制流过所述储存元件的元件电流，并且通过在经过足以使所述储存元件做出从所述高电阻状态到所述低电阻状态的所述转变的时段之后使得在所述第一公用线上出现的所述电势等于在所述第二公用线上出现的所述电势，来终止所述电阻减少操作。

根据本公开技术的实施例所提供的用于充当一种用于操作可变电阻存储器装置的方法的操作方法，该可变电阻存储器装置包括第一公用线、第二公用线和储存元件，该储存元件连接在所述第一公用线与所述第二公用线之间，以充当具有根据向其施加的电压而变化的电阻的元件，对该可变电阻存储器装置进行控制和驱动，以实行：通过改变在所述第二公用线上出现的电势来启动驱动所述储存元件做出从高电阻状态到低电阻状态的转变的电阻减少操作的步骤；通过在所述电阻减少操作期间调整在所述第一公用线上出现的电势来控制流过所述储存元件的元件电流的步骤；以及通过在经过足以使所述储存元件做出从所述高电阻状态到所述低电阻状态的所述转变的时段之后使得在所述第一公用线上出现的所述电势等于在所述第二公用线上出现的所述电势来终止所述电阻减少操作的步骤。

根据上述构造，代替在引入本公开技术以前所采取的方法，通过改变在第二公用线上出现的电势来启动电阻减少操作，并且通过使得在第一公用线上出现的电势等于在第二公用线上出现的电势来终止该电阻减少操作。因而，通过除了储存元件的当前路径之外的均衡化路径，来将紧邻在电阻减少操作之前在第一公用线上积累的电荷电学放电到第二公用线。作为结果，对于低电阻状态具有不良影响的相反方向电流不流动到储存元件。以上提及的相反方向电流是在电阻增加方向中流动的电流。

根据本公开技术的实施例所提供的用于充当以下装置（该装置通过改变在作为位线或源极线的第二公用线上出现的电势来启动电阻减少操作）的可变电阻存储器装置，并且根据本公开技术的实施例所提供的用于充当用于操作该装置的方法的操作方法，可以避免或抑制在相反方向中流动的电学放电电流。

附图说明

图1是示出了在利用导电离子的ReRAM的低电阻状态下导电性与电流之间的关联的图；

图2A和2B每一个是示出了存储器单元的等效电路的图。

图3是示出了两个相邻存储器单元的装置结构的图。

图4A和4B是示出了可变电阻阻性元件、流过电阻器的电流的方向、和向电阻器施加的电压的典型幅度的放大图；

图5是示出了基本列电路的构造的图；

图6A到6H是示出了在基本列电路的构造中信号的操作波形的图；

图7A和7B是要在设置操作的描述中参考的解释图；

图8是示出了具有电路元件作为其负载的列电路的构造的图；

图9A到9H是示出了在具有电路组件作为其负载的列电路的构造中信号的操作波形的图；

图10是示出了存储器装置的电路框图；

图11是示出了根据第二实施例的列电路的构造的图；

图12A到12H是示出了在根据第二实施例的列电路的构造中信号的操作波形的图；

图13是示出了根据第三实施例的列电路的构造的图；

图14是示出了根据第四实施例的列电路的构造的图；以及

图15是示出了根据第五实施例的列电路的构造的图。

具体实施方式

通过参考附图并且将可变电阻存储器装置作为典型示例来解释本公开技术的实施例，该可变电阻存储器装置的电阻根据导电离子的移动而改变。

将按照如下安排的各章来描述实施例：

1．第一实施例：将位线和源极线分别用作第一和第二公用线；

2．第二实施例：将源极线和位线分别用作第一和第二公用线；

3．第三实施例：将P型晶体管用作存取晶体管；

4．第四实施例：将单个N型晶体管用作短路开关；

5．第五实施例：将单个P型晶体管用作短路开关。

1：第一实施例

存储器单元的构造

图2A和2B每一个是示出了具有对于各实施例共同的构造的存储器单元MC的等效电路的图。更特定地，图2A是示出了写入电流的流动方向的图，而图2B是示出了擦除电流的流动方向的图。然而，在所述图中示出的存储器单元构造自身是彼此完全一致的。

图1所示的存储器单元MC包括存取晶体管AT和充当可变电阻储存元件的可变电阻阻性元件Re。

可变电阻阻性元件Re的特定端连接到源极线SL，而可变电阻阻性元件Re的另一端连接到存取晶体管AT的源极电极。存取晶体管AT的漏极电极连接到位线BL，而存取晶体管AT的栅极电极连接到字线WL。在根据此实施例的构造中，位线BL是第一公用线的典型示例，而源极线SL是第二公用线的典型示例。

在图2A和2B中，将位线BL和源极线SL示出为彼此平行的线。然而，要注意的是，存储器单元MC的实现绝非限于这种构造。

在此实施例中，如上所述，每个存储器单元MC连接到三条线，即充当第一公用线的位线BL、充当第二公用线的源极线SL、以及字线WL，以形成所谓的3线系统。在此构造中，字线WL控制存取晶体管AT，尽管字线WL所控制的对象并非必须是晶体管。也就是说，字线WL可以用于控制任何其他元件，只要该其他元件是以下部件，该部件用于选择包括该部件的存储器单元MC。

图3是示出了与两个相邻存储器单元MC对应的部分的装置结构的图。图3是示出了没有阴影部分的模型横截面图。另外，图3示出了没有具体评述的白色部分。这些白色部分中的每一个是填充有绝缘膜或另一构造部分的一部分的部分。

在图3所示的存储器单元MC中，在半导体衬底100中创建存取晶体管AT。

在以下描述中，符号AT用于表示在图中示出的存取晶体管AT1和AT2中的任何存取晶体管。更加详细地说，存取晶体管AT的源极电极S和存取晶体管AT的漏极电极D是在半导体衬底100中创建的两个掺杂区域（impurityarea）。在两个掺杂区域之间的衬底区域上通过诸如硅之类的材料来创建栅极电极。通过栅极电极和衬底区域来将栅极绝缘膜夹在其间。在此构造中，栅极电极形成在行方向中延伸的字线WL1或WL2，该行方向是与图3的纸张表面垂直的方向。在字线WL1和WL2之间提供如上所述的充当漏极电极D的掺杂区域。另外，在字线WL的相对侧，提供了充当源极电极S的掺杂区域。字线WL的相对侧是相对于字线WL而与漏极电极D相对的一侧。

漏极电极D通过位线触点而连接到位线BL，该位线是从第一布线层1M来创建的。要注意的是，位线BL实际上在列方向中延伸，该列方向是图3中的水平方向。然而，图3没有示出位线BL在列方向中延伸的事实。

在源极电极S上，重复地堆积起孔塞（plug）105P和从第一布线层1M所创建的连接垫（landing pad）105，以形成充当源极线触点的堆叠（stack）。在源极线触点上，创建了可变电阻阻性元件Re。

可以在多层布线结构的第x层上创建该可变电阻阻性元件Re，其中x是任何的任意整数。然而，在此构造的情况下，在多层布线结构的第四或第五层上创建该可变电阻阻性元件Re。

典型地，将该可变电阻阻性元件Re创建为膜构造或膜层压体，该膜构造或膜层压体包括在下部电极101和充当上部电极的源极线SL之间提供的绝缘膜102和导体膜103。

用于制成绝缘膜102的材料的典型示例包括SiN、SiO₂和Gd₂O₃。

用于制成导体膜103的材料的典型示例包括金属膜、合金膜（诸如，CuTe合金膜）和金属合金膜。用于制成导体膜103的材料包含从金属元素Cu、Ag、Zr和Al中选择的至少一个。要注意的是，还可以将除了Cu、Ag、Zr和Al之外的任何金属元素用作材料，只要该其他金属元素具有可容易地离子化的属性即可。另外，将从Cu、Ag、Zr和Al中选择的金属元素与其他元素进行组合，以生产用于制成导体膜103的材料，并且期望使用从作为其他元素的元素S、Se和Te中选择的至少一个。将导体膜103创建为导电离子供应层，其是用于供应导电离子的层。

图3示出了连接到一条源极线SL的两个可变电阻阻性元件Re。在此构造中，在相同的层中创建绝缘膜102、导体膜103和源极线SL，该绝缘膜102充当两个可变电阻阻性元件Re的储存层，该导体膜103充当两个可变电阻阻性元件Re的导电离子供应层。

要注意的是，在此示例中，在作为位线BL之上的层的布线层中创建源极线S L。在此构造中，在第一布线层1M中创建位线BL，而在多层布线结构的第四或第五布线层中创建源极线S L。要注意的是，还可以在作为位线BL之下的层的布线层中创建源极线SL。在任一情况下，上层是多层布线结构的第x层，其中x是任何的任意整数。

图4A和4B是示出了可变电阻阻性元件Re、流过可变电阻阻性元件Re的电流的方向、和向可变电阻阻性元件Re施加的电压的典型幅度的放大图。

图4A和4B示出了典型构造，其中通过SiO₂来创建绝缘膜102，并且通过基于CuTe的合金化合物来创建导体膜103。如该图所示，在通过SiN制成的硅-氮膜104的开口处创建与下部电极101具有规定接触区域的绝缘膜102。

在图4A所示的构造中，以将绝缘膜102放置在负电极侧、而将导体膜103放置在正电极侧的这种方向，在下部电极101与充当上部电极的源极线SL之间施加电压。例如，将位线BL连接到具有0V电势的地，而将源极线SL设置在+3V的典型电势处。

在此状态中，对在导体膜103中包含的金属Cu、Ag、Zr和/或AL进行离子化，呈现出允许作为离子化的结果所获得的离子受到负电极侧吸引的属性。也就是说，将这些金属的导电离子注入到绝缘膜102中。因而，绝缘膜102的绝缘属性劣化，使得绝缘膜102呈现出与绝缘属性的劣化相伴的导电性。作为结果，写入电流Iw以图4A所示的方向流过可变电阻阻性元件Re。将此操作称为写入操作或设置操作。

在图4B所示的构造中，相反地，以将绝缘膜102放置在正电极侧、而将导体膜103放置在负电极侧的这种方向，在下部电极101与充当上部电极的源极线SL之间施加电压。例如，将源极线SL连接到具有0V电势的地，而将位线BL设置在+1.7V的典型电势处。

在此状况下，注入到绝缘膜102中的导电离子返回到导电膜103，在其中可变电阻阻性元件Re的电阻很高的预写入状态中重置可变电阻阻性元件Re。将此操作称为擦除操作或重置操作。在重置操作中，擦除电流Ie以图4B所示的方向流过可变电阻阻性元件Re。

要注意的是，如上所述，将设置操作定义为为了将导电离子充分注入到绝缘膜中所实行的操作，而将重置操作定义为为了从绝缘膜中充分抽取导电离子所实行的操作。

然而，可以将作为设置操作的结果所获得的设置状态任意地认为是其中已经将数据写入到存储器单元MC中的状态或其中已经从存储器单元MC中擦除数据的状态。结果，可以将作为重置操作的结果所获得的重置状态任意地认为是其中已经从存储器单元MC中擦除数据的状态或其中已经将数据写入到存储器单元MC中的状态。

另外，可以如下地按照其他术语来定义设置操作和重置操作。将设置操作定义为为了驱动可变电阻阻性元件Re做出从高电阻状态HRS到低电阻状态LRS的转变所实行的操作，而将重置操作定义为为了驱动可变电阻阻性元件Re做出从低电阻状态LRS到高电阻状态HRS的转变所实行的操作

在以下描述中，将作为设置操作的结果所获得的状态认为是其中已经将数据写入到存储器单元MC中的状态，而另一方面，将作为重置操作的结果所获得的状态认为是其中已经从存储器单元MC中擦除数据的状态。如上所述，将设置操作定义为用于减少绝缘膜102的绝缘属性、从而将整个可变电阻阻性元件Re的电阻降低到充分低的水平所实行的操作，或者定义为为了驱动可变电阻阻性元件Re做出从高电阻状态HRS到低电阻状态LRS的转变所实行的操作，而另一方面，将重置操作定义为用于将绝缘膜102的绝缘属性恢复到初始呈现的初始属性、从而将整个可变电阻阻性元件Re的电阻增加到充分高的水平所实行的操作，或者定义为为了驱动可变电阻阻性元件Re做出从低电阻状态LRS到高电阻状态HRS的转变所实行的操作。

在图2A中，写入电流Iw的方向是在设置操作中流过可变电阻阻性元件Re的电流的方向。另一方面，在图2B中，擦除电流Ie的方向是在重置操作中流过可变电阻阻性元件Re的电流的方向。

通过重复地实行上述设置操作和重置操作，可以将可变电阻阻性元件Re的电阻从大值改变到小值，并且按照可逆的方向而从小值改变到大值，允许实现2值的存储器。另外，即使在已经去除向可变电阻阻性元件Re所施加的电压之后，可变电阻阻性元件Re的电阻也不改变或者在包括可变电阻阻性元件Re的存储器单元MC中存储并保持的数据保持相同，使得存储器单元MC作用为非易失性存储器的单元。

不过，除了2值存储器之外，还可以将本公开技术应用于多值存储器。例如，还可以将本公开技术应用于用于存储具有三个或更多值的数据的存储器。

要注意的是，在实际的设置操作中，绝缘膜102的电阻根据注入到绝缘膜102中的金属离子的数目而改变。因而，可以将绝缘膜102认为是用于存储和保持数据的储存层。

如上所述，通过利用此可变电阻阻性元件Re来构建存储器单元MC，并且通过利用多个这种存储器单元MC来建立可变电阻存储器装置的存储器单元阵列。将可变电阻存储器装置构造为包括此存储器单元阵列和外围电路，该外围电路充当用于驱动和控制该存储器单元阵列的驱动控制电路。

基本列电路的构造和该电路的操作

接下来，通过参考图5到6H来解释基本列电路的构造和由该电路实行的操作。

图5是示出了存储器单元阵列的列方向电路的构造的图。在以下描述中，也将此构造称作列电路构造。

图5示出了在列方向中彼此相邻的两个存储器单元MC1和MC2。与图2A和2B所示的构造非常相似，存储器单元MC1和MC2中的每一个都包括：可变电阻阻性元件Re，连接到充当第二公用线的源极线SL；和存取晶体管AT，连接在可变电阻阻性元件Re与充当第一公用线的位线BL之间。

通过将字线驱动脉冲施加到与存储器单元MC1连接的字线WL来选择存储器单元MC1。如图6A到6H所示，通过与字线相同的符号WL来表示字线驱动脉冲。另一方面，将连接到存储器单元MC2字线WL置于未被选择的状态，如在相同图中通过符号Unsel WL指示的。在此情况下，将与存储器单元MC2连接的字线WL连接到地。

源极线SL和位线BL形成在以下描述中被称作公用线对的一对。要注意的是，除了存储器单元MC1和MC2之外，公用线对还连接到多个存储器单元MC。然而，在图5中没有示出其他的存储器单元MC。按照与存储器单元MC2相同的方式，将在图5中未示出的其他存储器单元MC连接到地并且置于未被选择的状态。

除了图5所示的作为由位线BL和源极线SL组成的一对的公用线对之外，还将存储器单元阵列构造为包括多个其他公用线对，其每一对具有与图5所示的那对相同的构造。

将列电路构造置于以下结构中，其中多个公用线对共享充当设置驱动器5的驱动控制电路，该设置驱动器5具有用作电压驱动部件的电压驱动器51和位线的电流控制部件52。

因而，必须提供用于选择共享驱动控制电路的公用线对之一并且将所选择的公用线对连接到驱动控制电路的构造。

为了更加详细地解释，向每个公用线对提供用于选择位线BL的选择晶体管61和用于选择源极线SL的选择晶体管62。选择晶体管61和选择晶体管62形成选择晶体管对（61、62）。向共享驱动控制电路的公用线对中的每一对提供选择晶体管对（61、62）。图5示出了四个选择晶体管对（61、62）。

图5所示的选择晶体管对（61、62）包括两个NMOS晶体管。为了选择该选择晶体管对（61、62），必须将正选择信号YSW施加到每一个NMOS晶体管的栅极电极。

另一方面，未被选择的每个其他选择晶体管对（61、62）中的每个NMOS晶体管的栅极电极连接到地。

在以下描述中，将通过选择晶体管61连接到位线BL的公用位线称作公用位线CBL。通过相同的标记，将通过选择晶体管62连接到源极线SL的公用位线称作公用源极线CSL。

充当驱动控制电路的设置驱动器5具有要被用作电压驱动部件的连接到公用源极线CSL的电压驱动器51、连接到公用位线CBL的电流控制部件52和重置部件53。

要注意的是，在技术术语“重置部件52”中使用的技术术语“重置”不意味着早先已经解释过的擦除操作和电阻增加操作中的任一个。相反地，此技术术语“重置”简单地意味着非操作状态或所谓的待机状态。在以下描述中，将技术术语“重置”用于暗示待机状态。

电压驱动器51具有两个PMOS晶体管P1和P2以及两个NMOS晶体管N1和N2。

将PMOS晶体管P1和NMOS晶体管N1所共享的公用漏极电极连接到公用源极线CSL。将PMOS晶体管P1连接在PMOS晶体管P2的源极电极与用于供应正设置电压Vset的线之间。将NMOS晶体管N2连接在NMOS晶体管N1的源极电极与用于供应地电势的线之间。

将设置使能信号SetEn供应到NMOS晶体管N1的栅极电极，而将设置使能信号SetEn的反信号/SetEn供应到PMOS晶体管P2的栅极电极。

将设置脉冲使能信号SetPlsEn的反信号/SetPlsEn供应到PMOS晶体管P1和NMOS晶体管N2中的每一个的栅极电极。

电流控制部件52具有两个NMOS晶体管N3和N4，所述两个NMOS晶体管N3和N4彼此串联地连接在公用位线CBL与用于供应地电势的线之间。

将用于当前控制的设置栅极电压Vgset供应到NMOS晶体管N3的栅极电极。通过以上提及的设置使能信号SetEn来控制NMOS晶体管N4的栅极电极。

重置部件53具有两个NMOS晶体管N5和N6，所述两个NMOS晶体管N5和N6彼此串联地连接在公用位线CBL与公用源极线CSL之间。将用于将两个NMOS晶体管N5和N6彼此串联连接的连接点连接到地。通过重置信号BLRES来控制两个NMOS晶体管N5和N6中的每一个的栅极电极。

接下来，在通过参考图6A到6H来解释在图5所示的列电路构造中实行的操作之前，通过参考图7来描述设置操作的基本原理。

通过将正设置电压Vset施加到源极线SL来从待机状态启动也称作电阻减少操作的设置操作。在待机状态中，将位线BL和源极线SL两者连接到地。当启动设置操作时，已经将电源电压Vdd施加到字线WL。因而，元件电流正以通过如图7A所示的箭头所指示的方向流过可变电阻阻性元件Re。在此情况下，元件电流是写入电流Iw。要注意的是，在以下描述中，还将写入电流Iw称作设置电流。

图7B是示出了直线HRS和LRS以及饱和特性线的图，所述直线HRS和LRS表现了由可变电阻阻性元件Re加在存取晶体管AT上的负载的特性，而该饱和特性线表现了在其中将电源电压施加到字线WL以开启存取晶体管AT的沟道的状态中、在施加到存取晶体管AT的漏极电极的电压与流过漏极电极的电流之间的关系。负载直线HRS和LRS叠置在饱和特性线上。

如图7A所示，在可变电阻阻性元件Re与存取晶体管AT之间的节点用作储存节点SN。图7B的横轴表现了将接地位线BL的电势取作基准的SN电压。SN电压是施加到存取晶体管AT的漏极电极的电压。另一方面，图7B的纵轴表现了设置电流，该设置电流是流过存取晶体管AT的漏极电极的电流。

在启动设置操作之前，典型地，将电源电压Vdd施加到字线WL，使存取晶体管AT导通。因而，将储存节点SN与位线BL短路，使得在储存节点SN处出现的电势与在位线BL上出现的电势几乎相同。在以下描述中，将在储存节点SN处出现的电势和在位线BL上出现的电势分别称作SN电势和BL电势。此时，将源极线SL接地，使得仅仅将极低的电压施加到可变电阻阻性元件Re，将可变电阻阻性元件Re置于几乎无应力的状态。另外，在存取晶体管AT的源极与漏极电极之间施加的电压也非常低，使得存取晶体管AT操作在非饱和区或者不允许电流流动。

在此状态中启动设置操作，使得在源极线SL上出现的电压上升到设置电压Vset。当启动设置操作时，可变电阻阻性元件Re的电阻处于高电阻状态HRS。因而，负载直线HRS具有小的梯度，如图7B所示。在自从设置操作的启动以来经过的某一时间段中，第一储存节点电压Vsn1极低。要注意的是，第一储存节点电压Vsn1是在以下操作点处的电压，该操作点是图7B所示的负载直线HRS与饱和特性线的交点。因而，将(Vset–Vsn1)的大电压施加到可变电阻阻性元件Re，将可变电阻阻性元件Re暴露在电压应力下。此时，BL电势等于(Vset–Iset×Rcell)，并且由于单元电阻Rcell极大，所以BL电势具有接近于作为0V的GND电势的基准电压Vss的值。因而，施加到可变电阻阻性元件Re的电压是接近于设置电压Vset的大电压。

当自从设置操作的启动以来经过具有某一长度的时间段时，可变电阻阻性元件Re做出从高电阻状态HRS到低电阻状态LRS的转变。将此转变称作图7B所示的LRS反转。当LRS反转发生时，负载直线的梯度从负载直线HRS的梯度突然增加到负载直线LRS的梯度，使得操作点移动到饱和区。此时，操作点处的电压也做出从小的第一储存节点电压Vsn1到大的第二储存节点电压Vsn2的转变。因而，在LRS反转之后，图7B所示的用于表现操作点处的电压的SN电势Vsn2是如下所表达的第二储存节点电压Vsn2：Vsn2=(Iset×RLRS)。如根据此等式明显的是，第二储存节点电压Vsn2是在LRS反转之后流过可变电阻阻性元件Re的设置电流Iset与低电阻状态LRS中的阻性元件电阻RLRS的乘积。在低电阻状态LRS中，将(Vset–Vsn2)的电压施加到可变电阻阻性元件Re。

根据位线电流驱动方法，如图7A所示，NMOS晶体管N3存在于位线BL与地电势的发生器之间，同样如图5所示，该NMOS晶体管N3的栅极电极有效地接收设置栅极电压Vgset。

现在，假设其中不使用NMOS晶体管N3的情况。在这种情况下，将位线BL置于被永久地连接到地电势的发生器的状态中。在此情况下，如果存在充当可变电阻储存元件的可变电阻阻性元件Re的特性的变化，则操作点同样移动。作为结果，同样存在设置电流的幅度的不期望变化。

另一方面，根据位线电流驱动方法，改变在NMOS晶体管N3的漏极电极处出现的电势或在位线BL上出现的电势，使得流过位线BL的电流具有恒定幅度。在此情况下，流过位线BL的电流是写入电流Iw或设置电流。因而，即使存在可变电阻阻性元件Re的特性的变化，流过位线BL的电流在饱和区中也具有恒定幅度。

在LRS反转之后，将在源极线SL上出现的电势恢复到原始的地电势，以终止该设置操作。

如下，通过参考图6A到6H所示的时序图，从电路操作的角度来再次描述到目前为止所解释的设置操作。要注意的是，在以下描述中，适当地使用了图5所示的电路元件参考符号。

图6A到6H所示的时间t0之前的状态是待机状态。在待机状态中，如图6A到6E所示，将在图5所示的构造中使用的各种（脉冲）信号设置在预定的H（高）电平或预定的L（低）电平处。

更加具体地说，通过WL=L来使存取晶体管AT截止，而通过YSW=L来使选择晶体管61和62截止。另外，将位线BL和源极线SL分别与公用位线CBL和公用源极线CSL断开。再加上，在BLRES=H的情况下，通过置于导通状态中的NMOS晶体管N5来将公用位线CBL连接到地。另一方面，通过置于导通状态中的NMOS晶体管N6来将公用源极线CSL连接到地。此外，因为SetEn=L，所以去激活由电压驱动器51实行的电压驱动操作。

此时，通过在图5中未示出的控制电路来将图6F所示的设置栅极电压Vgset设置在某一电平处。然而，因为SetEn=L，所以使NMOS晶体管N4截止，并且通过利用NMOS晶体管N3执行的位线电流控制没有工作或不是有效的。

如图6G和6H所示，在待机状态中，将公用位线CBL、公用源极线CSL和其他线的电势置于地电势GND处，该地电势GNS是地的电势电平，使得没有元件电流流过可变电阻阻性元件Re。

在时间t0处，对图6A到6D所示的各种信号进行反转。

因而，待机状态结束，并且将连接到地的公用位线CBL以及公用源极线CSL与地断开。

列开关进入导电状态，将位线BL连接到公用位线CBL，并且将源极线SL连接到公用源极线CSL。

存取晶体管AT被置于导电状态中。

另外，在电压驱动器51中，将NMOS晶体管N1和PMOS晶体管P2置于接通状态中。然而，由于如图6E所示地维持SetPlsEn=L，所以电压驱动器51还尚未实行用于驱动源极线SL的操作。

再加上，将在电流控制部件52中采用的NMOS晶体管N4置于导通状态中，设置了其中可以执行利用NMOS晶体管N3进行位线控制的有效时段。

如上所述，通过在时间t0处对各种信号进行反转，可以完成用于设置操作的准备。

在时间t0之后的时间t1处启动也称作电阻减少操作的设置操作。在时间t1处，设置脉冲使能信号SetPlsEn从L电平升高到H电平。因而，由于电压驱动器51所实行的驱动操作，所以在源极线SL上出现的SL电势升高到设置电压Vset。作为结果，如图6G所示，SL电势和在公用源极线CSL上出现的CSL电势同时从地电势GND改变为设置电压Vset。

通过电压驱动器51来实行SL电势的反转。如通过图7B所示的负载直线HRS所指示的，存储器单元MC处于高电阻状态HRS，使得设置驱动器5正操作在线性区中，并且通过以下表达式来表现BL电势：(Vset–Iset×RHRS)≈Vss(GND)。因而，将可变电阻阻性元件Re暴露在接近于设置电压Vset的大电压应力下。然后，片刻之后，LRS反转在时间t2处发生。之前已经通过参考图7A和7B解释了这些操作。

图6G所示的作为时间t1和t2之间的时段的时间段表现了通过LRS反转的发生而结束的应力施加时间段。应力施加时间段是有效写入时间段。这样，在诸如具有图4A和4B所示的构造的可变电阻储存元件之类的可变电阻储存元件中，大到某一程度的电压的施加使得金属离子开始移动，导致了电阻状态转变。

当LRS反转在时间t2处出现时，通过利用在电流控制部件52中采用的NMOS晶体管N3来执行位线电流控制，以便控制BL电势，使得将位线电流维持在恒定幅度处。位线电流是元件电流或设置电流Iset。作为位线电流控制的结果，如图6G所示，将BL电势设置在比地电势GND高、但是比设置电压Vset低的电平处。此电平根据存储器单元的不同而适应性地变化，使得：即使根据存储器单元的不同而存在可变电阻阻性元件Re的特性的变化，也将设置电流Iset维持在恒定幅度处。另外，通过适当地设置施加到NMOS晶体管N3的栅极电极的设置栅极电压Vgset，可以将设置电流Iset控制到期望的幅度。

此时，将(Iset×RLRS)的电压施加到可变电阻阻性元件Re，如图6G所示。在此情况下，如图4A和4B所示，可以将设置电流Iset的幅度用于执行调整LRS电阻RLRS的控制。此控制是根据本公开技术的实施例的位线电流控制。通过执行此控制，可能获得通过向图5所示的NMOS晶体管N3的栅极电极施加的设置栅极电压Vgset的电平所确定的期望LRS电阻RLRS。

因而，可能实现多个存储器单元MC中的狭窄LRS电阻分布。另外，还可能实现能够存储以下数据的多值存储器，所述数据具有多个数量（大于2）的取值。

然而，如果不应用本公开技术，则将存在如下所述的缺点。

在图6A到6H所示的作为在图5所示的构造中实行的一系列操作的操作序列中，稍后，在时间t4处，将设置脉冲使能信号SetPlsEn恢复到L电平。因而，将在源极线SL和位线BL上出现的电势降回到初始的地电势GND。此时，也称作电阻减少操作的设置操作结束。

然而，紧邻在设置操作的结束之前，将BL电势设置在高于地电势GND、但是低于设置电压Vset的电平处，以便实行位线电流控制。因而，当在设置操作的结束处将SL电势驱动回到L电平时，害怕在位线BL上积累的电荷在也称作擦除方向的重置方向中流过存储器单元MC。在图6H所示的元件电流波形中，在时间t4处生成的负瞬时电流Ireset是在设置操作结束处在重置方向中流动的前述电荷电流。

根据本公开技术，通过单独地添加如稍后将描述的均衡化部件，基本上可能解决关于如何可以避免在重置方向中流动的电流的生成的问题。

然而，通过利用重置部件53，可以避免在重置方向中流动的电流的生成，或者即使生成这种电流，也可以减少该电流的幅度。在此情况下，在已经完成在LRS反转以后的电流控制之后，在时间t4处或者在时间t4以前，将在如图6A所示的时间t6处恢复到H电平的重置信号BLRES恢复到H电平。因而，通过与存储器单元MC不同的路径来对BL电势处的剩余的残留电荷进行电学放电。作为结果，在重置方向中没有电流流动，或者即使这种电流流动，也可以减少该电流的幅度。

如果如上所述地改变重置信号BLRES的定时，则可以通过由充当均衡化部件的重置部件53实行的均衡化处理来确定重置操作的结束定时。在此情况下，重置部件53还起作用为根据本公开技术的实施例的均衡化部件。

具有附加电路元件的列电路的构造和该电路的操作

接下来，以下的描述解释了具有附加电路元件的列电路的构造和由该电路实行的操作。图8是示出了通过将电路元件添加到图5所示的基本构造所获得的列电路的构造的图。

通过将充当均衡化部件的短路开关54添加到图5所示的基本构造来获得图8所示的构造。如图8所示，将短路开关54连接在公用位线CBL和公用源极线CSL之间。图8所示的构造的其余部分与图5所示的构造一致。另外，在图8所示的构造的其余部分中实行的操作也与在图5所示的构造中实行的操作相同。也就是说，对于作为除了短路开关54之外的剩余构造的图8所示的构造的其余部分和在该构造的其余部分中实行的操作，图5所示的构造和在该构造中实行的操作的解释分别照原样地保持适用。

在图8所示的构造中，将短路开关54构造为传输门TG，该传输门包括NMOS和PMOS晶体管，所述NMOS和PMOS晶体管的源极电极彼此连接，它们的漏极电极同样也彼此连接。

在短路开关54中，将均衡化信号BLEQ供应到NMOS晶体管的栅极电极，而将均衡化信号BLEQ的反信号/BLEQ供应到PMOS晶体管的栅极电极。要注意的是，典型地，可以通过利用在短路开关54中采用的、但是在图8中没有明确示出的反相器而对均衡化信号BLEQ进行反转，来获得均衡化信号BLEQ的反信号/BLEQ。

图9A到9H是示出了图8所示的构造中的信号的时序图（或操作波形）的图。

图9A到9H与图6A到6H的不同之处在于，图9A到9H包括附加的图9E1，该图9E1是示出了均衡化信号BLEQ的脉冲波形的图。

在图6A到6H所示的操作波形的情况下，在设置操作结束的时间t4以前的时间t3处，均衡化信号BLEQ从L电平上升到H电平。然后，在时间t4以后的时间t5处，将均衡化信号BLEQ从H电平恢复回到L电平。

通过添加具有这种定时的均衡化操作，在时间t3处，用于使位线BL和源极线SL短路的短路开关54在充分低于存储器单元MC的电阻的阻抗处导电。因而，在充当均衡化操作的启动时间的时间t3处，在位线BL上出现的电势很快变得等于在源极线SL上出现的电势。作为结果，施加到可变电阻阻性元件Re的电压被去除，或者变得等于0V，结束了设置操作。本公开技术的特性包括通过这样地使得在用作第一公用线的位线BL上出现的电势等于在用作第二公用线的源极线SL上出现的电势来实行的、对也称作电阻减少操作的设置操作的终止。

要注意的是，还可以使得均衡化信号BLEQ的上升定时与时间t4几乎一致。术语“几乎一致”意味着允许均衡化信号BLEQ的上升定时滞后于时间t4一点点。也就是说，如果通过利用短路开关54所实行的均衡化操作在电压驱动器51将源极线SL拉低到地电势GND之前有效地起作用，则均衡化信号BLEQ的上升定时可以稍微地滞后于时间t4。在此情况下，由于均衡化操作在源极线SL被拉低到地电势GND之前有效地起作用，所以均衡化操作规定了设置操作的结束定时。

如图9A到9H所示，在时间t4处将BL电势和SL电势拉低到地电势GND。然而，在时间t4处，均衡化操作已经终止了设置操作。因而，将用于在时间t4处将BL电势和SL电势拉低到地电势GND的操作仅仅实行为用于将在位线BL和源极线SL上出现的电势恢复回到在作为待机状态的初始状态中的电平。期望将时间t4以后的时间t5取作其中将均衡化信号BLEQ从H电平恢复回到L电平的定时，如该图所示。然而，还可以在与时间t4大致相同的时间处，将均衡化信号BLEQ从H电平恢复回到L电平。

随后，在时间t6处，将所有信号都恢复到作为待机状态的初始状态。

如果执行上述控制，则如根据图9H所示的操作波形明显的是，在时间t4处，元件电流没有在重置方向中流动，使得可以避免之前描述的干扰。

整个存储器的块构造

图10是示出了整个可变电阻存储器装置的典型块构造的电路框图。如图10所示，可变电阻存储器装置包括存储器阵列1和在向存储器阵列1提供的外围电路中采用的主要元件。存储器阵列1具有布局为形成矩阵的多个1T-1R存储器单元MC。如该图所示，在外围电路中采用的主要元件包括WL驱动器4、设置驱动器5、YSW驱动器6、YSW部件60、电源电路8和设置控制电路11。

在该图中示出的可变电阻存储器装置采取其中对于每四个存储器单元列提供设置驱动器5的方法。将设置驱动器5连接到作为由四个存储器单元列所共享的两个公用线的公用位线CBL和公用源极线CSL，向所述四个存储器单元列提供了设置驱动器5。公用位线CBL和公用源极线CSL形成用于四个存储器单元列的公用线对（CBL、CSL）。YSW部件60控制四个存储器单元列到公用线对（CBL、CSL）的连接。YSW部件60包括与四个存储器单元列分别相关联的四个选择晶体管对。四个选择晶体管对中的每一个由图5和8所示的选择晶体管61和62组成。由YSW部件60所执行的连接控制是从四个（BL、SL）对中选择一对作为要连接到公用线对（CBL、CSL）的那对的1/4MUX切换。向每个存储器单元列提供的（BL、SL）对由向该存储器单元列提供的位线BL和源极线SL组成。

YSW驱动器6生成分别用于向每个YSW部件60提供的四个选择晶体管对的四个选择信号YSW<0>到YSW<3>。如上所述，四个选择晶体管对中的每一对由选择晶体管61和62组成。

另外，存储器阵列1还包括(N+1)条字线WL<0>到WL<n>。WL驱动器4选择所述字线WL<0>到WL<n>之一，作为典型地要驱动到电源电压Vdd的字线。

在采取如上所述的1/4MUX切换方法的此典型构造中，设置驱动器5的数目等于存储器单元列的数目的仅仅(1/4)。相应地，在向设置驱动器5分配的空间中存在余量。作为结果，可以使空间的分配有效，使得可以减少由外围电路所占用的区域。

每个设置驱动器5具有图5或8所示的电路构造。在可变电阻存储器装置中采用的设置控制电路11生成设置驱动器5所必须的四个不同的信号。用于设置驱动器5所必须的四个信号是设置脉冲使能信号SetPlsEn、设置使能信号SetEn、均衡化信号BLEQ和重置信号BLRES。由于对前三个信号（即，设置脉冲使能信号SetPlsEn、设置使能信号SetEn和均衡化信号BLEQ）进行反转，所以设置控制电路11生成包括三个反信号的总共七个不同的信号。

电源电路8生成设置电压Vset和设置栅极电压Vgset。在图10中，将电源电路8示出为称作电源电路的块。

可以将设置控制电路11实现为用于执行在可变电阻存储器装置中包括的所有块的总体控制的总体控制电路的一部分。因而，这种部分实行在图10中未示出的总体控制电路的仅仅一些功能。作为替换方案，还可以将设置控制电路11实现为由总体控制电路控制的部分控制电路。

另外，根据由在该图中未示出的总体控制电路或设置控制电路11所实行的控制，电源电路8可以实现用于改变设置栅极电压Vgset的控制。因而，可能实现能够改变设置电流Iset、从而获得期望的LSR电阻的可变电阻存储器装置。

2：第二实施例

图11是示出了根据第二实施例的列电流的构造的图，而图12A到12H示出了根据第二实施例的列电流的构造中的信号的操作波形（或时序图）的图。

在到目前为止所描述的第一实施例的情况下，将位线BL用作第一公用线，而将源极线SL用作第二公用线。另一方面，在第二实施例的情况下，将位线BL用作第二公用线，而将源极线SL用作第一公用线。

在任一情况下，将第二公用线定义为以下线，在该线上出现的电势在电阻减少操作的启动处被改变。另一方面，将第一公用线定义为以下线，对在该线上出现的电势进行调整，以便在电阻减少操作期间控制流过储存元件的电流。

为了实现上述实施例修改，如图11所示，将电压驱动器51连接到提供有位线BL的一侧。也就是说，将电压驱动器51连接到公用位线CBL。另一方面，将电流控制部件52连接到提供有源极线SL的一侧。也就是说，将电流控制部件52连接到公用源极线CSL。

将供应到电压驱动器51的信号从设置脉冲使能信号SetPlsEn改变到它的反信号/SetPlsEn。另外，将电流控制部件52改变为在公用源极线CSL与用于供应设置电压Vset的线之间串联连接的两个PMOS晶体管P3和P4。

需要上述实施例修改，这是因为将待机状态中的BL电势从地电势GND改变为设置电压Vset，通过将BL电势从设置电压Vset拉低到地电势GND来启动设置操作，并且在设置操作已经结束之后，将BL电势从地电势GND恢复到设置电压Vset。

另外，为了实现待机状态BL电势的修改，将重置部件53改变为用于供应设置电压Vset的PMOS晶体管P5和P6。因而，将用于控制PMOS晶体管P5和P6的控制信号改变为用于在第一实施例中采用的重置部件53的控制信号的反信号。

在此情况下，获得了图12A到12H所示的操作波形。要注意的是，图12A到12E所示的操作波形分别与图9A到9E所示的操作波形相同。然而，如图11所示，实际供应到重置部件53的信号是信号/BLRES，该信号/BLRES是在图12A中示出其操作波形的重置信号BLRES的反信号。

在图9A到9H与图12A到12H之间的不同包括图9G与12G之间的操作波形上的不同。在第二实施例的情况下，通过改变在用作第二公用线的位线BL上出现的电势来启动设置操作。更具体地，通过拉低在位线BL上出现的电势来启动设置操作。另外，通过将电势升高到H电平来实行用于在使得电势彼此相等的操作之后（或更具体地，在时间t4之后）返回到待机状态的操作。

按照与第一实施例相同的方式，通过短路开关54来实行均衡化操作。均衡化操作自身与在第一实施例的解释中描述的内容相同。同样，在第二实施例的情况下，通过在与设置脉冲使能信号SetPlsEn的电势改变不同的定时处设置用于规定设置操作的均衡化定时，可能消除归因于在重置方向中流动到可变电阻储存元件的电流的干扰。

要注意的是，如之前参考图5到6H所解释的，还可以将重置部件53用作均衡化部件，而无需重新提供短路开关54。另外，可以照原样地将图10的框图应用于此第二实施例。

3：第三实施例

图13是示出了根据第三实施例的列电路的构造的图。

在图13所示的构造中，通过利用PMOS晶体管来取代在第二实施例中包括的NMOS晶体管，以便获得在每个存储器单元MC中采用的存取晶体管AT。在通过PMOS晶体管来取代第二实施例的NMOS晶体管的情况下，必须使在字线WL上主张（assert）的控制信号的激活逻辑反转。更加具体地说，图6B、9B和12B中的每一个所示的信号WL需要利用其反信号/WL来取代。另外，可以照原样地将图10的框图应用于此第三实施例。

可以照原样地将第一和第二实施例的其他电路构造以及用于这些实施例的其他操作波形图应用于第三实施例。

4：第四实施例

图14是示出了根据第四实施例的列电路的构造的图。

在图14所示的构造中，将仅仅一个NMOS晶体管用作短路开关54。因而，通过仅仅利用均衡化信号BLEQ来控制短路开关54。可以照原样地将图6A到6H、图9A到9H、和图12A到12H所示的操作波形图应用于第四实施例。另外，可以照原样地将图10的框图应用于此第四实施例。

第四实施例的其他电路构造和通过此实施例实行的操作与第一到第三实施例的那些构造和操作一致。

5：第五实施例

图15是示出了根据第五实施例的列电路的构造的图。

在图15所示的构造中，将仅仅一个PMOS晶体管用作短路开关54。因而，通过仅仅利用均衡化信号BLEQ的反信号/BLEQ来控制短路开关54。可以照原样地将图6A到6H、图9A到9H、和图12A到12H所示的操作波形图应用于第五实施例。另外，可以照原样地将图10的框图应用于此第五实施例。

第五实施例的其他电路构造和通过此实施例实行的操作与第一到第三实施例的那些构造和操作一致。

如上所述，根据本公开技术，通过改变在可以是位线BL或源极线SL的第二公用线上出现的电势来启动也称作设置操作的电阻减少操作，并且在电阻减少操作期间，通过调整可以相对地为源极线SL或位线BL的第一公用线上出现的电势来控制流过可变电阻阻性元件Re的元件电流Iset。然后，通过利用重置部件53或短路开关54而使得在位线BL上出现的电势等于在源极线SL上出现的电势来结束设置操作。通过至少包括设置驱动器5的驱动控制电路来实行这种控制。在概念上，驱动控制电路还可以包括设置控制电路11或总体控制电路和电源电路8。

如上所述，将第二公用线定义为以下线，在该线上出现的电势在也称作设置操作的电阻减少操作的启动处被改变。另一方面，将第一公用线定义为以下线，在设置操作期间对在该线上出现的电势进行调整，以便控制流过储存元件的电流。设置驱动器5至少具有充当电压驱动部件的电压驱动器51，该电压驱动部件被构造为实行以下操作，所述操作包括用于通过改变在第二公用线上出现的电势来启动设置操作的操作。另外，重置驱动器5还采用电流控制部件52，该电流控制部件52通过调整在第一公用线上出现的电势来实行元件电流Iset的控制。再加上，设置驱动器5还包括均衡化部件，该均衡化部件被构造为通过使得在第一公用线上出现的电势等于在第二公用线上出现的电势来结束设置操作。均衡化部件的典型示例是短路开关54或重置部件53。

如图9A到9H和图12A到12H所示，对诸如短路开关54之类的均衡化部件进行控制，以仅仅在时间t3与t5之间的预定时段期间保持在导电状态中。预定时段包括时间t4，该时间t4用作对在诸如源极线SL之类的第二公用线上出现的电势进行反转的定时。

短路开关54可以是如图15所示的P型MOS晶体管、如图14所示的N型MOS晶体管或如图8、11和13所示的传输门TG。将该传输门TG构造为包括两个MOS晶体管，即N型MOS和P型MOS晶体管，该N型MOS和P型MOS晶体管的源极电极彼此连接，它们的漏极电极同样也彼此连接。分别通过具有彼此相反相位的两个控制信号来驱动传输门TG的N型MOS和P型MOS晶体管。

在第一实施例的情况下，通过将在充当第二公用线的源极线SL上出现的电势从诸如地电势GND之类的低电平升高到诸如设置电压Vset之类的高电平来启动设置操作，并且在用于使得电势彼此相等的操作之后，将在源极线SL上出现的电势恢复到低电平。

另一方面，在第二实施例的情况下，通过将在充当第二公用线的位线BL上出现的电势从诸如设置电压Vset之类的高电平拉低到诸如地电势GND之类的低电平来启动设置操作，并且在用于使得电势彼此相等的操作之后，将在位线BL上出现的电势恢复到高电平。

典型地，基于本公开技术的可变电阻存储器装置的适当类型是具有与图4A和4B所示的结构相似的结构的类型。在这种类型的可变电阻存储器装置的情况下，导电离子的移动改变在可变电阻存储器装置中采用的每个可变电阻储存元件的电阻。然而，本公开技术还可以应用于宽广范围的其他可变电阻存储器装置（诸如，利用绝缘层氧化和绝缘层还原的可变电阻存储器装置）。

本公开包含与在2011年5月20日向日本专利局提交的日本优先权专利申请JP2011-113268中公开的主题相关的主题，由此通过引用而合并其全部内容。

本领域技术人员应该理解，只要各种修改、组合、子组合和变形处于所附权利要求或其等同物的范围内，它们就可以取决于设计要求和其他因素而发生。

Claims (9)

1.一种可变电阻存储器装置，包括：

第一公用线；

第二公用线；

储存元件，连接在所述第一公用线与所述第二公用线之间，以充当其电阻根据向其施加的电压而改变的储存元件；以及

驱动控制电路，用于通过改变在所述第二公用线上出现的电势来启动驱动所述储存元件做出从高电阻状态到低电阻状态的转变的电阻减少操作，用于通过在所述电阻减少操作期间调整在所述第一公用线上出现的电势来控制流过所述储存元件的元件电流，并且用于通过在经过使得所述储存元件能够做出从所述高电阻状态到所述低电阻状态的所述转变的时段之后使得在所述第一公用线上出现的所述电势等于在所述第二公用线上出现的所述电势、来终止所述电阻减少操作。

2.根据权利要求1的可变电阻存储器装置，其中，所述驱动控制电路包括：

电压驱动部件，被构造为：在所述电阻减少操作的启动时，改变在所述第二公用线上出现的所述电势，以便生成所述第一公用线与所述第二公用线之间的电势上的差异，并且将根据所述差异确定的电压施加到所述储存元件；

电流控制部件，被构造为：通过调整在所述第一公用线上出现的所述电势来控制流过所述储存元件的所述元件电流；以及

均衡化部件，被构造为：在经过使得所述储存元件能够做出从所述高电阻状态到所述低电阻状态的所述转变的时段之后但是在所述电压驱动部件对在所述第二公用线上出现的所述电势进行反转之前，或紧接在所述电压驱动部件已经反转在所述第二公用线上出现的所述电势之后，使在所述第一公用线上出现的所述电势等于在所述第二公用线上出现的所述电势。

3.根据权利要求2的可变电阻存储器装置，其中，所述均衡化部件包括：

短路开关，连接在所述第一公用线与所述第二公用线之间，以充当用于使得所述第一公用线和所述第二公用线彼此短路的电路。

4.根据权利要求3的可变电阻存储器装置，其中，所述均衡化部件仅仅在预定时段期间将所述短路开关置于导电状态中，该预定时段包括对在所述第二公用线上出现的所述电势进行反转的定时。

5.根据权利要求3的可变电阻存储器装置，其中，所述短路开关是P型金属氧化物半导体晶体管、N型金属氧化物半导体晶体管或另一电路，该另一电路被构造为包括两个金属氧化物半导体晶体管，即，N型金属氧化物半导体晶体管和P型金属氧化物半导体晶体管，所述N型金属氧化物半导体晶体管和P型金属氧化物半导体晶体管的源极电极彼此连接，它们的漏极电极同样也彼此连接，并且分别通过具有彼此相反相位的两个控制信号来进行驱动。

6.根据权利要求2的可变电阻存储器装置，其中，

所述电压驱动部件连接到所述第二公用线，以充当以下部件，该部件被构造为：通过将在所述第二公用线上出现的所述电势从基准电势改变到电源电势来启动所述电阻减少操作，并且在所述电阻减少操作结束之后，将在所述第二公用线上出现的所述电势从所述电源电势恢复回到所述基准电势；

所述储存元件通过存取晶体管连接到所述第一公用线，该存取晶体管的栅极电极在所述电阻减少操作期间正在接收固定电压，以便将所述存取晶体管维持在导电状态；并且

所述电流控制部件包括：

控制电路，以及

电流控制晶体管，连接在所述第一公用线与用于供应所述基准电势的线之间并且通过所述控制电路来进行控制，以充当用于根据向其栅极电极供应的电势的电平来控制所述元件电流的幅度的电流控制晶体管。

7.根据权利要求2的可变电阻存储器装置，其中，

所述电压驱动部件连接到所述第二公用线，以充当以下部件，该部件被构造为：通过将在所述第二公用线上出现的所述电势从电源电势改变到基准电势来启动所述电阻减少操作，并且在所述电阻减少操作结束之后，将在所述第二公用线上出现的所述电势从所述基准电势恢复回到所述电源电势；

所述储存元件通过存取晶体管连接到所述第二公用线，该存取晶体管的栅极电极在所述电阻减少操作期间正在接收固定电压，以便将所述存取晶体管维持在导电状态；并且

所述电流控制部件包括：

控制电路，以及

电流控制晶体管，连接在所述第一公用线与用于供应所述电源电势的线之间并且通过所述控制电路来进行控制，以充当用于根据向其栅极电极供应的电势的电平来控制所述元件电流的幅度的电流控制晶体管。

8.根据权利要求6的可变电阻存储器装置，其中，在两个电极之间提供所述储存元件，包括：

导电离子供应层，用于供应导电离子；以及

可变电阻层，被使得与所述导电离子供应层接触，以根据在所述两个电极之间施加的电压的方向来：接收从所述导电离子供应层注入的所述导电离子，或者将已经注入到所述可变电阻层中的所述导电离子返回到所述导电离子供应层。

9.一种用于操作可变电阻存储器装置的操作方法，该可变电阻存储器装置包括第一公用线、第二公用线和储存元件，该储存元件连接在所述第一公用线与所述第二公用线之间，以充当具有根据向其施加的电压而变化的电阻的元件，所述操作方法包括：

通过改变在所述第二公用线上出现的电势，来启动驱动所述储存元件做出从高电阻状态到低电阻状态的转变的电阻减少操作；

通过在所述电阻减少操作期间调整在所述第一公用线上出现的电势，来控制流过所述储存元件的元件电流；以及

通过在经过使得所述储存元件能够做出从所述高电阻状态到所述低电阻状态的所述转变的时段之后使得在所述第一公用线上出现的所述电势等于在所述第二公用线上出现的所述电势，来终止所述电阻减少操作。

Images