CN102779473A - 显示器件及其驱动方法 - Google Patents

Abstract

第一电容器获得根据流经第一晶体管的编程电流的第一晶体管的栅源电压，第二电容器获得第二晶体管的阈值电压。然后，在第一电容器和第二电容器中保持的电荷被容性耦合。通过使用以容性耦合获得的电压作为第一晶体管的栅源电压，可以将根据编程电流的恒定电流提供给发光元件。

Description

显示器件及其驱动方法

技术领域

本发明涉及包括晶体管构成的显示器件，以及该显示器件的驱动方法。具体地，本发明涉及包含包括薄膜晶体管(此后还称为晶体管)构成的像素的半导体器件。

背景技术

有源矩阵显示器，其通过组合电致发光元件(还被称为有机发光二极管(OLED)和EL元件或本说明书中的发光元件)和晶体管来构成，已经吸引了人们的注意，并在国内和国际上作为薄且重量轻的显示器进行了积极的研究和开发。在致力于小型2英寸显示器到40英寸或更大的大型显示器的实际应用阶段中，对这种也被称为有机EL显示器(OLED)的显示器进行了广泛的研究和开发。

EL元件的亮度和流经其的电流值在理论上具有线性关系。因此，对于利用EL元件作为显示介质的有机EL显示器来说，通过控制提供给EL元件的电流值来表示灰度级的方法是已知的。此外，作为控制提供给EL元件的电流值的方法，电压输入驱动方法和电流输入驱动方法是已知的。

在电压输入驱动方法中，提供给驱动晶体管(此后也称为驱动晶体管)和EL元件的电流值通过将电压信号输入到驱动晶体管的栅极以便在其中保持从而获得的栅源电压来控制，该驱动晶体管串联连接到EL元件。在电流输入驱动方法中，提供给驱动晶体管和EL元件的电流值通过将电流信号提供给驱动晶体管而获得的驱动晶体管的栅源电压来控制(例如，参见专利文献1)。

然而，在传统的电流输入驱动方法中，需要将微量的电流从源信号线提供以表示低灰度级。由于需要用于为源信号线等的寄生电容充电的时间以便将微量电流作为视频信号输入到像素，因此存在需要长写入时间的问题。

此外，作为电流输入驱动方法的另一个示例，这种像素是已知的，其中通过在两个电容器中保持作为电流输入到驱动TFT的Vgs及其阈值电压并将它们容性耦合，在补偿该阈值电压的同时，提供给EL元件的电流可以小于实际的视频信号(例如，参见专利文献2)。

然而，即使是这种像素配置也需要周期T1来获得阈值电压，并需要周期T2来写入视频信号。由于一个像素的面积是有限的，因此两个电容器的电容也是有限的。因此，存在这样的问题，即，没有足够的写入时间用于写入微量电流作为视频信号，特别是在大型面板中，每像素的写入周期相比于小型面板变得更短。

[专利文献1]

国际公布No.9848403

[专利文献2]

日本专利公开No.2004-310006

发明内容

鉴于这些问题，本发明提供了一种显示器件以及驱动方法，其中每像素的写入时间被进一步缩短，并且其能够扩大面板。

本发明的特征包括第一晶体管、第二晶体管、保持对应于流经其中的电流的第一晶体管的栅源电压的第一电容器、以及保持第二晶体管的阈值电压并与第一电容器容性耦合的第二电容器。

根据本发明的显示器件的一个特征，该显示器件包括像素，其包括第一晶体管，具有连接到第一布线的第一端、经过第一开关元件连接到第二布线并经过第二开关元件连接到其栅极的第二端；第二晶体管，具有连接到第一布线的第一端，和经过第三开关元件连接到栅极的第二端；第一电容器，具有连接到该第一布线的一个电极，和连接到该第一晶体管的栅极的另一个电极；第二电容器，具有连接到该第一布线的一个电极，和连接到该第二晶体管的栅极并经过第四开关元件连接到第一电容器的另一个电极的另一个电极；以及发光元件，具有经过第五开关元件连接到第一晶体管的第二端的一个电极。

本发明的显示器件的另一个特征包括像素，其包括第一晶体管，具有连接到第一布线的第一端，和经过第一开关元件连接到其栅极的第二端；第二晶体管，具有连接到第一布线的第一端，和经过第二开关元件连接到第二布线并经过第三开关元件连接到其栅极的第二端；第一电容器，具有连接到该第一布线的一个电极，和连接到该第一晶体管的栅极的另一个电极；第二电容器，具有连接到该第一布线的一个电极，和连接到该第二晶体管的栅极并经过第四开关元件连接到第一电容器的另一个电极的另一个电极；以及发光元件，具有经过第五开关元件连接到第一晶体管的第二端的一个电极。

在本发明的显示器件中，第一晶体管的沟道长度可以比第二晶体管的沟道长度更长。第一晶体管的沟道宽度可以比第二晶体管的沟道宽度更宽。

本发明提供了一种具有像素的显示器件的驱动方法，该显示器件包括第一晶体管，第二晶体管，第一电容器，其保持对应于流经其中的电流的第一晶体管的栅源电压，以及与第一电容器容性耦合的第二电容器，其中进行在第一电容器中获得第一晶体管的栅源电压的操作，在第二电容器中获得第二晶体管的栅源电压的操作，以及容性地耦合保持在第一电容器中的电压和保持在第二电容器中的电压的操作。在第一电容器中获得第一晶体管的栅源电压的操作和在第二电容器中获得第二晶体管的栅源电压的操作可以同时进行。

本发明提供了一种具有像素的显示器件的驱动方法，该显示器件包括第一晶体管，具有连接到第一布线的第一端和经过第一开关元件连接到第二布线并经过第二开关元件连接到其栅极的第二端；第二晶体管，具有连接到第一布线的第一端和经过第三开关元件连接到其栅极的第二端；第二电容器，具有连接到该第一布线的一个电极和连接到该第二晶体管的栅极的另一个电极；第一电容器，具有连接到该第一布线的一个电极和连接到该第一晶体管的栅极并经过第四开关元件连接到第二晶体管的栅极和该第二电容器的另一个电极的另一个电极；以及发光元件，具有经过第五开关元件连接到第一晶体管的第二端的一个电极，其中进行在第一电容器中获得第一晶体管的栅源电压的操作，在第二电容器中获得第二晶体管的栅源电压的操作，以及容性地耦合保持在第一电容器中的电压和保持在第二电容器中的电压的操作。在第一电容器中获得第一晶体管的栅源电压的操作和在第二电容器中获得第二晶体管的栅源电压的操作可以同时进行。

本发明提供了一种具有像素的显示器件的驱动方法，该显示器件包括第一晶体管，具有连接到第一布线的第一端和经过第一开关元件连接到其栅极的第二端；第二晶体管，具有连接到第一布线的第一端和经过第二开关元件连接到第二布线并经过第三开关元件连接到其栅极的第二端；第二电容器，具有连接到该第一布线的一个电极和连接到该第一晶体管的栅极的另一个电极；第一电容器，具有连接到该第一布线的一个电极，和连接到该第一晶体管的栅极并经过第四开关元件连接到第二电容器的另一个电极的另一个电极；以及发光元件，具有经过第五开关元件连接到第一晶体管的第二端的一个电极，其中进行在第一电容器中获得第一晶体管的栅源电压的操作，在第二电容器中获得第二晶体管的栅源电压的操作，以及容性地耦合保持在第一电容器中的电压和保持在第二电容器中的电压的操作。在第一电容器中获得第一晶体管的栅源电压的操作和在第二电容器中获得第二晶体管的栅源电压的操作可以同时进行。

各种模式的开关可以用作本发明中所描述的开关。例如，可以使用电开关、机械开关等等。这就是说，它可以是任何事物，只要它能控制电流。它可以是晶体管、二极管(例如，PN二极管、PIN二极管、肖特基二极管、连接成二极管的晶体管等等)、闸流晶体管、或利用它们配置的逻辑电路。因此，在应用晶体管作为开关的情况中，由于其仅作为开关工作，因此并不特别限定其极性(导电类型)。然而，当截止电流优选为小时，有利地使用具有较小截止电流的极性的晶体管。例如，提供有LDD区的晶体管、具有多栅极结构的晶体管等等具有小的截止电流。此外，期望在作为开关的晶体管的源极端电位接近于低电位侧电源电位(Vss、GND、OV等等)时，使用n沟道晶体管，在源极端电位接近于高电位侧电源电位(Vdd等等)时，期望使用p沟道晶体管。由于可以增加晶体管的栅源电压的绝对值，因此这有助于开关有效地工作。

还应当注意的是，CMOS开关也可以通过使用n沟道和p沟道晶体管来形成。如果p沟道晶体管或n沟道晶体管变为导通的，则CMOS开关可以使电流流动；因此，可以有助于作为开关的功能。例如，当到开关的输入信号的电压是高或低时，可以输出适当的电压。此外，由于用于导通或关断开关的信号的电压幅度可以设定为更小，因此也可以减小功率消耗。

用作开关的晶体管包括输入端(源极端和漏极端中的一个)、输出端(源极端和漏极端中的另一个)、以及控制导通的端(栅极端)。另一方面，当使用二极管作为开关时，也可以不包括用于控制导通的端。因此，可以减小用于控制端子的布线数目。

在本发明中应当注意的是，连接意味着电连接、功能性连接和直接连接。因此，在本发明披露的结构中，也包括除了预定连接以外的其他元件。例如，能够实现电连接的一个或多个元件(例如开关、晶体管、电容器、电感器、电阻器、二极管等等)可以设置在特定部分之间。此外，能够实现功能性连接的一个或多个电路(例如逻辑电路(反相器、NAND电路、NOR电路等等)、信号转换器电路(DA转换器电路、AD转换器电路、伽马修正电路等等)、电位电平转换器电路(诸如升压器电路和降压电路的电源电路、其改变H信号或L信号的电位电平的电平移位器电路，等等)、电压源、电流源、开关电路、放大器电路(可以增加信号幅度、电流量等等的电路，诸如运算放大器、差分放大器电路、源极跟随器电路、缓冲器电路等等)、信号发生电路、存储器电路、控制电路等等)可以设置在特定部分之间。或者，元件可以被直接连接而无需在其之间插入其他元件或电路。

应当注意的是，当元件被连接而在其之间没有插入其他元件或电路时，将描述为直接连接。“被电连接”的描述包括了电连接(即，另一元件插入在其之间)、功能性连接(即，另一电路插入在其之间)、和直接连接(即，没有其他元件或电路插入在其之间)。

应当注意的是，显示元件、显示器件、发光元件和发光器件可以具有各种模式或元件。例如，作为显示元件、显示器件、发光元件和发光器件，可以使用通过电磁效应改变对比度的显示介质，诸如EL元件(有机EL元件、无机EL元件、或包含有机物质和无机物质的EL元件)、电子放电元件、液晶元件、电子墨水、光栅光阀(GLV)、等离子体显示器(PDP)、数字微镜器件(DMD)、压电陶瓷显示器、和碳纳米管。应当注意的是，使用EL元件的显示器件包括EL显示器，使用电子放电元件的显示器件包括场发射显示器(FED)、SED型平面显示器(表面传导电子发射显示器)等等，使用液晶元件的显示器件包括液晶显示器、透射型液晶显示器、半透射型液晶显示器、以及反射型液晶显示器，使用电子墨水的显示器包括电子纸。

应当注意的是，各种模式的晶体管可以应用于本发明的晶体管。因此，任意类型的晶体管可以应用于本发明而没有限制。因此，例如，可以使用具有以非晶硅、多晶硅等等为代表的非单晶半导体膜的薄膜晶体管(TFT)。结果，晶体管甚至可以在低制造温度下、以低成本、在大型衬底或透明衬底上制造，或者可以透射光。此外，可以使用利用半导体衬底或SOI衬底形成的MOS晶体管、结型晶体管、双极型晶体管等等。利用这些晶体，可以形成具有较小变化的晶体管、具有高电流提供能力的晶体管、具有小型尺寸的晶体管、或具有较小功耗的电路。此外，可以使用包含诸如ZnO、a-InGaZnO、SiGe和GaAs的化合物半导体的晶体管，其薄膜晶体管。结果，可以在低制造温度下、在室温下、或者直接在诸如塑料衬底或膜衬底的低热阻衬底上制造晶体管。

进一步地，可以使用通过喷墨方法或印刷方法形成的晶体管等。结果，可以在室温下、在低真空度中、或者在大型衬底上制造晶体管。由于不要求制造晶体管的掩模(划线板)，因此可以容易地改变晶体管的布局。此外，可以使用具有有机半导体或碳纳米管的晶体管或其他晶体管。结果，可以在柔性衬底上形成晶体管。

应当注意的是，氢或卤素可以包含在非晶半导体膜中。此外，作为在其上设置晶体管的衬底，可以使用各种类型的衬底而不限于特定类型。因此，例如可以使用单晶衬底、SOI衬底、玻璃衬底、石英衬底、塑料衬底、纸衬底、玻璃纸衬底、石头衬底、不锈钢衬底、由不锈钢箔形成的衬底等等。或者，晶体管可以形成在特定衬底上，然后转移到另一衬底上。通过使用这些衬底，可以形成具有令人满意的特性的晶体管、具有较小功耗的晶体管、不易于断裂的晶体管、或具有高热阻的晶体管。

应当注意的是，晶体管可以具有各种模式而不限于特定的类型。例如，可以使用具有两个或多个栅电极的多栅极结构。借助多栅极结构，沟道区被串联连接，其和串联连接的多个晶体管是相同的。结果，可以减小截止电流，通过提高晶体管的耐受电压可以改进可靠性，或者可以获得平坦特性，其中即使当漏源电压在饱和区的工作中发生改变时，漏源电流也不会改变很多。栅电极可以设置在沟道上方和下方。在这种结构中，由于易于形成耗尽层，增加了沟道区，其可以增加电流值或改进S值。当栅电极在沟道上方和下方形成时，该结构和并联连接的多个晶体管是相同的。

或者，栅电极可以设置在沟道上方或下方。可以使用正向交错结构或反向交错结构，或者沟道区可以被分成多个并联连接或串联连接的区域。此外，源电极或漏电极可以与沟道(或其部分)交迭。在这种结构中，可以防止由于在沟道的一部分中积累的电荷而引起的不稳定操作。此外，还可以提供LDD区。在这种结构中，可以减小截止电流，通过提高晶体管的耐受电压可以改进可靠性，或者可以获得平坦特性，其中即使当漏源电压在饱和区的工作中发生改变时，漏源电流也不会改变很多。

应当注意的是，作为本发明的晶体管，可以使用各种类型的晶体管，并且晶体管可以形成在各种衬底上。因此，整个电路可以形成在玻璃衬底、塑料衬底、单晶衬底、SOI衬底或任意衬底上。在这种结构中，通过减小部件的数目可以减小成本，或者通过减小与电路部件的连接数目可以改进可靠性。或者，一部分电路可以形成在特定衬底上，而其另一部分形成在另一衬底上。这就是说，整个电路不需要形成在同一衬底上。例如，一部分电路可以使用晶体管形成在玻璃衬底上，而其另一部分可以形成在单晶衬底上，由此以这种方式形成的IC芯片可以通过将要连接的COG(玻璃上芯片)设置在玻璃衬底上。作为另外的选择，IC芯片可以通过使用TAB(自动载带接合)连接到玻璃衬底或印刷的衬底。以这种方式，当一部分电路形成在同一衬底上时，通过减小部件的数目可以减小成本，或者通过减小与电路部件的连接数目可以改进可靠性。此外，趋于消耗更多功率的具有高驱动电压的部分或具有高驱动频率的部分最好不形成在同一衬底上，以防止功耗增加。

在本发明中应当注意的是，一个像素对应于一个元件以便控制亮度。例如，一个像素表示通过其表示亮度的一种颜色元素。因此，此时，在由R(红)、G(绿)和B(蓝)的颜色元素形成的彩色显示器件的情况中，图像的最小单位由R像素、G像素和B像素的三个像素形成。

应当注意的是，颜色元素不限于三种颜色，也可以使用三种或更多的颜色，或RGB以外的其他颜色。例如，通过增加白色，可以利用RGBW(W对应于白色)。或者，例如可以附加地利用黄色、青色、品红色、鲜绿色、朱红色等等中的一种或多种。此外，例如可以附加地利用与RGB中的至少一种相类似的颜色。例如，可以利用R、G、B1和B2。B1和B2都是具有略微不同频率的蓝色。采用这种颜色元素，可以进行更接近于原始目标的显示，或者可以减小功率消耗。

作为另一个示例，在通过使用多个区域来控制一种颜色元素的亮度的情况下，该多个区域中的一个对应于一个像素。因此，例如，在区域灰度等级显示的情况下，用来控制亮度的多个区域被设置用于一种颜色元素以表示灰度等级，其中用于控制亮度的多个区域中的一个对应于一个像素。因此，在该情况下，一种颜色元素由多个像素形成。在该情况下，对于显示有贡献的区域可以对于每个像素在一些情况下具有不同的大小。此外，在用于控制一种颜色元素的亮度的多个区域中，即构成一种颜色元素的多个像素，提供给每个像素的信号可以设定得略微不同以便扩大视角。

应当注意的是，“一个像素(三种颜色)”的描述对应于由R、G和B三个像素形成的一个像素。“一个像素(一种颜色)”的描述对应于由一种颜色元素的多个像素形成的一个像素。

应当注意的是，本发明包括了其中像素排列(对准)成矩阵的情况。这里，像素的矩阵排列(对准)包括了其中像素在垂直或水平方向上线形排列的情况，或者其中像素排列成Z字形的情况。因此，在通过三种颜色分量(例如，R、G和B)进行全色显示的情况下，包括了三种颜色分量的点的条形排列或三角形排列。此外，也包括了Bayer排列。应当注意的是，颜色分量不限于三种颜色，可以利用三种或更多的颜色。例如，可以利用具有黄色、青色、品红色等等中的一种或多种的RGB或RGBW(W对应于白色)。此外，显示区域的大小可以在颜色分量的每个点中是不同的。因此，可以减小功率消耗或可以延长显示元件的寿命。

应当注意的是，晶体管是具有包括栅极、漏极和源极的至少三端的元件。沟道区设置在漏区和源区之间。电流可以流经漏区、沟道区和源区。这里，源极和漏极根据晶体管的结构或工作条件等等而改变；因此，难于确定哪个是源极或漏极。在本发明中，用作源极和漏极的区域可以不被称为源极和漏极。在该情况下，例如，该区域可以被称为第一端和第二端。

应当注意的是，晶体管可以是包括基极、发射极和集电极的至少三端的元件。在这种情况下同样可以将发射极和集电极称为第一端和第二端。

应当注意的是，栅极包括栅电极和栅极布线(也被称为栅极线、栅极信号线等等)或其一部分。栅电极对应于与形成沟道区、LDD(轻掺杂漏)区等等的半导体相重叠的部分中的导电膜，并且在其之间插有栅绝缘膜。栅极布线对应于在像素的栅电极之间或者在栅电极和另一布线之间连接的布线。

然而，存在有用作栅电极和栅极布线的部分。这种区域可以被称为栅电极或栅极布线。即，存在有不能被清楚地辨别作为栅电极或栅极布线的区域。例如，当沟道区与延伸的栅极布线相重叠时，该沟道区用作栅极布线也用作栅电极。因此，这种区域可以被称为栅电极或栅极布线。

此外，由和栅电极相同的材料形成并连接到栅电极的区域也可以被称为栅电极。类似地，由和栅极布线相同的材料形成并连接到栅极布线的区域也可以被称为栅极布线。这种区域精确地来说可能不与沟道区重叠，或者可能不具有连接到另一栅电极的功能。然而，由于制造余量等等，因而存在由和栅电极或栅极布线相同的材料形成并连接到栅电极或栅极布线的区域。因此，这种区域可以被称为栅电极或栅极布线。

例如，在多栅晶体管中，一个晶体管的栅电极和另一晶体管的栅电极通常借助由和栅电极相同的材料形成的导电膜而连接。这种区域是在栅电极之间连接的区域；因此，它可以被称为栅极布线。然而，由于多栅晶体管可以被认为是一个晶体管，这种区域也可以被称为是栅电极。即，由和栅电极或栅极布线相同的材料形成并与其连接的区域可以被称为栅电极或栅极布线。

此外，例如，在栅电极和栅极布线之间连接的部分中的导电膜也可以被称为栅电极或栅极布线。

应当注意的是，栅极端对应于栅电极的区域或电连接到栅电极的区域的一部分。

应当注意的是，源极包括源区、源电极和源极布线(也被称为源极线、源极信号线等等)或其一部分。源区对应于包含大量p型杂质(硼、镓等等)或n型杂质(磷、砷等等)的半导体区。因此，包含少量p型杂质或n型杂质的区域，即LDD(轻掺杂漏)区不包括在源区中。源电极对应于由和源区不同的材料形成并电连接到源区的部分中的导电层。然而，包括源区的源电极有时被称为源电极。源极布线对应于在像素的源电极之间或源电极和另一布线之间连接的布线。

然而，存在有用作源电极并也用作源极布线的部分。这种区域可以被称为源电极或源极布线。即，存在有不能被清楚地辨别作为源电极或源极布线的区域。例如，当源区与延伸的源极布线相重叠时，该源区用作源极布线也用作源电极。因此，这种区域可以被称为源电极或源极布线。

此外，由和源电极相同的材料形成并连接到源电极的部分、或者连接在源电极之间的部分也可以被称为源电极。此外，与源区重叠的部分也被称为源电极。类似地，由和源极布线相同的材料形成并连接到源极布线的区域也可以被称为源极布线。这种区域精确地来说可能不具有连接到另一源电极的功能。然而，由于制造余量等等，因而存在由和源电极或源极布线相同的材料形成并连接到源电极或源极布线的区域。因此，这种区域可以被称为源电极或源极布线。

此外，例如，在源电极和源极布线之间连接的部分中的导电膜也可以被称为源电极或源极布线。

应当注意的是，源极端对应于源区、源电极或电连接到源电极的区域的一部分。

注意类似于源极的描述可以应用于漏极。

应当注意的是，在本发明中，半导体器件对应于包括具有半导体元件(晶体管、二极管等等)的电路的器件，或者能够通过利用半导体特性发挥作用的一般器件。

此外，显示器件对应于包括显示元件(液晶元件、发光元件等等)的器件。

应当注意的是，显示器件也可以对应于由多个像素构成的显示面板的主体，该多个像素均具有诸如液晶元件或EL元件的显示元件或驱动像素的外围驱动电路，其形成在同一衬底上。此外，显示器件可以包括通过引线接合、凸块等等设置在衬底上的外围驱动电路，即玻璃上芯片(COG)。此外，显示器件还可以包括柔性印刷电路(FPC)或印刷线路板(PWB)附着于其上的部件(IC、电阻器、电容器、电感器、晶体管等等)。此外，还可以包括光学板，如偏振片、相位改变片等。此外，可以包括背光单元(可以包括导电片、棱镜板、扩展板、反射板、光源(LED、冷阴极管等等))。

此外，发光器件尤其对应于包括诸如EL元件或用于FED的元件的自发光型显示元件的显示器件。液晶显示器件对应于包括液晶元件的显示器件。

应当注意的是，在本发明中，“形成在特定物体上方”或“形成在特定物体上”的描述中的“在......上方”或“在......上”的描述并不限于与该特定物体直接接触。这些描述包括了其中物体不彼此直接接触的情况，即另一部件夹在其之间的情况。因此，例如，“层B形成在层A上方(或在层A上)”的描述包括了其中层B直接接触地形成在层A上的情况，以及另一层(例如层C、D等等)直接接触地形成在层A上并且层B直接接触地形成在其上的情况。此外，对于“在......之上”的描述也是类似的，其并不限于直接接触地位于特定物体上的情况，而是也包括另一物体夹在其之间的情况。因此，例如，“层B形成在层A之上”的描述包括了其中层B直接接触地形成在层A上的情况，以及另一层(例如层C、D等等)直接接触地形成在层A上并且层B直接接触地形成在其上的情况。应当注意对于“在......下”或“在......下方”的描述也是类似的，其包括了部件直接接触的情况和它们不直接接触的情况。

在本发明中，可以通过获得驱动晶体管的阈值电压同时在视频信号的写入周期中写入视频信号而缩短写入周期。因此，每像素的写入周期可以设置得更长，由此可以更精确地写入视频信号，并且可以提供具有更高图像质量的有机EL显示器。此外，由于视频信号可以在同一写入周期中被写入到更多的像素，因此可以提供大型EL显示器和具有更高分辨率的EL显示器。

附图说明

图1是示出实施例模式1的示意图。

图2是示出实施例模式1的示意图。

图3是示出实施例模式1和2的示意图。

图4是示出实施例模式1和2的示意图。

图5是示出实施例模式2的示意图。

图6是示出实施例模式2的示意图。

图7是示出实施例模式3的示意图。

图8是示出实施例模式3的示意图。

图9是示出实施例模式3和4的示意图。

图10是示出实施例模式3和4的示意图。

图11是示出实施例模式4的示意图。

图12是示出实施例模式4的示意图。

图13是示出实施例模式5的示意图。

图14是示出实施例模式5的示意图。

图15是示出实施例模式5和6的示意图。

图16是示出实施例模式5和6的示意图。

图17是示出实施例模式6的示意图。

图18是示出实施例模式6的示意图。

图19是示出实施例模式7的示意图。

图20是示出实施例模式7的示意图。

图21是示出实施例模式7和8的示意图。

图22是示出实施例模式7和8的示意图。

图23是示出实施例模式8的示意图。

图24A和24B是示出实施例1的示意图。

图25A至25C是示出实施例5的示意图。

图26是示出实施例6的示意图。

图27A至27D是示出实施例7的示意图。

图28A和28B是示出实施例2的示意图。

图29A和29B是示出实施例2的示意图。

图30A和30B是示出实施例2的示意图。

图31A至31C是示出实施例3的示意图。

图32A-1至32D-2是示出实施例3的示意图。

图33A-1至33C-2是示出实施例3的示意图。

图34A-1至34D-2是示出实施例3的示意图。

图35A-1至35D-2是示出实施例3的示意图。

图36A-1至36D-2是示出实施例3的示意图。

图37A-1和37B-2是示出实施例3的示意图。

图38A和38B是示出实施例5的示意图。

图39A和39B是示出实施例5的示意图。

图40A和40B是示出实施例5的示意图。

图41是示出实施例8的示意图。

图42是示出实施例9的示意图。

图43是示出实施例9的示意图。

图44是示出实施例9的示意图。

图45是示出实施例9的示意图。

图46是示出实施例8的示意图。

图47A和47B是示出实施例8的示意图。

图48是示出实施例8的示意图。

图49是示出实施例8的示意图。

图50是示出实施例8的示意图。

图51A和51B是示出实施例8的示意图。

具体实施方式

尽管将借助实施例模式和实施例并参考附图对本发明进行完整的描述，然而应当理解，各种变化和修改对于本领域技术人员来说都是显而易见的。因此，除非这种变化和修改偏离了本发明的范围，否则都应将其解释为包含在本发明中。

【实施例模式1】

在该实施例模式中，参考图1描述了一种显示器件的结构，该显示器件包括用于写入视频信号并用于控制提供给EL元件的电流的晶体管，以及用于获得阈值电压以便缩短每个像素的写入时间的晶体管。

在图1中，第一晶体管100是工作在饱和区并通过其栅源电压控制流EL元件109的电流值的晶体管。第二晶体管101是具有与第一晶体管100类似特性的晶体管，诸如阈值电压和迁移率，并且与第一晶体管100耦合。第一开关102、第二开关103、第三开关104、第四开关105和第五开关106中的每一个具有两端和控制端。它们是通过控制端来控制两端之间的导通(开启)或非导通(关断)的开关元件。第一电容器107具有一对电极，并且保持第一晶体管100的栅源电压。第二电容器108具有一对电极，并且保持第二晶体管101的栅源电压。EL元件109是具有一对电极的EL元件，其亮度与电流值成比例地被确定。电源线110对于一行或一列是共用的，以便为像素提供电压。反向电极111作为EL元件109的另一电极对于所有像素是共用的，以便为像素提供电压。源极信号线112对于一行或一列是共用的，以便为像素传输电流信号作为视频信号。

下面描述图1中的连接关系。电源线110连接到第一晶体管100的第一端、第二晶体管101的第一端、第一电容器107的一个电极、以及第二电容器108的一个电极。第一电容器107的另一个电极连接到第一晶体管100的栅极，第二电容器108的另一个电极连接到第二晶体管101的栅极。第一电容器107的另一个电极和第一晶体管100的栅极经过第四开关105连接到第二电容器108的另一个电极和第二晶体管101的栅极。第一晶体管100的第二端经过第二开关103连接到第一晶体管100的栅极、经过第一开关102连接到源极信号线112、并且经过第五开关106连接到EL元件109的一个电极。第二晶体管101的第二端经过第三开关104连接到第二晶体管101的栅极。

这里，第一电容器107的一个电极和第二电容器108的一个电极仅需要连接到其电位在工作中变为恒定的端子。例如，它们可以连接到前一行的第一开关102的控制端，或者可以附加地提供另一参考线以便连接。第一开关102、第二开关103、第三开关104、第四开关105和第五开关106可以设置在任何位置，只要图1所示的电路图在图2的周期T1中与图3等效，并且在图2的周期T2中与图4等效即可。也可以增加开关的数目。此外，图3是在周期T1中如图1所示的像素电路的等效电路，而图4是在周期T2中如图1所示的像素电路的等效电路。

参考图2所示的时序图来描述图1所示的像素电路的工作。描述在周期T1中的工作。在周期T1中，第二开关103导通，由此第一晶体管100连接成二极管，第三开关104导通，由此第二晶体管101连接成二极管。第四开关105关断，由此第一晶体管100和第二晶体管101电断开。第五开关106关断，由此阻挡了提供给EL元件109的电流供应。第一开关102导通，并且通过来自源极信号线112的电流输入的视频信号流向第一晶体管100。第一电容器107保持第一晶体管100的栅源电压，使得视频信号的电流流经第一晶体管100。第二电容器108保持栅源电压，其使得没有电流流向第二晶体管101。即，由于第二晶体管101的阈值电压被保持，并且第一晶体管100的诸如阈值电压的特性和第二晶体管101的那些特性(阈值电压、迁移率等等)彼此相类似，因此第二电容器108保持了与第一晶体管100的阈值电压几乎相等的电压。此时，输入作为视频信号的Idata由公式(1)表示，在第一电容器107中保持的电压由公式(2)表示。

[公式1] $\mathrm{Idata}=\frac{\mathrm{\β}}{2}{[\mathrm{Vgs}\left(T1\right)-\mathrm{Vth}]}^2---\left(1\right)$

[公式2] $\mathrm{Vgs}\left(T1\right)=\sqrt{\frac{2}{\mathrm{\β}}\mathrm{Idata}}+\mathrm{Vth}---\left(2\right)$

在公式(1)和(2)中，Idata是流经源极信号线112的视频信号的电流值，其在周期T1中被输入到像素。β是包含诸如第一晶体管100的沟道长度、沟道宽度、迁移率、或氧化膜的电容的参数的常数。Vgs(T1)是第一晶体管100的栅源电压。Vth是第一晶体管100的阈值电压以及第二晶体管101的阈值电压，这是由于第一晶体管100和第二晶体管101是成对的。

下面描述在周期T2中的工作。在周期T2中，第二开关103关断，由此第一晶体管100没有连接成二极管。第三开关104关断，由此第二晶体管101没有连接成二极管。第四开关105导通，由此第一电容器107和第二电容器108连接。在电容器中保持的电压通过容性耦合被划分。第五开关106导通，并且将与第一晶体管100的栅源电压相对应的电流提供给EL元件109。第一开关102关断，并且阻挡了来自第一源极信号线112的视频信号。此时，第一晶体管100的栅极电压由公式(3)表示，提供给EL元件109的电流值由公式(4)表示。

[公式3] $\mathrm{Vgs}\left(T2\right)=\left(\frac{C107}{C107+C108}\right)[\mathrm{Vgs}\left(T1\right)-\mathrm{Vth}]+\mathrm{Vth}---\left(3\right)$

[公式4] $\mathrm{Ioled}={\left(\frac{C107}{C107+C108}\right)}^2\mathrm{Idata}---\left(4\right)$

在公式(3)和(4)中，Idata、β、Vth和Vgs(T1)与周期T1中的相类似。Ioled是在周期T2中提供给EL元件109的电流值。即，Ioled等于流经第一晶体管100的电流，这是由于在周期T2中电压保持在第一晶体管100的栅极和源极之间。C107是第一电容器107的电容，包括第一晶体管100的栅极电容。C108是第二电容器108的电容，包括第二晶体管101的栅极电容。

在上述公式(4)中，通过Idata乘以[C107/(C107+C108)]的平方获得的电流可以提供给EL元件109。此外，在周期T2中，只要第一晶体管100的特性(阈值电压、迁移率等等)和第二晶体管101的特性(阈值电压、迁移率等等)彼此相类似，即使当其他像素之间的特性发生变化时，如果是相同的视频电压，则提供给EL元件109的电流值也不会变化。

以这种方式，可以将比输入到像素的视频信号的电流更小的电流提供给EL元件，同时补偿驱动晶体管特性的变化。因此，即使当表示低灰度等级时也可以输入一定程度的大电流，代替输入微量电流作为视频信号。结果，可以增大为源极信号线等的寄生电容充电的速度。由于在周期T1中获得了阈值电压并且同时写入了视频信号，因此可以缩短每个像素的写入时间。

在该实施例模式中，由于第二开关103和第三开关104以相同的时序被导通或关断，因此它们可以具有公共的控制端。在这种结构中，可以减小将要输入到像素的信号数目或布线的数目。因此，可以简化控制像素的驱动电路，并且可以实现高孔径比。

第一晶体管100的沟道宽度、沟道长度等优选大于第二晶体管101的那些。仅要求第一晶体管100的特性与第二晶体管101的那些特性(阈值电压、迁移率等等)相类似，因此，可以通过使第二晶体管101的沟道宽度更窄并且使第二晶体管101的沟道长度更短，来实现更高的孔径比。

下面描述在本实施例中使用的开关元件的种类。在本发明中，开关元件可以是电开关或机械开关，只要它能够控制电流流动即可。也可以使用二极管或其中组合了二极管和晶体管的逻辑电路。

此外，可应用于本发明的晶体管的种类不受限制。可以使用利用以非晶硅或多晶硅为代表的非单晶半导体膜的晶体管、MOS晶体管、结型晶体管、或使用半导体衬底或SOI衬底形成的双极型晶体管，使用有机半导体或碳纳米管的晶体管，或其他晶体管。此外，在其上形成晶体管的衬底种类不受限制，可以自由地使用单晶衬底、SOI衬底、石英衬底、玻璃衬底、树脂衬底等等。

晶体管的极性(导电类型)可以是n沟道型或p沟道型，这是因为晶体管仅作为开关元件工作。应当注意的是，在需要截止电流很小的情况中，期望使用具有较小截止电流的晶体管。作为这种晶体管，存在有在沟道形成区和源或漏区之间设置了这样的区域的晶体管，即，以低浓度对该区域添加赋予导电类型的杂质元素(称为LDD区)。

此外，在晶体管以源极电位接近于低电位侧电源进行工作的情况中，期望该晶体管是n沟道晶体管。另一方面，在晶体管以源极电位接近于高电位侧电源进行工作的情况中，期望该晶体管是p沟道晶体管。采用这种结构，晶体管的栅源电压的绝对值可以设定得更大，由此晶体管可以易于作为开关工作。注意，CMOS开关元件可以通过一起使用n沟道晶体管和p沟道晶体管来形成。

【实施例模式2】

在实施例模式1中，晶体管可以用作开关元件。该实施例模式参考图5描述了其中将p沟道晶体管用作开关元件的结构。

在图5中，第一晶体管100、第二晶体管101、第一电容器107、第二电容器108、EL元件109、电源线110、反向电极111和源极信号线112类似于实施例模式1中的那些。第三晶体管502、第四晶体管503、第五晶体管504、第六晶体管505、第七晶体管506均具有作为开关元件的功能，并且工作在线性区。第三晶体管502、第四晶体管503、第五晶体管504、第六晶体管505和第七晶体管506通过分别来自第一栅极信号线512、第二栅极信号线513、第三栅极信号线514、第四栅极信号线515和第五栅极信号线516的数字信号进行控制，当数字信号为高时它们被关断，而当数字信号为低时它们导通。使将要输入的晶体管的栅源电压高于其阈值电压的信号电压被称为高，而使将要输入的晶体管的栅源电压低于其阈值电压的信号电压被称为低。

下面描述图5的连接关系。电源线110连接到第一晶体管100的第一端、第二晶体管101的第一端、第一电容器107的一个电极、以及第二电容器108的一个电极。第一电容器107的另一个电极连接到第一晶体管100的栅极，而第二电容器108的另一个电极连接到第二晶体管101的栅极。第一电容器107的另一个电极和第一晶体管100的栅极连接到第六晶体管505的第一端，而第二电容器108的另一个电极和第二晶体管101的栅极连接到第六晶体管505的第二端。第一晶体管100的第二端连接到第四晶体管503的第一端，而第四晶体管503的第二端连接到第一晶体管100的栅极。第一晶体管100的第二端连接到第三晶体管502的第一端，而第三晶体管502的第二端连接到源极信号线112。第一晶体管100的第二端连接到第七晶体管506的第一端，而第七晶体管506的第二端连接到EL元件109的一个电极。第二晶体管101的第二端连接到第五晶体管504的第一端，而第五晶体管504的第二端连接到第二晶体管101的栅极。

这里，与实施例模式1相类似，第一电容器107的一个电极和第二电容器108的一个电极仅需要连接到其电位在工作中变为恒定的端子。例如，它们可以连接到前一行的第一栅极信号线512，或者可以附加地提供另一参考线以便连接。第三晶体管502、第四晶体管503、第五晶体管504、第六晶体管505和第七晶体管506可以设置在任何位置，只要图5所示的电路图在图6的周期T1中与图3等效，并且在图6的周期T2中与图4等效即可。也可以增加晶体管的数目。此外，图3是在周期T1中如图5所示的像素电路的等效电路，而图4是在周期T 2中如图5所示的像素电路的等效电路。

参考图6所示的时序图来描述图5所示的像素电路的工作。描述在周期T1中的工作。在周期T1中，第四晶体管503导通，由此第一晶体管100连接成二极管，第五晶体管504导通，由此第二晶体管101连接成二极管。第六晶体管505关断，由此第一晶体管100和第二晶体管101电断开。第七晶体管506关断，由此阻挡了提供给EL元件109的电流供应。第三晶体管502导通，并且通过来自源极信号线112的电流输入的视频信号流向第一晶体管100。第一电容器107保持第一晶体管100的栅源电压，使得视频信号的电流流经第一晶体管100。第二电容器108保持栅源电压，其使得没有电流流向第二晶体管101。即，由于第二晶体管101的阈值电压被保持，并且第一晶体管100的特性(阈值电压、迁移率等等)和第二晶体管101的那些特性彼此相类似。因此，第一电容器107保持了与第一晶体管100的阈值电压几乎相等的电压。此时，输入作为视频信号的Idata由公式(1)表示，在第一电容器107中保持的电压由公式(2)表示，类似于实施例模式1。

在公式(1)和(2)中，Idata是流经源极信号线112的视频信号的电流值，其在周期T1中被输入到像素。β是包含诸如第一晶体管100的沟道长度、沟道宽度、迁移率、或氧化膜的电容的参数的常数。Vgs(T1)是第一晶体管100的栅源电压。Vth是第一晶体管100的阈值电压以及第二晶体管101的阈值电压，这是由于第一晶体管100和第二晶体管101是成对的。

下面描述在周期T2中的工作。在周期T2中，第四晶体管503关断，由此第一晶体管100没有连接成二极管。第五晶体管504关断，由此第二晶体管101没有连接成二极管。第六晶体管505导通，由此第一电容器107和第二电容器108连接。在电容器中保持的电压通过容性耦合被划分。第七晶体管506导通，并且将与第一晶体管100的栅源电压相对应的电流提供给EL元件109。第三开关502关断，并且阻挡了来自源极信号线112的视频信号。此时，第一晶体管100的栅极电压由公式(3)表示，提供给EL元件109的电流值由公式(4)表示。

在公式(3)和(4)中，Idata、β、Vth和Vgs(T1)与周期T1中的相类似。Ioled是在周期T2中提供给EL元件109的电流值。即，Ioled等于流经第一晶体管100的电流，这是由于在周期T2中电压保持在第一晶体管100的栅极和源极之间。C107是第一电容器107的电容，包括第一晶体管100的栅极电容。C108是第二电容器108的电容，包括第二晶体管101的栅极电容。

在上述公式(4)中，通过Idata乘以[C107/(C107+C108)]的平方获得的电流可以提供给EL元件109。此外，在周期T2中，只要第一晶体管100的特性(阈值电压、迁移率等等)和第二晶体管101的特性(阈值电压、迁移率等等)彼此相类似，即使当其他像素之间的特性发生变化时，如果是相同的视频电压，则提供给EL元件109的电流值也不会变化。

以这种方式，可以将比输入到像素的视频信号的电流更小的电流提供给EL元件，同时补偿驱动晶体管特性的变化。因此，即使当表示低灰度等级时也可以输入一定程度的大电流，代替输入微量电流作为视频信号。结果，可以增大为源极信号线等的寄生电容充电的速度。由于在周期T1中获得了阈值电压并且同时写入了视频信号，因此可以缩短每个像素的写入时间。

通过对于所有开关元件使用p沟道晶体管，无需n沟道晶体管的掺杂步骤。因此，可以简化并廉价地进行制造步骤。

在该实施例模式中，由于公共信号流经第二栅极信号线513和第三栅极信号线514，因此可以共用第二栅极信号线513和第三栅极信号线514。通过共用栅极信号线，可以减小输入到像素的信号数目和布线数目。因此，可以简化控制像素的驱动电路并可以实现高孔径比。

第一晶体管100的沟道宽度、沟道长度等优选大于第二晶体管101的那些。仅要求第一晶体管100的特性与第二晶体管101的那些特性(阈值电压、迁移率等等)相类似，因此，可以通过使第二晶体管101的沟道宽度更窄并且使第二晶体管101的沟道长度更短，来实现更高的孔径比。

尽管这里使用p沟道晶体管作为开关元件，但也可以使用n沟道晶体管。在该情况中，使输入到作为开关元件工作的晶体管的栅极的信号反相。

【实施例模式3】

该实施例模式参考图7描述了一种显示器件的结构，其用于通过使用获得阈值电压的晶体管来控制提供给EL元件的电流，以便防止由于到其中一个晶体管的电流集中而导致的晶体管的特性退化。

在图7中，第一晶体管700是驱动晶体管，其工作在饱和区中并通过栅源电压控制提供给EL元件709的电流。第二晶体管701具有类似于第一晶体管700的诸如阈值电压和迁移率的特性，并且与第一晶体管700配对。第一开关702、第二开关703、第三开关704、第四开关705和第五开关706是每一个都具有两端和控制端的开关元件，其通过控制端来控制两端之间的导通(开启)或非导通(关断)。第一电容器707具有一对电极，并且保持第一晶体管700的栅源电压。第二电容器708具有一对电极，并且保持第二晶体管701的栅源电压。EL元件709具有一对电极，其亮度与电流值成比例地被确定。电源线710对于一行或一列是共用的，以便为像素提供电压。反向电极711作为EL元件709的另一电极对于所有像素是共用的，以便为像素提供电压。源极信号线712对于一行或一列是共用的，以便为像素传输电流信号作为视频信号。

下面描述图7中的连接关系。电源线710连接到第一晶体管700的第一端、第二晶体管701的第一端、第一电容器707的一个电极、以及第二电容器708的一个电极。第一电容器707的另一个电极连接到第一晶体管700的栅极，而第二电容器708的另一个电极连接到第二晶体管701的栅极。第一电容器707的另一个电极和第一晶体管700的栅极经过第四开关705连接到第二电容器708的另一个电极和第二晶体管701的栅极。第一晶体管700的第二端经过第二开关703连接到第一晶体管700的栅极，并且经过第五开关706连接到EL元件709的一个电极。第二晶体管701的第二端经过第三开关704连接到第二晶体管701的栅极，并且经过第一开关702连接到源极信号线712。

这里，第一电容器707的一个电极和第二电容器708的一个电极仅需要连接到其电位在工作中变为恒定的端子。例如，它们可以连接到前一行的第一开关702的控制端，或者可以附加地提供另一参考线以便连接。第一开关702、第二开关703、第三开关704、第四开关705和第五开关706可以设置在任何位置，只要图7所示的电路图在图8的周期T1中与图9等效，并且在图8的周期T2中与图10等效即可。也可以增加开关的数目。此外，图9是在周期T1中如图7所示的像素电路的等效电路，而图10是在周期T2中如图7所示的像素电路的等效电路。

参考图8所示的时序图来描述图7所示的像素电路的工作。描述在周期T1中的工作。在周期T1中，第二开关703导通，由此第一晶体管700连接成二极管，第三开关704导通，由此第二晶体管701连接成二极管。第四开关705关断，由此第一晶体管700和第二晶体管701电断开。第五开关706关断，由此阻挡了提供给EL元件709的电流供应。第一开关702导通，并且通过来自源极信号线712的电流输入的视频信号流向第二晶体管701。第二电容器708保持第二晶体管701的栅源电压，使得视频信号的电流流经第二晶体管701。第一电容器707保持栅源电压，其使得没有电流流经第一晶体管700。即，由于第一晶体管700的阈值电压被保持，第一晶体管700的特性(阈值电压、迁移率等等)和第二晶体管701的那些特性彼此相类似，第二电容器708保持了与第二晶体管701的阈值电压几乎相等的电压。此时，输入作为视频信号的Idata由公式(5)表示，在第二电容器708中保持的电压由公式(6)表示。

[公式5] $\mathrm{Idata}=\frac{\mathrm{\β}}{2}{[\mathrm{Vgs}\left(T1\right)-\mathrm{Vth}]}^2---\left(5\right)$

[公式6] $\mathrm{Vgs}\left(T1\right)=\sqrt{\frac{2}{\mathrm{\β}}\mathrm{Idata}}+\mathrm{Vth}---\left(6\right)$

在公式(5)和(6)中，Idata是流经源极信号线712的视频信号的电流值，其在周期T1中被输入到像素。β是包含诸如第二晶体管701的沟道长度、沟道宽度、迁移率、或氧化膜的电容的参数的常数。Vgs(T1)是第二晶体管701的栅源电压。Vth是第一晶体管700的阈值电压以及第二晶体管701的阈值电压，这是由于第一晶体管700和第二晶体管701是成对的。

下面描述在周期T2中的工作。在周期T2中，第二开关703关断，由此第一晶体管700没有连接成二极管。第三开关704关断，由此第二晶体管701没有连接成二极管。第四开关705导通，由此第一电容器707和第二电容器708连接。在电容器中保持的电压通过容性耦合被划分。第五开关706导通，并且将与第一晶体管700的栅源电压相对应的电流提供给EL元件709。第一开关702关断，并且阻挡了来自源极信号线712的视频信号。此时，第一晶体管700的栅极电压由公式(7)表示，提供给EL元件709的电流值由公式(8)表示。

[公式7] $\mathrm{Vgs}\left(T2\right)=\left(\frac{C708}{C707+C708}\right)[\mathrm{Vgs}\left(T1\right)-\mathrm{Vth}]+\mathrm{Vth}---\left(7\right)$

[公式8] $\mathrm{Ioled}={\left(\frac{C708}{C707+C708}\right)}^2\mathrm{Idata}---\left(8\right)$

在公式(7)和(8)中，Idata、β、Vth和Vgs(T1)与周期T1中的相类似。Ioled是在周期T2中提供给EL元件709的电流值。即，Ioled等于流经第一晶体管700的电流，这是由于在周期T2中电压保持在第一晶体管700的栅极和源极之间。C707是第一电容器707的电容，包括第一晶体管700的栅极电容。C708是第二电容器708的电容，包括第二晶体管701的栅极电容。

在上述公式(8)中，通过Idata乘以[C708/(C707+C708)]的平方获得的电流可以提供给EL元件709。此外，在周期T2中，只要第一晶体管700的特性(阈值电压、迁移率等等)和第二晶体管701的特性彼此相类似，即使当其他像素之间的特性发生变化时，如果是相同的视频信号，则提供给EL元件709的电流值也不会变化。

以这种方式，可以将比输入到像素的视频信号的电流更小的电流提供给EL元件，同时补偿驱动晶体管特性的变化。因此，即使当表示低灰度等级时也可以输入一定程度的大电流，代替输入微量电流作为视频信号。结果，可以增大为源极信号线等的寄生电容充电的速度。由于在周期T1中获得了阈值电压并且同时写入了视频信号，因此可以缩短每个像素的写入时间。

通过提供第一晶体管700作为驱动晶体管并且提供第二晶体管701用于写入视频信号，可以防止电流持续流经任一晶体管。结果，可以防止第一晶体管700和第二晶体管701之间特性退化的差异很大，并且防止了特性彼此不同。以这种方式，可以提供具有高图像质量且像素间亮度具有较小差异的有机EL显示器。

在该实施例模式中，由于第二开关703和第三开关704以相同的时序被导通或关断，因此它们可以具有公共控制端。在这种结构中，可以减小将要输入到像素的信号数目或布线的数目。因此，可以简化控制像素的驱动电路，并且可以实现高孔径比。

第一晶体管700的沟道宽度、沟道长度等优选大于第二晶体管701的那些。仅要求第一晶体管700的特性(阈值电压、迁移率等等)与第二晶体管701的那些特性相类似，因此，可以通过使第二晶体管701的沟道宽度更窄并且使第二晶体管701的沟道长度更短，来实现更高的孔径比。

在该实施例中描述的开关元件可以与实施例模式1中的描述的相类似。

【实施例模式4】

在实施例模式3中，晶体管可以用作开关元件。在该实施例模式中，参考图11描述其中p沟道晶体管用作开关元件的结构。

在图11中，第一晶体管700、第二晶体管701、第一电容器707、第二电容器708、EL元件709、电源线710、反向电极711和源极信号线712类似于实施例模式3中的那些。第三晶体管1102、第四晶体管1103、第五晶体管1104、第六晶体管1105、第七晶体管1106均具有作为开关元件的功能，并且工作在线性区。第三晶体管1102、第四晶体管1103、第五晶体管1104、第六晶体管1105和第七晶体管1106通过分别来自第一栅极信号线1112、第二栅极信号线1113、第三栅极信号线1114、第四栅极信号线1115和第五栅极信号线1116的数字信号进行控制，当数字信号为高时它们被关断，而当数字信号为低时它们导通。使将要输入的晶体管的栅源电压高于其阈值电压的信号电压被称为高，而使将要输入的晶体管的栅源电压低于其阈值电压的信号电压被称为低。

下面描述图11的连接关系。电源线710连接到第一晶体管700的第一端、第二晶体管701的第一端、第一电容器707的一个电极、以及第二电容器708的一个电极。第一电容器707的另一个电极连接到第一晶体管700的栅极，而第二电容器708的另一个电极连接到第二晶体管701的栅极。第一电容器707的另一个电极和第一晶体管700的栅极连接到第六晶体管1105的第一端，而第二电容器708的另一个电极和第二晶体管701的栅极连接到第六晶体管1105的第二端。第一晶体管700的第二端连接到第四晶体管1103的第一端，而第四晶体管1103的第二端连接到第一晶体管700的栅极。第一晶体管700的第二端连接到第七晶体管1106的第一端，而第七晶体管1106的第二端连接到EL元件709的一个电极。第二晶体管701的第二端连接到第五晶体管1104的第一端，而第五晶体管1104的第二端连接到第二晶体管701的栅极。第二晶体管701的第二端连接到第三晶体管1102的第一端，而第三晶体管1102的第二端连接到源极信号线712。

这里，与实施例模式3相类似，第一电容器707的一个电极和第二电容器708的一个电极仅需要连接到其电位在工作中变为恒定的端子。例如，它们可以连接到前一行的第一栅极信号线1112，或者可以附加地提供另一参考线以便连接。第三晶体管1102、第四晶体管1103、第五晶体管1104、第六晶体管1105和第七晶体管1106可以设置在任何位置，只要图11所示的电路图在图12的周期T1中与图15等效，并且在图12的周期T2中与图16等效即可。也可以增加晶体管的数目。此外，图15是在周期T1中如图11所示的像素电路的等效电路，而图16是在周期T2中如图11所示的像素电路的等效电路。

参考图12的时序图来描述图11所示的电路的工作。描述在周期T1中的工作。在周期T1中，第四晶体管1103导通，由此第一晶体管700连接成二极管，第五晶体管1104导通，由此第二晶体管701连接成二极管。第六晶体管1105关断，由此第一晶体管700和第二晶体管701电断开。第七晶体管1106关断，由此阻挡了提供给EL元件709的电流供应。第三晶体管1102导通，并且通过来自源极信号线712的电流输入的视频信号流向第二晶体管701。第二电容器708保持第二晶体管701的栅源电压，使得视频信号的电流流经第二晶体管701。第一电容器707保持栅源电压，其使得没有电流流经第一晶体管700。即，由于第一晶体管700的阈值电压被保持，第一晶体管700的特性(阈值电压、迁移率等等)和第二晶体管701的特性彼此相类似。因此第一电容器707保持了与第二晶体管701的阈值电压几乎相等的电压。此时，与实施例模式3相类似，输入作为视频信号的Idata由公式(5)表示，在第二电容器708中保持的电压由公式(6)表示。

在公式(5)和(6)中，Idata是流经源极信号线712的视频信号的电流值，其在周期T1中被输入到像素。β是包含诸如第二晶体管701的沟道长度、沟道宽度、迁移率、或氧化膜的电容的参数的常数。Vgs(T1)是第二晶体管701的栅源电压。Vth是第一晶体管700的阈值电压以及第二晶体管701的阈值电压，这是由于第一晶体管700和第二晶体管701是成对的。

下面描述在周期T2中的工作。在周期T2中，第四晶体管1103关断，由此第一晶体管700没有连接成二极管。第五晶体管1104关断，由此第二晶体管701没有连接成二极管。第六晶体管1105导通，由此第一电容器707和第二电容器708连接。在电容器中保持的电压通过容性耦合被划分。第七晶体管1106导通，并且将与第一晶体管700的栅源电压相对应的电流提供给EL元件709。第三晶体管1102关断，并且阻挡了来自源极信号线712的视频信号。此时，与实施例模式3相类似，第一晶体管700的栅极电压由公式(7)表示，提供给EL元件709的电流值由公式(8)表示。

在公式(7)和(8)中，Idata、β、Vth和Vgs(T1)与周期T1中的相类似。Ioled是在周期T2中提供给EL元件709的电流值。即，Ioled等于流经第一晶体管700的电流，这是由于在周期T2中电压保持在第一晶体管700的栅极和源极之间。C707是第一电容器707的电容，包括第一晶体管700的栅极电容。C708是第二电容器708的电容，包括第二晶体管701的栅极电容。

在上述公式(8)中，通过Idata乘以[C708/(C707+C708)]的平方获得的电流可以提供给EL元件709。此外，在周期T2中，只要第一晶体管700的特性(阈值电压、迁移率等等)和第二晶体管701的特性彼此相类似，即使当其他像素之间的特性发生变化时，如果是相同的视频信号电压，则提供给EL元件709的电流值也不会变化。

以这种方式，可以将比输入到像素的视频信号的电流更小的电流提供给EL元件，同时补偿驱动晶体管特性的变化。因此，即使当表示低灰度等级时也可以输入一定程度的大电流，代替输入微量电流作为视频信号。结果，可以增大为源极信号线等的寄生电容充电的速度。由于在周期T1中获得了阈值电压并且同时写入了视频信号，因此可以缩短每个像素的写入时间。

通过对于所有开关元件使用p沟道晶体管，无需n沟道晶体管的掺杂步骤。因此，可以简化并廉价地进行制造步骤。

通过提供第一晶体管700作为驱动晶体管并且提供第二晶体管701用于写入视频信号，可以防止电流持续流经任一晶体管。结果，可以防止第一晶体管700和第二晶体管701之间特性退化的差异很大，并且防止了特性彼此不同。以这种方式，可以提供具有高图像质量且像素间亮度具有较小差异的有机EL显示器。

在该实施例模式中，由于第二栅极信号线1103和第三栅极信号线1104使用公共控制信号，因此它们可以被共用。在这种结构中，可以减小将要输入到像素的信号数目或布线的数目。因此，可以简化控制像素的驱动电路，并且可以实现高孔径比。

第一晶体管700的沟道宽度、沟道长度等优选大于第二晶体管701的那些。仅要求第一晶体管700的特性与第二晶体管701的那些特性(阈值电压、迁移率等等)相类似，因此，可以通过使第二晶体管701的沟道宽度更窄并且使第二晶体管701的沟道长度更短，来实现更高的孔径比。

尽管这里使用p沟道晶体管作为开关元件，但也可以使用n沟道晶体管。在该情况中，使输入到作为开关元件工作的晶体管的栅极的信号反相。

【实施例模式5】

该实施例模式参考图13描述了一种显示器件的结构，其中n沟道晶体管用作写入视频信号并控制提供给EL元件的电流的晶体管，以及用于获得阈值电压的晶体管。

在图13中，第一晶体管1300是驱动晶体管，其工作在饱和区中并通过其栅源电压控制提供给EL元件1309的电流。第二晶体管1301是具有类似于第一晶体管1300的诸如阈值电压和迁移率的特性的晶体管，并且与第一晶体管1300耦合。第一开关1302、第二开关1303、第三开关1304、第四开关1305和第五开关1306每一个都具有两端和控制端。它们是通过控制端来控制两端之间的导通(开启)或非导通(关断)的开关元件。第一电容器1307具有一对电极，并且保持第一晶体管1300的栅源电压。第二电容器1308具有一对电极，并且保持第二晶体管1301的栅源电压。EL元件1309是具有一对电极的EL元件，其亮度与电流值成比例地被确定。电源线1310对于一行或一列是共用的，以便为像素提供电压。反向电极1311作为EL元件1309的另一电极对于所有像素是共用的，以便为像素提供电压。源极信号线1312对于一行或一列是共用的，以便为像素传输电流信号作为视频信号。

下面描述图13的连接关系。电源线1310连接到第一晶体管1300的第一端、第二晶体管1301的第一端、第一电容器1307的一个电极、以及第二电容器1308的一个电极。第一电容器1307的另一个电极连接到第一晶体管1300的栅极，而第二电容器1308的另一个电极连接到第二晶体管1301的栅极。第一电容器1307的另一个电极和第一晶体管1300的栅极经第四开关1305连接到第二电容器1308的另一个电极和第二晶体管1301的栅极。第一晶体管1300的第二端经第二开关1303连接到第一晶体管1300的栅极，经第一开关1302连接到源极信号线1312，并且经第五开关1306连接到EL元件1309的一个电极。第二晶体管1301的第二端经第三开关1304连接到第二晶体管1301的栅极。

这里，第一电容器1307的一个电极和第二电容器1308的一个电极仅需要连接到其电位在工作中变为恒定的端子。例如，它们可以连接到前一行的第一开关1302的控制端，或者可以附加地提供另一参考线以便连接。第一开关1302、第二开关1303、第三开关1304、第四开关1305和第五开关1306可以设置在任何位置，只要图13所示的电路图在图14的周期T1中与图15等效，并且在图14的周期T2中与图16等效即可。也可以增加开关的数目。此外，图15是在周期T1中如图13所示的像素电路的等效电路，而图16是在周期T2中如图13所示的像素电路的等效电路。

参考图14所示的时序图来描述图13所示的像素电路的工作。描述在周期T1中的工作。在周期T1中，第二开关1303导通，由此第一晶体管1300连接成二极管，并且第三开关1304导通，由此第二晶体管1301连接成二极管。第四开关1305关断，由此第一晶体管1300和第二晶体管1301电断开。第五开关1306关断，由此阻挡了提供给EL元件1309的电流供应。第一开关1302导通，并且通过来自源极信号线1312的电流输入的视频信号流向第一晶体管1300。第一电容器1307保持第一晶体管1300的栅源电压，使得视频信号的电流流经第一晶体管1300。第二电容器1308保持栅源电压，其使得没有电流流经第二晶体管1301。即，由于第二晶体管1301的阈值电压被保持，并且第一晶体管1300的特性(阈值电压、迁移率等等)和第二晶体管1301的那些特性彼此相类似，第二电容器1308保持了与第一晶体管1300的阈值电压几乎相等的电压。此时，输入作为视频信号的Idata由公式(9)表示，在第一电容器1307中保持的电压由公式(10)表示。

[公式9] $\mathrm{Idata}=\frac{\mathrm{\β}}{2}{[\mathrm{Vgs}\left(T1\right)-\mathrm{Vth}]}^2---\left(9\right)$

[公式10] $\mathrm{Vgs}\left(T1\right)=\sqrt{\frac{2}{\mathrm{\β}}\mathrm{Idata}}+\mathrm{Vth}---\left(10\right)$

在公式(9)和(10)中，Idata是流经源极信号线1312的视频信号的电流值，其在周期T1中被输入到像素。β是包含诸如第一晶体管1300的沟道长度、沟道宽度、迁移率、或氧化膜的电容的参数的常数。Vgs(T1)是第一晶体管1300的栅源电压。Vth是第一晶体管1300的阈值电压以及第二晶体管1301的阈值电压，这是由于第一晶体管1300和第二晶体管1301是成对的。

下面描述在周期T2中的工作。在周期T2中，第二开关1303关断，由此第一晶体管1300没有连接成二极管。第三开关1304关断，由此第二晶体管1301没有连接成二极管。第四开关1305导通，由此第一电容器1307和第二电容器1308连接。在电容器中保持的电压通过容性耦合被划分。第五开关1306导通，并且将与第一晶体管1300的栅源电压相对应的电流提供给EL元件1309。第一开关1302关断，并且阻挡了来自源极信号线1312的视频信号。此时，第一晶体管1300的栅极电压由公式(11)表示，提供给EL元件1309的电流值由公式(12)表示。

[公式11] $\mathrm{Vgs}\left(T2\right)=\left(\frac{C1307}{C1307+C1308}\right)[\mathrm{Vgs}\left(T1\right)-\mathrm{Vth}]+\mathrm{Vth}---\left(11\right)$

[公式12] $\mathrm{Ioled}={\left(\frac{C1307}{C1307+C1308}\right)}^2\mathrm{Idata}---\left(12\right)$

在公式(11)和(12)中，Idata、β、Vth和Vgs(T1)与周期T1中的相类似。Ioled是在周期T2中提供给EL元件1309的电流值。即，Ioled等于流经第一晶体管1300的电流，这是由于在周期T2中电压保持在第一晶体管1300的栅极和源极之间。C1307是第一电容器1307的电容，包括第一晶体管1300的栅极电容。C1308是第二电容器1308的电容，包括第二晶体管1301的栅极电容。

在上述公式(12)中，通过Idata乘以[C1307/(C1307+C1308)]的平方获得的电流可以提供给EL元件1309。此外，在周期T2中，只要第一晶体管1300的特性(阈值电压、迁移率等等)和第二晶体管1301的特性彼此相类似，即使当其他像素之间的特性发生变化时，如果是相同的视频信号，则提供给EL元件1309的电流值也不会变化。

以这种方式，可以将比输入到像素的视频信号的电流更小的电流提供给EL元件，同时补偿驱动晶体管特性的变化。因此，即使当表示低灰度等级时也可以输入一定程度的大电流，代替输入微量电流作为视频信号。结果，可以增大为源极信号线等的寄生电容充电的速度。由于在周期T1中获得了阈值电压并且同时写入了视频信号，因此可以缩短每个像素的写入时间。

在该实施例模式中，由于第二开关1303和第三开关1304以相同的时序被导通或关断，因此它们可以具有公共控制端。在这种结构中，可以减小将要输入到像素的信号数目或布线的数目。因此，可以简化控制像素的驱动电路，并且可以实现高孔径比。

第一晶体管1300的沟道宽度、沟道长度等优选大于第二晶体管1301的那些。仅要求第一晶体管1300的特性(阈值电压、迁移率等等)与第二晶体管1301的那些特性相类似，因此，可以通过使第二晶体管1301的沟道宽度更窄并且使第二晶体管1301的沟道长度更短，来实现更高的孔径比。

在该实施例中描述的开关元件可以与实施例模式1中的描述的相类似。

【实施例模式6】

作为在实施例模式5中的开关元件，可以使用晶体管。该实施例模式参考图17描述了使用n沟道晶体管作为开关元件的情况的结构。

在图17中，第一晶体管1300、第二晶体管1301、第一电容器1307、第二电容器1308、EL元件1309、电源线1310、反向电极1311和源极信号线1312类似于实施例模式5中的那些。第三晶体管1702、第四晶体管1703、第五晶体管1704、第六晶体管1705、第七晶体管1706均具有作为开关元件的功能，并且工作在线性区。第三晶体管1702、第四晶体管1703、第五晶体管1704、第六晶体管1705和第七晶体管1706通过分别来自第一栅极信号线1712、第二栅极信号线1713、第三栅极信号线1714、第四栅极信号线1715和第五栅极信号线1716的数字信号进行控制，当数字信号为高时它们被导通，而当数字信号为低时它们被关断。使将要输入的晶体管的栅源电压高于其阈值电压的信号电压被称为高，而使将要输入的晶体管的栅源电压低于其阈值电压的信号电压被称为低。

下面描述图17的连接关系。电源线1310连接到第一晶体管1300的第一端、第二晶体管1301的第一端、第一电容器1307的一个电极、以及第二电容器1308的一个电极。第一电容器1307的另一个电极连接到第一晶体管1300的栅极，而第二电容器1308的另一个电极连接到第二晶体管1301的栅极。第一电容器1307的另一个电极和第一晶体管1300的栅极连接到第六晶体管1705的第一端，而第二电容器1308的另一个电极和第二晶体管1301的栅极连接到第六晶体管1705的第二端。第一晶体管1300的第二端连接到第四晶体管1703的第一端，而第四晶体管1703的第二端连接到第一晶体管1300的栅极。第一晶体管1300的第二端连接到第三晶体管1702的第一端，而第三晶体管1702的第二端连接到源极信号线1312。第一晶体管1300的第二端连接到第七晶体管1706的第一端，而第七晶体管1706的第二端连接到EL元件1309的一个电极。第二晶体管1301的第二端连接到第五晶体管1704的第一端，而第五晶体管1704的第二端连接到第二晶体管1301的栅极。

这里，与实施例模式5类似，第一电容器1307的一个电极和第二电容器1308的一个电极仅需要连接到其电位在工作中变为恒定的端子。例如，它们可以连接到前一行的第一栅极信号线1712，或者可以附加地提供另一参考线以便连接。第三晶体管1702、第四晶体管1703、第五晶体管1704、第六晶体管1705和第七晶体管1706可以设置在任何位置，只要图17所示的电路图在图18的周期T1中与图15等效，并且在图18的周期T2中与图16等效即可。也可以增加晶体管的数目。此外，图15是在周期T1中如图17所示的像素电路的等效电路，而图16是在周期T2中如图17所示的像素电路的等效电路。

参考图18所示的时序图来描述图17所示的电路的工作。描述在周期T1中的工作。在周期T1中，第四晶体管1703导通，由此第一晶体管1300连接成二极管，并且第五晶体管1704导通，由此第二晶体管1301连接成二极管。第六晶体管1705关断，由此第一晶体管1300和第二晶体管1301电断开。第七晶体管1706关断，由此阻挡了提供给EL元件1309的电流供应。第三晶体管1702导通，并且通过来自源极信号线1312的电流输入的视频信号流向第一晶体管1300。第一电容器1307保持第一晶体管1300的栅源电压，使得视频信号的电流流经第一晶体管1300。第二电容器1308保持第二晶体管1301的栅源电压，其使得没有电流流经第二晶体管1301。即，由于第二晶体管1301的阈值电压被保持，并且第一晶体管1300的特性和第二晶体管1301的那些特性彼此相类似，第二电容器1308保持了与第一晶体管1300的阈值电压几乎相等的电压。此时，与实施例模式5类似，输入作为视频信号的Idata由公式(9)表示，在第一电容器1307中保持的电压由公式(10)表示。

在公式(9)和(10)中，Idata是流经源极信号线1312的视频信号的电流值，其在周期T1中被输入到像素。β是包含诸如第一晶体管1300的沟道长度、沟道宽度、迁移率、或氧化膜的电容的参数的常数。Vgs(T1)是第一晶体管1300的栅源电压。Vth是第一晶体管1300的阈值电压以及第二晶体管1301的阈值电压，这是由于第一晶体管1300和第二晶体管1301是成对的。

下面描述在周期T2中的工作。在周期T2中，第四晶体管1703关断，由此第一晶体管1300没有连接成二极管。第五晶体管1704关断，由此第二晶体管1301没有连接成二极管。第六晶体管1705导通，由此第一电容器1307和第二电容器1308连接。在电容器中保持的电压通过容性耦合被划分。第七晶体管1706导通，并且将与第一晶体管1300的栅源电压相对应的电流提供给EL元件1309。第三晶体管1702关断，并且阻挡了来自源极信号线1312的视频信号。此时，与实施例模式5类似，第一晶体管1300的栅极电压由公式(11)表示，提供给EL元件1309的电流值由公式(12)表示。

在公式(11)和(12)中，Idata、β、Vth和Vgs(T1)与周期T1中的相类似。Ioled是在周期T2中提供给EL元件1309的电流值。即，Ioled等于流经第一晶体管1300的电流，这是由于在周期T2中电压保持在第一晶体管1300的栅极和源极之间。C1307是第一电容器1307的电容，包括第一晶体管1300的栅极电容。C1308是第二电容器1308的电容，包括第二晶体管1301的栅极电容。

在上述公式(12)中，通过Idata乘以[C1307/(C1307+C1308)]的平方获得的电流可以提供给EL元件1309。此外，在周期T2中，只要第一晶体管1300的特性(阈值电压、迁移率等等)和第二晶体管1301的特性彼此相类似，即使当其他像素之间的特性发生变化时，如果是相同的视频信号，则提供给EL元件1309的电流值也不会变化。

以这种方式，可以将比输入到像素的视频信号的电流更小的电流提供给EL元件，同时补偿驱动晶体管特性的变化。因此，即使当表示低灰度等级时也可以输入一定程度的大电流，代替输入微量电流作为视频信号。结果，可以增大为源极信号线等的寄生电容充电的速度。由于在周期T1中获得了阈值电压并且同时写入了视频信号，因此可以缩短每个像素的写入时间。

尽管这里使用n沟道晶体管作为开关元件，但也可以使用p沟道晶体管。在该情况中，使输入到作为开关元件工作的晶体管的栅极的信号反相。

通过对于所有开关元件使用n沟道晶体管，则无需p沟道晶体管的掺杂步骤。因此，可以简化并廉价地进行制造步骤。此外，由于仅采用n沟道晶体管，因此可以使用非晶硅来形成晶体管。在这种情况下，制造步骤易于且适于衬底的扩大，因此，可以制造廉价且大型的有机EL显示器。

在该实施例模式中，由于第二栅极信号线1713和第三栅极信号线1714使用公共的控制信号，因此它们可以被共用。在这种结构中，可以减小输入到像素的信号数目和布线数目。因此，可以简化控制像素的驱动电路并可以实现高孔径比。

第一晶体管1300的沟道宽度、沟道长度等优选大于第二晶体管1301的那些。仅要求第一晶体管1300的特性(阈值电压、迁移率等等)与第二晶体管1301的那些特性相类似，因此，可以通过使第二晶体管1301的沟道宽度更窄并且使第二晶体管1301的沟道长度更短，来实现更高的孔径比。

尽管这里使用n沟道晶体管作为开关元件，但也可以使用p沟道晶体管。在该情况中，使输入到作为开关元件工作的晶体管的栅极的信号反相。

【实施例模式7】

该实施例模式参考图19描述了一种显示器件的结构，其用于通过使用获得阈值电压的晶体管来控制提供给EL元件的电流，以便防止由于到其中一个晶体管的电流集中而导致的晶体管的特性退化。

在图19中，第一晶体管1900是驱动晶体管，其工作在饱和区中并通过栅源电压控制提供给EL元件1909的电流值。第二晶体管1901具有类似于第一晶体管1900的诸如阈值电压和迁移率的特性，并且与第一晶体管1900配对。第一开关1902、第二开关1903、第三开关1904、第四开关1905和第五开关1906是每一个都具有两端和控制端的开关元件，其通过控制端来控制两端之间的导通(开启)或非导通(关断)。第一电容器1907具有一对电极，并且保持第一晶体管1900的栅源电压。第二电容器1908具有一对电极，并且保持第二晶体管1901的栅源电压。EL元件1909具有一对电极，其亮度与电流值成比例地被确定。电源线1910对于一行或一列是共用的，以便为像素提供电压。反向电极1911作为EL元件1909的另一电极对于所有像素是共用的，以便为像素提供电压。源极信号线1912对于一行或一列是共用的，以便为像素传输电流信号作为视频信号。

下面描述图19中电路的连接关系。电源线1910连接到第一晶体管1900的第一端、第二晶体管1901的第一端、第一电容器1907的一个电极、以及第二电容器1908的一个电极。第一电容器1907的另一个电极连接到第一晶体管1900的栅极，而第二电容器1908的另一个电极连接到第二晶体管1901的栅极。第一电容器1907的另一个电极和第一晶体管1900的栅极经过第四开关1905连接到第二电容器1908的另一个电极和第二晶体管1901的栅极。第一晶体管1900的第二端经过第二开关1903连接到第一晶体管1900的栅极，并且经过第五开关1906连接到EL元件1909的一个电极。第二晶体管1901的第二端经过第三开关1904连接到第二晶体管1901的栅极，并且经过第一开关1902连接到源极信号线1912。

这里，第一电容器1907的一个电极和第二电容器1908的一个电极仅需要连接到其电位在工作中变为恒定的端子。例如，它们可以连接到前一行的第一开关1902的控制端，或者可以附加地提供另一参考线以便连接。第一开关1902、第二开关1903、第三开关1904、第四开关1905和第五开关1906可以设置在任何位置，只要图19所示的电路图在图20的周期T1中与图21等效，并且在图20的周期T2中与图22等效即可。也可以增加开关的数目。此外，图21是在周期T1中如图19所示的像素电路的等效电路，而图22是在周期T2中如图19所示的像素电路的等效电路。

参考图20所示的时序图来描述图19所示电路的工作。描述在周期T1中的工作。在周期T1中，第二开关1903导通，由此第一晶体管1900连接成二极管，第三开关1904导通，由此第二晶体管1901连接成二极管。第四开关1905关断，由此第一晶体管1900和第二晶体管1901电断开。第五开关1906关断，由此阻挡了提供给EL元件1909的电流供应。第一开关1902导通，并且通过来自源极信号线1912的电流输入的视频信号流向第二晶体管1901。第二电容器1908保持第二晶体管1901的栅源电压，使得视频信号的电流流经第二晶体管1901。第一电容器1907保持第一晶体管1900的栅源电压，使得没有电流流经第一晶体管1900。即，由于第一晶体管1900的阈值电压被保持，并且第一晶体管1900的特性和第二晶体管1901的那些特性彼此相类似，第一电容器1907保持了与第二晶体管1901的阈值电压几乎相等的电压。此时，输入作为视频信号的Idata由公式(13)表示，在第二电容器1908中保持的电压由公式(14)表示。

[公式13] $\mathrm{Idata}=\frac{\mathrm{\β}}{2}{[\mathrm{Vgs}\left(T1\right)-\mathrm{Vth}]}^2---\left(13\right)$

[公式14] $\mathrm{Vgs}\left(T1\right)=\sqrt{\frac{2}{\mathrm{\β}}\mathrm{Idata}}+\mathrm{Vth}---\left(14\right)$

在公式(13)和(14)中，Idata是流经源极信号线1912的视频信号的电流值，其在周期T1中被输入到像素。β是包含诸如第二晶体管1901的沟道长度、沟道宽度、迁移率、或氧化膜的电容的参数的常数。Vgs(T1)是第二晶体管1901的栅源电压。Vth是第一晶体管1900的阈值电压以及第二晶体管1901的阈值电压，这是由于第一晶体管1900和第二晶体管1901是成对的。

下面描述在周期T2中的工作。在周期T2中，第二开关1903关断，由此第一晶体管1900没有连接成二极管。第三开关1904关断，由此第二晶体管1901没有连接成二极管。第四开关1905导通，由此第一电容器1907和第二电容器1908连接。在电容器中保持的电压通过容性耦合被划分。第五开关1906导通，并且将与第一晶体管1900的栅源电压相对应的电流提供给EL元件1909。第一开关1902关断，并且阻挡了来自源极信号线1912的视频信号。此时，第一晶体管1900的栅极电压由公式(15)表示，提供给EL元件1909的电流值由公式(16)表示。

[公式15] $\mathrm{Vgs}\left(T2\right)=\left(\frac{C1908}{C1907+C1908}\right)[\mathrm{Vgs}\left(T1\right)-\mathrm{Vth}]+\mathrm{Vth}---\left(15\right)$

[公式16] $\mathrm{Ioled}={\left(\frac{C1908}{C1907+C1908}\right)}^2\mathrm{Idata}---\left(16\right)$

在公式(15)和(16)中，Idata、β、Vth和Vgs(T1)与周期T1中的相类似。Ioled是在周期T2中提供给EL元件1909的电流值。即，Ioled等于流经第一晶体管1900的电流，这是由于在周期T2中电压保持在第一晶体管1900的栅极和源极之间。C1907是第一电容器1907的电容，包括第一晶体管1900的栅极电容。C1908是第二电容器1908的电容，包括第二晶体管1901的栅极电容。

在上述公式(16)中，通过Idata乘以[C1908/(C1907+C1908)]的平方获得的电流可以提供给EL元件1909。此外，在周期T2中，只要第一晶体管1900的特性(阈值电压、迁移率等等)和第二晶体管1901的特性彼此相类似，即使当其他像素之间的特性发生变化时，如果是相同的视频信号，则提供给EL元件1909的电流值也不会变化。

以这种方式，可以将比输入到像素的视频信号的电流更小的电流提供给EL元件，同时补偿驱动晶体管特性的变化。因此，即使当表示低灰度等级时也可以输入一定程度的大电流，代替输入微量电流作为视频信号。结果，可以增大为源极信号线等的寄生电容充电的速度。由于在周期T1中获得了阈值电压并且同时写入了视频信号，因此可以缩短每个像素的写入时间。

通过提供第一晶体管1900作为驱动晶体管并且提供第二晶体管1901用于写入视频信号，可以防止电流持续流经任一晶体管。结果，可以防止第一晶体管1900和第二晶体管1901之间特性退化的差异很大，并且防止了特性彼此不同。以这种方式，可以提供具有高图像质量且像素间亮度具有较小差异的有机EL显示器。此外，已知了当晶体管由非晶硅形成时其特性会显著地退化。

在该实施例模式中，由于第二开关1903和第三开关1904以相同的时序被导通或关断，因此它们可以具有公共控制端。在这种结构中，可以减小将要输入到像素的信号数目或布线的数目。因此，可以简化控制像素的驱动电路，并且可以实现高孔径比。

第一晶体管1900的沟道宽度、沟道长度等优选大于第二晶体管1901的那些。仅要求第一晶体管1900的特性与第二晶体管1901的那些特性(阈值电压、迁移率等等)相类似，因此，可以通过使第二晶体管1901的沟道宽度更窄并且使第二晶体管1901的沟道长度更短，来实现更高的孔径比。

在该实施例中描述的开关元件可以与实施例模式1中的描述的相类似。

【实施例模式8】

作为在实施例模式7中的开关元件，可以使用晶体管。该实施例模式参考图23描述了使用n沟道晶体管作为开关元件的情况的结构。

在图23中，第一晶体管1900、第二晶体管1901、第一电容器1907、第二电容器1908、EL元件1909、电源线1910、反向电极1911和源极信号线1912类似于实施例模式7中的那些。第三晶体管2302、第四晶体管2303、第五晶体管2304、第六晶体管2305、第七晶体管2306均具有作为开关元件的功能，并且工作在线性区。第三晶体管2302、第四晶体管2303、第五晶体管2304、第六晶体管2305和第七晶体管2306通过分别来自第一栅极信号线2312、第二栅极信号线2313、第三栅极信号线2314、第四栅极信号线2315和第五栅极信号线2316的数字信号进行控制，当数字信号为高时它们被导通，而当数字信号为低时它们被关断。使将要输入的晶体管的栅源电压高于其阈值电压的信号电压被称为高电位，而使将要输入的晶体管的栅源电压低于其阈值电压的信号电压被称为低电位。

下面描述图23的连接关系。电源线1910连接到第一晶体管1900的第一端、第二晶体管1901的第一端、第一电容器1907的一个电极、以及第二电容器1908的一个电极。第一电容器1907的另一个电极连接到第一晶体管1900的栅极，而第二电容器1908的另一个电极连接到第二晶体管1901的栅极。第一电容器1907的另一个电极和第一晶体管1900的栅极连接到第六晶体管2305的第一端，而第二电容器1908的另一个电极和第二晶体管1901的栅极连接到第六晶体管2305的第二端。第一晶体管1900的第二端连接到第四晶体管2303的第一端，而第四晶体管2303的第二端连接到第一晶体管1900的栅极。第一晶体管1900的第二端连接到第七晶体管2306的第一端，而第七晶体管2306的第二端连接到EL元件1909的一个电极。第二晶体管1901的第二端连接到第五晶体管2304的第一端，而第五晶体管2304的第二端连接到第二晶体管1901的栅极。第二晶体管1901的第二端连接到第三晶体管2302的第一端，而第三晶体管2302的第二端连接到源极信号线1912。

这里，第一电容器1907的一个电极和第二电容器1908的一个电极仅需要连接到其电位在工作中变为恒定的端子。例如，它们可以连接到前一行的第一栅极信号线2312，或者可以附加地提供另一参考线以便连接。第三晶体管2302、第四晶体管2303、第五晶体管2304、第六晶体管2305和第七晶体管2306可以设置在任何位置，只要图23所示的电路图在图41的周期T1中与图21等效，并且在图41的周期T 2中与图22等效即可。也可以增加晶体管的数目。此外，图21是在周期T1中如图41所示的像素电路的等效电路，而图22是在周期T2中如图41所示的像素电路的等效电路。

描述在周期T1中的工作。在周期T1中，第四晶体管2303导通，由此第一晶体管1900连接成二极管，并且第五晶体管2304导通，由此第二晶体管1901连接成二极管。第六晶体管2305关断，由此第一晶体管1900和第二晶体管1901电断开。第七晶体管2306关断，由此阻挡了提供给EL元件1909的电流供应。第三晶体管2302导通，并且通过来自源极信号线1912的电流输入的视频信号流向第二晶体管1901。第二电容器1908保持第二晶体管1901的栅源电压，使得视频信号的电流流经第二晶体管1901。第一电容器1907保持第一晶体管1900的栅源电压，使得没有电流流经第一晶体管1900。即，由于第一晶体管1900的阈值电压被保持，并且第一晶体管1900的特性(阈值电压、迁移率等等)和第二晶体管1901的那些特性彼此相类似，第一电容器1907保持了与第二晶体管1901的阈值电压几乎相等的电压。此时，与实施例模式7类似，输入作为视频信号的Idata由公式(13)表示，在第二电容器1908中保持的电压由公式(14)表示。

在公式(13)和(14)中，Idata是流经源极信号线1912的视频信号的电流值，其在周期T1中被输入到像素。β是包含诸如第二晶体管1901的沟道长度、沟道宽度、迁移率、或氧化膜的电容的参数的常数。Vgs(T1)是第二晶体管1901的栅源电压。Vth是第一晶体管1900的阈值电压以及第二晶体管1901的阈值电压，这是由于第一晶体管1900和第二晶体管1901是成对的。

下面描述在周期T2中的工作。在周期T2中，第一晶体管2303关断，由此第一晶体管1900没有连接成二极管。第五晶体管2304关断，由此第二晶体管1901没有连接成二极管。第六晶体管2305导通，由此第一电容器1907和第二电容器1908连接。在电容器中保持的电压通过容性耦合被划分。第七晶体管2306导通，并且将与第一晶体管1900的栅源电压相对应的电流提供给EL元件1909。第三晶体管2302关断，并且阻挡了来自源极信号线1912的视频信号。此时，与实施例模式7类似，第一晶体管1900的栅极电压由公式(14)表示，提供给EL元件1909的电流值由公式(16)表示。

在公式(14)和(16)中，Idata、β、Vth和Vgs(T1)与周期T1中的相类似。Ioled是在周期T2中提供给EL元件1909的电流值。即，Ioled等于流经第一晶体管1900的电流，这是由于在周期T2中电压保持在第一晶体管1900的栅极和源极之间。C1907是第一电容器1907的电容，包括第一晶体管1900的栅极电容。C1908是第二电容器1908的电容，包括第二晶体管1901的栅极电容。

在上述公式(16)中，通过Idata乘以[C1908/(C1907+C1908)]的平方获得的电流可以提供给EL元件1909。此外，在周期T2中，只要第一晶体管1900的特性(阈值电压、迁移率等等)和第二晶体管1901的特性彼此相类似，即使当其他像素之间的特性发生变化时，如果是相同的视频信号，则提供给EL元件1909的电流值也不会变化。

以这种方式，可以将比输入到像素的视频信号的电流更小的电流提供给EL元件，同时补偿驱动晶体管特性的变化。因此，即使当表示低灰度等级时也可以输入一定程度的大电流，代替输入微量电流作为视频信号。结果，可以增大为源极信号线等的寄生电容充电的速度。由于在周期T1中获得了阈值电压并且同时写入了视频信号，因此可以缩短每个像素的写入时间。

通过提供第一晶体管1900作为驱动晶体管并且提供第二晶体管1901用于写入视频信号，可以防止电流持续流经任一晶体管。结果，可以防止第一晶体管1900和第二晶体管1901之间特性退化的差异很大，并且防止了特性彼此不同。以这种方式，可以提供具有高图像质量且像素间亮度具有较小差异的有机EL显示器。此外，已知了当晶体管由非晶硅形成时其特性会显著地退化。

通过对于所有开关元件使用n沟道晶体管，则无需p沟道晶体管的掺杂步骤。因此，可以简化并廉价地进行制造步骤。此外，由于仅采用n沟道晶体管，因此可以使用非晶硅来形成晶体管。在这种情况下，制造步骤易于且适于衬底的扩大，因此，可以制造廉价且大型的有机EL显示器。

在该实施例模式中，由于第二栅极信号线2313和第三栅极信号线2314使用公共的控制信号，因此它们可以被共用。在这种结构中，可以减小输入到像素的信号数目或布线数目。因此，可以简化控制像素的驱动电路并可以实现高孔径比。

第一晶体管1900的沟道宽度、沟道长度等优选大于第二晶体管1901的那些。仅要求第一晶体管1900的特性(阈值电压、迁移率等等)与第二晶体管1901的那些特性相类似，因此，可以通过使第二晶体管1901的沟道宽度更窄并且使第二晶体管1901的沟道长度更短，来实现更高的孔径比。

尽管这里使用n沟道晶体管作为开关元件，但也可以使用p沟道晶体管。在该情况中，使输入到作为开关元件工作的晶体管的栅极的信号反相。

【实施例模式9】

该实施例模式描述了具有在实施例模式1到8中描述的像素的显示器件、在显示器件中包括的源极驱动器、栅极驱动器等的结构示例，以及其操作。

首先，参考图42描述具有在实施例模式1到8中描述的像素的显示器件。

在图42中，源极驱动器9000是向像素部分9003顺序地输出电流信号作为视频信号的驱动电路。源极信号线S-1、S-2和S-m是用于传送从源极驱动器9000输出到像素9002的视频信号的信号线，并且存在有m(m是2或更大的自然数)行源极信号线。栅极驱动器9001是向像素部分9003顺序地输出控制信号以扫描并控制像素9002的驱动电路。栅极信号线G1-1、G1-2、G1-3、G1-4、G1-5、G2-1、G2-2、G 2-3、G2-4、G2-5、Gn-1、Gn-2、Gn-3、Gn-4和Gn-5是用于传送从栅极驱动器9001输出到像素9002的控制信号的信号线，并且存在有n(n是2或更大的自然数)行栅极信号线。像素9002具有实施例模式1到8中描述的像素结构。在图42中所示的显示器件中，为了方便起见没有示出诸如电源线的布线，但是它可以根据需要而被另外地提供。

在图42所示的操作中，源极驱动器9000输出视频信号，并且栅极驱动器9001输出控制信号，以便可以执行在实施例模式1到8中描述的操作。在图42中，此外，栅极驱动器9001通过使用五个栅极信号线来传送控制信号，然而，如果其控制信号可以被共用，则栅极信号线可以被共用。此外，如果栅极驱动器9001可以实现实施例模式1到8中描述的控制信号，例如，可以使用移位寄存器或译码器电路。无需说的是，可以通过使用缓冲器电路、电平移位器电路、脉冲宽度控制电路等等来改变波形或电压。

这里，参考图43描述图42中所示的源极驱动器9000的结构示例。

在图43中，移位寄存器9100是以任意时序从第一行顺序地输出扫描信号以选择开关9101的导通或关断的电路。移位寄存器9100通过未示出的起始脉冲来开始扫描。电流源9104是产生视频信号的电流源，并且可以根据像素的亮度改变视频信号的电流值。开关9101通过从移位寄存器9100输出的扫描信号来控制为导通或关断。当开关9101导通时，视频信号通过其被传送到第一锁存器电路9102。第一锁存器电路9102顺序地保持通过开关9101从第一列传送的视频信号。当所有列的信号被保持时，第一锁存器电路9102同时输出被保持的所有列的视频信号到第二锁存器电路9103。此外，第一锁存器电路9102由通过第一锁存器电路控制线9105传送的控制信号所控制。第二锁存器电路9103保持从第一锁存器电路9102输出的视频信号，并且同时输出被保持的所有列的视频信号到源极信号线。此外，第二锁存器电路9103由第二锁存器电路控制线9106来控制。

分别描述在第一周期和第二周期中的图43的工作。描述第一周期。在第一周期中，开关9101通过从移位寄存器9100输出的扫描信号被顺序地导通。在开关9101被导通的列中，视频信号通过开关9101被传送并且被保持在第一锁存器电路9102中。重复这一操作，直到在最后一列中视频信号被保持在第一锁存器电路9102中。此时，第一锁存器电路9102和第二锁存器电路9103没有被电连接。第一锁存器电路9102的输出不被输入到第二锁存器电路9103。第二锁存器电路9103输出与在前一操作中保持的视频信号相对应的电流到源极信号线。

描述第二周期。在第二周期中，扫描信号不从移位寄存器9100输出，并且每个开关9101是关断的。因此，视频信号不被输入到任一第一锁存器电路9102。第一锁存器电路9102在所有列同时输出在前一操作中保持的视频信号到第二锁存器电路9103。第二锁存器电路9103保持被输入的视频信号。此时，第二锁存器电路9103和源极信号线没有被电连接，因此视频信号不被输出到源极信号线。以这种方式，通过重复第一周期和第二周期，可以将视频信号传送到像素。

在图43中，电流源9104的电流方向是源极信号线中的电流从每个像素流向第二锁存器电路9103的方向。该方向在像素的驱动晶体管是p沟道晶体管的情况中是有利的。此外，在像素的驱动晶体管是n沟道晶体管的情况中，电流源9104的电流方向可以被反相。

在使用晶体管在玻璃衬底上形成电流源9104的情况中，可以利用电流镜电路作为电流源的结构。当使用电流镜电路时，从诸如控制器的外部电路输入的电流可以易于被放大或减小，因此，可以使用更精确的电流作为视频信号。

在图43中，仅存在产生视频信号的一个电流源，然而，本发明不限于此。例如，当提供两个电流源时，可以同时生成两个视频信号，因此，可以通过从移位寄存器9100输出的扫描信号来同时导通两列开关9101，并且可以同时操作该两列。即，由于移位寄存器9100的电路规模和扫描所有列的时间可以被减半，即使是具有很多列的大型显示器件也可以进行操作。

从第二锁存器电路9103输出的视频信号被输出到源极信号线，然而，它可以通过模拟缓冲电路等被输出。结果，可以更精确地将高度抗噪声的视频信号写入到像素。

作为输入到用于控制第一锁存器电路9102的第一锁存器电路控制线9105以及用于控制第二锁存器电路9103的第二锁存器电路控制线9106的控制信号，可以使用移位寄存器9100的输出脉冲。或者，也可以使用移位寄存器9100的起始脉冲。通过使用移位寄存器9100的输出脉冲或起始脉冲，减少了从控制器输入的信号数目。因此，可以易于形成外部电路，其可以节省空间和功率消耗。

这里，参考图44描述了图42中示出的源极驱动器9000的结构示例。

在图44中，移位寄存器9200是以任意时序从第一列顺序地输出扫描信号以选择第一锁存器电路9201是否可以锁存的电路。该移位寄存器9200通过未示出的起始脉冲开始扫描。视频信号线9206是通过电压传送均具有数字值的视频信号、并可以根据像素的亮度改变视频信号的信号线。第一锁存器电路9201从第一列顺序地保持视频信号。当在所有列中保持视频信号时，被保持的视频信号在所有列同时被输出到第二锁存器电路9202。第一锁存器电路9201通过由第一锁存器电路控制线9207传送的控制信号来控制。第二锁存器电路9202保持从第一锁存器电路9201输出的视频信号，并在所有列同时输出被保持的视频信号到DAC 9203。第二锁存器电路9202通过第二锁存器电路控制线9208来控制。DAC 9203是数模转换电路，其输入多个从第二锁存器电路9202输出的均具有数字值的视频信号，并且输出视频信号到晶体管9204作为模拟电压。晶体管9204是作为电流源工作、且基于作为源的参考电压9205和从DAC 9203输出的模拟电压之间的电位差来确定输出到源极信号线的电流值的晶体管。

分别描述在第一周期和第二周期中的图44的工作。描述第一周期。在第一周期中，第一锁存器电路9201通过从移位寄存器9200输出的扫描信号从第一列顺序地保持视频信号。重复这一操作，直到视频信号被保持在最后一列的第一锁存器电路9201中。此外，第一锁存器电路9201和第二锁存器电路9202没有被电连接，因此，第一锁存器电路9201的输出不被输入到第二锁存器电路9202。第二锁存器电路9202将在前一操作中保持的视频信号输出到DAC 9203，其将与该输入的视频信号相对应的模拟信号输出到晶体管9204的栅极。这里，参考电压9205必须工作作为源电压。即，流经源极信号线的电流值由DAC 9203的输出电压和参考电压9205之间的电压来确定。

描述第二周期。在第二周期中，扫描信号不从移位寄存器9200输出，并且没有第一锁存器电路9201额外地保持视频信号。第一锁存器电路9201在所有列同时输出在前一操作中保持的视频信号到第二锁存器电路9202，并且第二锁存器电路9202保持被输入的视频信号。此时，源极驱动器9000和源极信号线没有被电连接。

以这种方式，通过重复第一周期和第二周期，可以将视频信号传送到像素。

在图43中，视频信号线9206可以被分成多个组。例如，当它们被分成两个时，通过从移位寄存器9200输出的扫描信号，可以同时在第一锁存器电路9201的两列中保持不同的视频信号。即，由于移位寄存器9200的电路规模和扫描所有列的时间可以被减半，即使是具有很多列的大型显示器件也可以进行操作。

从晶体管9204输出的视频信号可以经模拟缓冲器电路等被输出到源极信号线。当视频信号经模拟缓冲器电路被输出时，可以更精确地将高度抗噪声的视频信号写入到像素。

在图44中晶体管9204采用了n沟道晶体管，然而也可以使用p沟道晶体管。使用n沟道晶体管的有利之处在于当电流以到参考电压9205的方向被输出时源电位被固定。使用p沟道晶体管的有利之处在于当电流被输出到源极信号线时源电位被固定。

作为输入到控制第一锁存器电路9201的第一锁存器电路控制线9207和控制第二锁存器电路9202的第二锁存器电路控制线9208的控制信号，可以使用移位寄存器9200的输出脉冲。或者，也可以使用移位寄存器9200的起始脉冲。通过使用移位寄存器9200的输出脉冲或起始脉冲，减小了从控制器输入的信号数目。因此，可以易于形成外部电路，其可以节省空间和功率消耗。

这里，参考图45描述图42中所示的源极驱动器9000的结构示例。

在图45中，移位寄存器9300是以任意时序从第一行顺序地输出扫描信号以选择第一锁存器电路9301是否可以锁存的电路。该移位寄存器9300通过未示出的起始脉冲开始扫描。视频信号线9309是通过电压传送均具有数字值的视频信号、并可以根据像素的亮度改变视频信号的信号线。第一锁存器电路9301从第一列顺序地保持视频信号。当在所有列中保持视频信号时，第一锁存器电路9301将被保持的视频信号在所有列同时输出到第二锁存器电路9302。第一锁存器电路9301通过由第一锁存器电路控制线9307传送的控制信号来控制。第二锁存器电路9302保持从第一锁存器电路9301输出的视频信号，并在所有列同时输出被保持的视频信号到第一开关9303、第二开关9304和第三开关9305，以控制它们的开/关。第二锁存器电路9302通过第二锁存器电路控制线9311来控制。第一开关9303包含具有第一电流源9306的一个端。当第一开关9303导通时，它将第一电流源9306的电流值输出到源极信号线。第二开关9304包含具有第二电流源9307的一个端。当第二开关9304导通时，它将第二电流源9307的电流值输出到源极信号线。第三开关9305包含具有第三电流源9308的一个端。当第三开关9305导通时，它将第三电流源9308的电流值输出到源极信号线。

分别描述在第一周期和第二周期中的图45的工作。描述第一周期。在第一周期中，第一锁存器电路9301通过从移位寄存器9300输出的扫描信号从第一列顺序地保持视频信号。重复这一操作，直到视频信号被保持在最后一列的第一锁存器电路9301中。此外，第一锁存器电路9301和第二锁存器电路9302没有被电连接，因此，第一锁存器电路9301的输出不被输入到第二锁存器电路9302。第二锁存器电路9302将在前一操作中保持的视频信号输出到第一开关9303、第二开关9304和第三开关9305，其每一个通过所输入的视频信号被导通或关断。即，输出到源极信号线的电流值对应于连接到被导通的开关的第一电流源9306、第二电流源9307和第三电流源9308的电流值之和。

描述第二周期。在第二周期中，扫描信号不从移位寄存器9300输出，并且没有第一锁存器电路9301额外地保持视频信号。第一锁存器电路9301在所有列同时输出在前一操作中保持的视频信号到第二锁存器电路9302，并且第二锁存器电路9302保持被输入的视频信号。此时，源极驱动器9000和源极信号线没有被电连接。以这种方式，通过重复第一周期和第二周期，可以将视频信号传送到像素。

在图45中，视频信号线9309可以被分成多个线。例如，当它们被分成两个时，通过从移位寄存器9300输出的扫描信号，可以同时在第一锁存器电路9301的两列中保持不同的视频信号。即，由于移位寄存器9300的电路规模和扫描所有列的时间可以被减半，即使是具有很多列的大型显示器件也可以进行操作。

作为输入到控制第一锁存器电路9301的第一锁存器电路控制线9310和控制第二锁存器电路9302的第二锁存器电路控制线9311的控制信号，可以使用移位寄存器9300的输出脉冲。或者，也可以使用移位寄存器9300的起始脉冲。通过使用移位寄存器9300的输出脉冲或起始脉冲，减小了从控制器输入的信号数目。因此，可以易于形成外部电路，其可以节省空间和功率消耗。

在该实施例模式中描述的开关元件可以类似于实施例模式1中描述的那些。

【实施例1】

在该实施例中，描述了像素结构示例。图24A和24B是本发明的面板中像素的截面图。在该示例中，晶体管用作设置在像素中的开关元件，发光元件用作设置在像素中的显示介质。

在图24A和24B中，附图标记2400表示衬底，2401表示基膜，2402表示第一半导体层，2412表示第二半导体层，2403表示第一绝缘膜，2404表示栅电极，2414表示第三电极，2405表示第二绝缘膜，2406表示第一电极，2407表示第二电极，2408表示第三绝缘膜，2409表示发光层，2416表示第五电极。附图标记2410表示晶体管，2415表示发光元件，2411表示电容器。在图24A和24B中，示出了晶体管2410和电容器2411表示构成像素的元件。描述了图24A的结构。

作为衬底2400，例如可以使用由硼硅酸钡玻璃、硼硅酸铝玻璃等制成的玻璃衬底、石英衬底、陶瓷衬底等等。此外，也可以使用包括不锈钢衬底的金属衬底或具有以绝缘膜覆盖的表面的半导体衬底。也可以使用由柔性合成树脂如塑料制成的衬底。衬底2400的表面可以通过CMP方法等的抛光来平面化。

作为基膜2401，可以使用由氧化硅、氮化硅、氮氧化硅等等形成的绝缘膜。基膜2401可以防止在衬底2400中包含的诸如Na的碱金属或碱土金属分散在第一半导体层2402上，并不利地影响晶体管2401的特性(阈值电压、迁移率等等)。在图24A和24B中，基膜2401具有单层结构，然而，它也可以由两个或更多的多层形成。应当注意的是，当杂质的分散不是大问题时，诸如在使用石英衬底的情况中，没有必要提供基膜2401。

作为第一半导体层2402和第二半导体层2412，可以使用被构图的结晶半导体膜或非晶半导体膜。结晶半导体膜可以通过对非晶半导体膜结晶化而形成。作为结晶化方法，可以使用激光结晶化方法、使用RTA或退火炉的热结晶化方法、使用促进结晶化的金属元素的热结晶化方法等等。第一半导体层2402具有沟道形成区和对其添加赋予导电类型的杂质元素的一对杂质区。应当注意的是，以低浓度添加杂质元素的杂质区可以设置在沟道形成区和这对杂质区之间。可以对整个第二半导体层2412添加赋予导电类型的杂质元素。

作为第一绝缘膜2403，可以使用氧化硅、氮化硅、氮氧化硅等等的单层或叠层。应当注意的是，使用包含氢的膜作为第一绝缘膜2403，由此第一半导体层2402可以被脱氢。

作为栅电极和第四电极2414，可以使用选自Ta、W、Ti、Mo、Al、Cu、Cr和Nd的元素，或包含多个元素的合金或化合物的单层或叠层结构。

晶体管2410由第一半导体层2402、栅电极2404、以及第一半导体层2402和栅电极2404之间的第一绝缘膜2403形成。在图24A和24B中，仅示出了连接到发光元件2915的第二电极2407的晶体管2410作为构成像素的晶体管，然而，也可以使用多个晶体管。此外，在该实施例中，晶体管2410示出为顶栅型晶体管，然而，它可以是在半导体层下方具有栅电极的底栅型晶体管，或在半导体层上方和下方具有栅电极的双栅型晶体管。

在电容器2411中，第一绝缘膜2403用作电介质，将第一绝缘膜2403夹在中间的彼此相对的第二半导体层2412和第四电极2414用作一对电极。应当注意的是，图24A和24B示出了其中与第一半导体层2402同时形成的第二半导体层2412用作该对电极中的一个，以及与晶体管2410的栅电极2404同时形成的第四电极2414用作另一个电极的示例，然而，本发明不限于该结构。

作为第二绝缘膜2405，可以使用单层或无机绝缘膜或有机绝缘膜的叠层。作为无机绝缘膜，可以使用由CVD方法形成的氧化硅膜、由SOG(玻璃上旋涂)形成的氧化硅膜等等。作为有机绝缘膜，可以使用由聚酰亚胺、聚酰胺、BCB(苯并环丁烯)、丙烯酸、正型光敏有机树脂、负型光敏有机树脂等等。

作为第二绝缘膜2405，可以使用具有硅(Si)和氧(0)键的骨架结构的材料。作为该材料的替代，使用至少包含氢的有机基团(例如，烷基基团或芳香烃)。作为替代，也可以使用氟基团。或者，可以使用至少包含氢和氟基团的有机基团。

第二绝缘膜2405的表面可以通过高密度等离子体进行处理以便被氮化。高密度等离子体通过使用例如2.45GHz的高频微波来生成。注意，作为高密度等离子体，使用其电子密度为1×10¹¹至1×10¹³cm^-3且电子温度为0.2至2.0eV(更优选地，0.5至1.5eV)的高密度等离子体。由于这种以低电子温度为特征的高密度等离子体具有低动能的活性物质，可以和常规等离子体处理相比具有较小等离子体损伤而形成具有较少缺陷的膜。在高密度等离子体处理中，衬底2400的温度设定在350至450℃。此外，在用于产生高密度等离子体的装置中，用于产生微波的天线和衬底2400之间的距离设置为20至80mm(优选20至60mm)。

在氮(N)和稀有气体(包含He、Ne、Ar、Kr和Xe中的至少一种)的气氛中，或者氮、氢(H)和稀有气体的气氛中，或者氨(NH₃)和稀有气体的气氛中，进行上述高密度等离子体处理以氮化第二绝缘膜2405的表面。以高密度等离子体通过氮化处理形成的第二绝缘膜2405的表面混合以诸如H、He、Ne、Ar、Kr或Xe的元素。例如，使用氧化硅膜或氧氮化硅膜作为第二绝缘膜2405，并且其表面以高密度等离子体进行处理以形成氮化硅膜。通过利用所形成的氮化硅膜中包含的氢，晶体管2410的第一半导体层2402可以被氢化。此外，该氢化处理可以结合上述使用在第一绝缘膜2403中包含的氢的氢化处理。应当注意，绝缘膜还可以形成在通过上述高密度等离子体处理形成的氮化物膜上以便用作第二绝缘膜2405。

作为第一电极2406，可以使用由选自Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au和Mn中的一种元素，或包含多个元素的合金的单层或叠层。

第二电极2407和第四电极2417中的一个或两个可以由透明电极形成。对于透明电极，可以使用包含氧化钨的氧化铟(IWO)、包含氧化钨和氧化锌的氧化铟(IWZO)、包含氧化钛的氧化铟(ITiO)、包含氧化钛的氧化铟锡(ITTiO)等等。无需说的是，也可以使用氧化铟锡(ITO)、氧化铟锌(IZO)、对其添加了氧化硅的氧化铟锡(ITSO)等等。

优选的是使用具有不同功能的多个层形成发光层，诸如空穴注入/输运层、发光层和电子注入/输运层。

优选的是使用包含具有空穴输运特性的有机化合物材料、以及相对于有机化合物材料具有电子接受特性的无机化合物材料的复合材料来形成空穴注入/输运层。结果，在最初具有少量内部载流子的有机化合物中生成大量空穴载流子，并且因此可以获得优异的空穴注入/输运特性。通过该效果，可以比以前降低驱动电压。此外，由于空穴注入/输运层可以形成得很厚而无需增加驱动电压，因此也可以抑制由灰尘等引起的发光元件的短路。

作为具有空穴输运特性的有机化合物材料，可以给出4，4’，4”-三[N-(3-甲苯基)-N-苯氨基]三苯氨(缩写：MTDATA)；1，3，5-三[N，N-二(m-甲苯基)氨]苯(缩写：m-MTDAB)；N，N’-联苯-N，N’-双(3-甲苯基)-1，1’-二苯基-4，4’-二氨(缩写：TPD)；4，4’-双[N-(1-萘基)-N-苯氨基]二苯基(缩写：NPB)等等。然而，本发明不限于此。

作为具有电子接受特性的无机化合物材料，可以给出氧化钛、氧化锆、氧化钒、氧化钼、氧化钨、氧化铼、氧化钌、氧化锌等等。具体地，氧化钒、氧化钼、氧化钨、氧化铼是优选的，这是因为它们能够进行真空蒸镀并且可以易于处理。

电子注入/输运层通过使用具有电极输运特性的有机化合物材料来形成。具体地，可以给出三(8-羟基喹啉)铝(缩写：Alq₃)、三(4-甲基-8-羟基喹啉)铝(缩写：Almq₃)等等；然而，本发明不限于此。

对于发光层，可以使用9，10-二(2-萘基)蒽(缩写：DNA)；9，10-二(2-萘基)-2-叔-丁基蒽(缩写：t-BuDNA)；4，4’-双(2，2-二苯乙烯)联苯(缩写：DPVB i)；香豆素30；香豆素6；香豆素545；香豆素545T；二萘嵌苯；红荧烯；periflanthene；2，5，8，11-四(叔-丁基)二萘嵌苯(缩写：TBP)；9，10-二苯蒽(缩写：DPA)；5，12-二苯并四苯；4-(亚甲基二氰)-2-甲基-[p-(二甲氨基)苯乙烯基]-4H-吡喃(缩写：DCM1)；4-(亚甲基二氰)-2-甲基-6-[2-(久洛尼定-9-基)乙炔基]-4H-吡喃(缩写：DCM2)；4-(亚甲基二氰)-2-6-双[p-(二甲氨基)苯乙烯基]-4H-吡喃(缩写：BisDCM)等等。此外，还可以使用能够发射磷光的下列化合物：双[2-(4’，6’-二氟苯基)吡啶-N，C2’]铱(甲基吡啶)(缩写：FIrpic)；双{2-[3’，5’-双(三氟甲基)苯基]吡啶-N，C2’]铱(甲基吡啶)(缩写：Ir(CF3ppy)2(pic))；三(2-苯基吡啶-N，C2’)铱(缩写：Ir(ppy)3)；双(2-苯基吡啶-N，C2’)铱(乙酰丙酮)(缩写：Ir(ppy)2(acac))；双[2-(2’-噻吩)吡啶-N，C3’]铱(乙酰丙酮)(缩写：Ir(thp)2(acac))；双(2-苯基羟基喹啉-N，C2’)铱(乙酰丙酮)(缩写：Ir(pq)2(acac))；双[2-(2’-苯并噻吩)吡啶-N，C3’]铱(乙酰丙酮)(缩写：Ir(btp)2(acac))等等。

此外，作为可以用于形成发光层的高分子电致发光材料，可以给出聚对苯撑乙烯基、聚对苯撑基、聚噻吩基、或聚芴(polyflorene)基材料。

在任何情况下，可以改变发光层的结构。只要实现作为发光元件的功能，这种改变则解释为被包含作为代替提供特定空穴或电子注入/输运层或发光层或分散发光材料而提供专用电极。

第二电极2407和第四电极2417的另一个可以使用不具有光传输特性的材料来形成。例如，可以使用诸如Li或Cs的碱金属、诸如Mg、Ca或Sr的碱土金属、包含这些元素的合金(例如Mg:Ag、Al:Li、Mg:In等等)、这些元素的化合物(例如诸如CaF₂的氟化钙或诸如Ca₃N₂的氮化钙)。此外，可以使用诸如Yb或Er的稀土金属。

作为第三绝缘膜2408，可以使用与第二绝缘膜2405类似的材料。第三绝缘膜2408形成在第二电极2407的外围以便覆盖第二电极2407的边缘部分，并且具有分离相邻像素之间的发光层2409的功能。

发光层2409由单层或多层形成。当发光层2409由多层形成时，考虑到载流子传输特性，这些层可以被分类为空穴注入层、空穴输运层、发光层、电子输运层、电子注入层等等。应当注意的是，这些层之间的边界并不总是要求很清楚。形成两个层的材料可以被部分混合，其中边界可以不清楚。可以对于每个层使用有机材料或无机材料。作为有机材料，可以使用任意高分子、中分子和低分子材料。

发光元件2415由发光层2409、重叠的并将发光层2409夹在中间的第二电极2407、和第四电极2417构成。第二电极2407和第四电极2417中的一个对应于阳极，而另一个对应于阴极。当在阳极和阴极之间施加高于阈值电压的偏置电压时，电流从阳极流向阴极，由此发光元件2415发光。

描述图24B中示出的结构。应当注意的是，与图24A中的那些相同的部分由相同的附图标记表示，并省略其描述。图24B对应于图24A，其中第四绝缘膜2418额外地设置在第二绝缘膜2405和第三绝缘膜2408之间。第五电极2416和第一电极2406通过设置在第四绝缘膜2418中的接触孔而连接。

第四绝缘膜2418可以具有与第二绝缘膜2405相类似的结构。第五电极2416可以具有与第一电极2406相类似的结构。

【实施例2】

该实施例描述了使用非晶硅(a-Si:H)膜作为晶体管的半导体层的情况。图28A和28B示出了顶栅型晶体管，图29A至30B示出了底栅型晶体管。

图28A示出了具有由非晶硅形成的半导体层的晶体管的截面视图。如图28A中所示，基膜2802形成在衬底2801上。此外，像素电极2803形成在基膜2802上。第一电极2804由和像素电极2803相同的材料形成，并形成在和像素电极2803相同的层中。

对于衬底可以使用玻璃衬底、石英衬底、陶瓷衬底等等。此外，作为基膜2802，可以使用氮化铝、氧化硅、氧氮化硅等等的单层或叠层。

此外，第一布线2805和第二布线2806形成在基膜2802上。像素电极2803的边缘部分由第一布线2805覆盖。具有n型导电性的第一n型半导体层2807和第二n型半导体层2808形成在第一布线2805和第二布线2806上。半导体层2809形成在第一布线2805和第二布线2806之间的基膜2802上。半导体层2809的一部分延伸以便位于第一n型半导体层2807和第二n型半导体层2808上。应当注意的是，该半导体层由具有非结晶性的半导体膜，如非晶硅(a-Si:H)和微晶半导体(μ-Si:H)形成。栅极绝缘膜2810形成在半导体层2809上。此外，由和栅极绝缘膜2810相同的材料形成、并形成在和栅极绝缘膜2810相同的层中的绝缘膜2811也形成在第一电极2804上。应当注意的是，氧化硅膜、氮化硅膜等用于栅极绝缘膜2810。

栅电极2812形成在栅极绝缘膜2810上。此外，由和栅电极相同的材料形成、并形成在和栅电极相同的层中的第二电极2813形成在第一电极2804上，其间插有绝缘膜2811。将绝缘膜2811夹在中间的第一电极2804和第二电极2813形成电容器2819。此外，形成层间绝缘膜2814以便覆盖像素电极2803的边缘部分、驱动晶体管2818和电容器2819。

包含有机化合物的层2815和反向电极2816形成在层间绝缘层2814和设置在其中的开口部分中的像素电极2803上。其中包含有机化合物的层2815夹在像素电极2803和反向电极2816之间的区域形成了发光元件2817。

图28A中示出的第一电极2804可以由图28B中示出的第一电极2802形成。第一电极2820由和第一布线2805和第二布线2806相同的材料形成，并形成在和第一布线2805和第二布线2806相同的层中。

图29A和29B均示出了使用具有由非晶硅形成的半导体层的底栅型晶体管的半导体器件中一部分面板的截面图。栅电极2903形成在衬底2901上。第一电极2904由和栅电极相同的材料形成，并形成在和栅电极相同的层中。栅电极2903可以由高熔点金属如Ti、Cr、Mo、W和Ta形成。

栅极绝缘膜2905形成以便覆盖栅电极2903和第一电极2904。氧化硅膜、氮化硅膜等等用作栅极绝缘膜2905。

第一半导体层2906形成在栅极绝缘膜2905上。第二半导体层2907由和第一半导体层2906相同的材料形成，并形成在和第一半导体层2906相同的层中。玻璃衬底、石英衬底、陶瓷衬底等等可用作衬底。

具有n型导电性的第一n型半导体层2908和第二n型半导体层2909形成在第一半导体层2906上，第三n型半导体层2910形成在第二半导体层2907上。第一布线2911和第二布线2912分别形成在第一n型半导体层2908和第二n型半导体层2909上。由和第一布线2911和第二布线2912相同的材料形成、并形成在和第一布线2911和第二布线2912相同的层中的导电层2913形成在第三n型半导体层2910上。

第二电极由第二半导体层2907、第三n型半导体层2910和导电层2913形成。应当注意的是，将栅极绝缘膜2905夹在中间的第二电极和第一电极2904形成了电容器2920。

第一布线2911的一个边缘部分被延伸，在其上形成了像素电极2914。

形成绝缘膜2915以便覆盖像素电极2914的边缘部分、驱动晶体管2918和电容器2920。包含有机化合物的层2916和反向电极2917形成在像素电极2914和绝缘层2915上。其中包含有机化合物的层2916夹在像素电极2914和反向电极2917之间的区域形成了发光元件2918。

并不总是要求提供作为电容器的一部分第二电极的第二半导体层2907和第三n型半导体层2910。即，第二导电层2913可以用作第二电极，以便电容器具有其中栅极绝缘膜夹在第一电极2904和导电层2913之间的结构。

在图29A中，通过在形成第一布线2911之前形成像素电极2914，电容器2920可以形成具有其中栅极绝缘膜2905夹在第一电极2904和由和图29B中示出的像素电极2914相同的材料形成的第二电极2921之间的结构。

图29A和29B中的每一个示出了具有沟道蚀刻结构的反向交错晶体管，然而，也可以采用具有沟道保护结构的晶体管。参考图30A和30B描述了具有沟道保护结构的晶体管。

图30A中示出的具有沟道保护结构的晶体管与图29A中示出的具有沟道蚀刻结构的驱动晶体管2919的不同之处在于，作为用于蚀刻的掩模的绝缘层3001设置在其中形成第一半导体层2906的沟道的区域上。其他共同的部分由相同的附图标记表示。

类似地，图30B中示出的具有沟道保护结构的晶体管与图29B中示出的具有沟道蚀刻结构的驱动晶体管2919的不同之处在于，作为用于蚀刻的掩模的绝缘层3001设置在其中形成了具有沟道蚀刻结构的驱动晶体管2919中的第一半导体层2906的沟道的区域上。其他共同的部分由相同的附图标记表示。

通过使用非晶半导体膜作为形成该实施例的像素的晶体管的半导体层(沟道形成区、源区、漏区等等)，可以减小制造成本。非晶半导体膜例如可以应用于如图7中所示的像素结构。

可应用该实施例的像素结构的晶体管的结构和电容器的结构不限于上文所提到的，可以使用具有各种结构的晶体管和电容器。

该实施例可以结合实施例1自由地实现。

【实施例3】

该实施例描述了使用等离子体处理的半导体器件的制造方法来作为诸如晶体管的半导体器件的制造方法。

图31A至31C是示出了包括晶体管的半导体器件的结构示例的视图。应当注意的是，图31B对应于沿图31A的a-b的截面视图，图31C对应于沿图31A的c-d的截面视图。

图31A至31C中示出的半导体器件包括形成在衬底4601上的第一半导体膜4603a和第二半导体膜4603b，其间插有第一绝缘膜4602，形成在第一半导体膜4603a和第二半导体膜4603b上的栅电极4605，其间插有栅极绝缘膜4604，覆盖栅电极的第二绝缘膜4606和第三绝缘膜4607，以及电连接到第一半导体膜4603a和第二半导体膜4603b的源区或漏区并形成在第三绝缘膜4607上的导电膜4608。应当注意的是，在图31A至31C中，提供了具有一部分第一半导体膜4603a作为沟道区的n沟道晶体管4610a和具有一部分第二半导体膜4603b作为沟道区的p沟道晶体管4601b，然而，本发明不限于该结构。例如，在图31A至31C中，LDD区设置在n沟道晶体管4610a中，并且不设置在p沟道晶体管4601b，然而，LDD区可以设置在两个晶体管中或者不设置在任一晶体管中。

在该实施例中，通过对衬底4601、第一绝缘膜4602、第一半导体膜4603a和第二半导体膜4603b、栅极绝缘膜4604、第二绝缘膜4606或第三绝缘膜4607中的至少任意一层进行等离子体处理，来氧化或氮化半导体膜或绝缘膜，由此制造如图31A至31C中所示的半导体器件。以这种方式，通过等离子体处理氧化或氮化半导体膜或绝缘膜，改进了半导体膜或绝缘膜的表面质量，由此可以形成和通过CVD方法或溅射方法形成的绝缘膜相比更致密的绝缘膜。结果，可以抑制诸如针孔的缺陷，可以改进半导体器件等的特性。

该实施例参考附图描述了通过对如图31A至31C中所示的第一半导体膜4603a和第二半导体膜4603b或栅极绝缘膜4604施加等离子体处理，并氧化或氮化第一半导体膜4603a和第二半导体膜4603b、栅极绝缘膜4604，来制造半导体器件的方法。

首先，描述了设置在衬底上的岛形半导体膜，其中其边缘部分具有几乎垂直的形状。

首先，在衬底4601上形成第一岛形半导体膜4603a和第二岛形半导体膜4603b(图32A-1和32A-2)。第一岛形半导体膜4603a和第二岛形半导体膜4603b的形成可以通过在预先形成在衬底4601上的第一绝缘膜4602上通过溅射法、LPCVD法、等离子体CVD法等等，使用包含硅(Si)作为主要组分的材料(例如，Si_xGe_1-x等)来形成非晶半导体膜，结晶化非晶半导体膜，并且选择性地蚀刻该半导体膜。应当注意的是，非晶半导体膜可以通过诸如激光结晶化法的结晶化法、使用RTA或退火炉的热结晶化法、使用促进结晶化的金属元素的热结晶化法、或这些方法的组合来进行结晶化。应当注意的是，在图32A-1和32A-2中，第一岛形半导体膜4603a和第二岛形半导体膜4603b的边缘部分形成为以便具有几乎垂直的形状(θ＝85至100°)。

接下来，通过等离子体处理氧化或氮化第一半导体膜4603a和第二半导体膜4603b，在第一半导体膜4603a和第二半导体膜4603b的表面上形成了氧化膜或第一绝缘膜4621a和第二绝缘膜4621b(以下也称为第一绝缘膜4621a和第二绝缘膜4621b)(图32B)。例如，在其中Si用作第一半导体膜4603a和第二半导体膜4603b的情况下，氧化硅或氮化硅形成作为第一绝缘膜4621a和第二绝缘膜4621b。此外，在第一半导体膜4603a和第二半导体膜4603b通过等离子体处理被氧化之后，它们可以再次通过等离子体处理被氮化。在该情况下，氧化硅与第一半导体膜4603a和第二半导体膜4603b接触形成，并且氮氧化硅(SiN_xO_y)(x＞y)形成在氧化硅的表面上。在通过等离子体处理氧化半导体膜的情况下，在氧气气氛中进行等离子体处理(例如，包含氧气(O₂)和稀有气体(He、Ne、Ar、Kr和Xe中的至少一种)的气氛，包含氧气、氢气(H₂)和稀有气体的气氛，或包含一氧化二氮和稀有气体的气氛)。另一方面，当通过等离子体氮化半导体膜时，等离子体处理在氮气气氛中进行(例如，包含氮气(N₂)和稀有气体(包含He、Ne、Ar、Kr和Xe中的至少一种)的气氛，包含氮气、氢气和稀有气体的气氛，或包含NH₃和稀有气体的气氛)。作为稀有气体，例如可以使用Ar。或者，也可以使用其中混合了Ar和Kr的气体。因此，第一绝缘膜4621a和第二绝缘膜4621b包含用于等离子体处理的稀有气体(包含He、Ne、Ar、Kr和Xe中的至少一种)。当使用Ar时，第一绝缘膜4621a和第二绝缘膜4621b包含Ar。

此外，在包含前述气体的气氛中进行等离子体处理，其中电子密度为1×10¹¹至1×10¹³cm^-3且等离子体的电子温度为0.5至1.5eV。等离子体的电子密度很高，且在衬底4601上形成的将要被处理的对象(这里是第一半导体膜4603a和第二半导体膜4603b)附近的电子温度很低。因此，可以避免对将要被处理的对象的等离子体损伤。此外，由于等离子体的电子密度是1×10¹¹cm^-3或更高，通过等离子体处理对将要被处理的对象进行氧化或氮化而形成的氧化膜或氮化膜可以是和通过CVD方法、溅射方法等形成的膜相比具有优异的膜厚度平坦性的致密膜。此外，由于等离子体的电子温度是1eV或更低，可以在比常规等离子体处理或热氧化方法更低的温度下进行氧化处理或氮化处理。例如，即使当在比玻璃衬底的形变点低100℃或以上的温度下进行等离子体处理时，也可以充分地进行氧化处理或氮化处理。作为产生等离子体的频率，可以采用诸如微波(2.45GHz)的高频波。之后，除非特别指明的，均以上述条件进行等离子体处理。

接下来，形成栅极绝缘膜4604以覆盖第一绝缘膜4621a和第二绝缘膜4621b(图32C-1和32C-2)。栅极绝缘膜4604可以通过溅射法、LPCVD法、等离子体CVD法等等形成为具有单层结构或包含诸如氧化硅、氮化硅、氧氮化硅(SiO_xN_y)(x＞y)、或氮氧化硅(SiN_xO_y)(x＞y)的氮化物或氧化物的绝缘膜的叠层结构。例如，当Si用于第一半导体膜4603a和第二半导体膜4603b时，Si通过等离子体处理被氧化，在第一绝缘膜4621a和第二绝缘膜4621b上形成氧化硅作为栅极绝缘膜。在图32B-1和32B-2中，当通过氧化或氮化第一半导体膜4603a和第二半导体膜4603b形成的第一绝缘膜4621a和第二绝缘膜4621b具有足够厚度时，第一绝缘膜4621a和第二绝缘膜4621b可以用作栅极绝缘膜。

接着，通过在栅极绝缘膜4604上形成栅电极4605等，可以在栅极绝缘膜4604上制造分别具有第一岛形半导体膜4603a和第二岛形半导体膜4603b作为沟道区的n沟道晶体管4610a和p沟道晶体管4610b(图32D-1和32D-2)。

以这种方式，在第一半导体膜4603a和第二半导体膜4603b上提供栅极绝缘膜4604之前，通过等离子体处理来氧化或氮化第一半导体膜4603a和第二半导体膜4603b的表面，可以防止由第一沟道区的边缘部分4651a、第二沟道区的边缘部分4651b处的栅极绝缘膜4604的覆盖中的缺陷引起的栅电极和半导体膜之间的短路。即，在岛形半导体膜的边缘部分具有几乎垂直的形状(θ＝85至100°)的情况中，当通过CV9法、溅射法等等将栅极绝缘膜形成为覆盖半导体膜时，栅极绝缘膜可能断裂并在半导体膜的边缘部分处具有有缺陷的覆盖。然而，通过对其表面应用等离子体处理来预先氧化或氮化半导体膜，可以防止在半导体膜的边缘部分处栅极绝缘膜的缺陷覆盖等等。

在图32A-1至D-2中，在形成栅极绝缘膜4604之后可以通过进行等离子体处理来氧化或氮化栅极绝缘膜4604。在该情况下，通过对形成为覆盖第一半导体膜4603a和第二半导体膜4603b的栅极绝缘膜4604(图33A-1和33A-2)应用等离子体处理来氧化或氮化栅极绝缘膜4604，氧化膜或氮化膜(此后称为绝缘膜4623)形成在栅极绝缘膜4604的表面上(图33B-1和33B-2)。等离子体处理的条件可以类似于图32B-1和32B-2进行设置。此外，绝缘膜4623包含用于等离子体处理的稀有气体。例如，当使用Ar时，绝缘膜4623包含Ar。

在33B-1和33B-2中，在通过在氧气气氛中进行等离子体处理来氧化栅极绝缘膜4604之后，可以再次在氮气气氛中通过进行等离子体处理来氮化栅极绝缘膜4604。在该情况中，根据第一半导体膜4603a和第二半导体膜4603b的突出和凹陷在其上形成氧化硅或氧氮化硅(SiO_xN_y)(x＞y)，并且接触栅电极4605形成氮氧化硅(SiN_xO_y)(x＞y)。之后，通过在绝缘膜4623上形成栅电极4605等，可以制造包括分别具有第一岛形半导体膜4603a和第二岛形半导体膜4603b作为沟道区的n沟道晶体管4610a和p沟道晶体管4610b的半导体器件(33C-1和33C-2)。以这种方式，通过对栅极绝缘膜应用等离子体处理来氧化或氮化栅极绝缘膜的表面，可以改进栅极绝缘膜的表面质量，并可以形成更致密的膜。通过进行等离子体处理获得的绝缘膜和通过CVID法或溅射法形成的绝缘膜相比更致密，并具有更少诸如针孔的缺陷，因此，可以改进晶体管的特性。

在33A-1至33C-2中，通过预先对第一半导体膜4603a和第二半导体膜4603b应用等离子体处理，第一半导体膜4603a和第二半导体膜4603b的表面被氧化或氮化，然而，可以在形成栅极绝缘膜4604之后应用等离子体处理，而不对第一半导体膜4603a和第二半导体膜4603b应用等离子体处理。以这种方式，通过在形成栅电极之前应用等离子体处理，即使由于在半导体膜边缘部分处的栅极绝缘膜断裂而产生了缺陷覆盖，通过缺陷覆盖暴露的半导体膜也可以被氧化或氮化。因此，可以防止栅电极和半导体膜之间的短路等等，该短路是由半导体膜边缘部分处的栅极绝缘膜的缺陷覆盖所引起的。

以这种方式，即使当岛形半导体膜的边缘部分形成为几乎垂直形状时，通过等离子体处理氧化或氮化半导体膜或栅极绝缘膜，可以防止栅电极和半导体膜之间的短路等等，该短路是由半导体膜边缘部分处的栅极绝缘膜的缺陷覆盖所引起的。

接着，描述设置在衬底上的岛形半导体膜的边缘部分形成为具有锥形形状(θ＝30至85°)的情况。

首先，在衬底4601上形成第一岛形半导体膜4603a和第二岛形半导体膜4603b(图34A-1和34A-2)。对于岛形半导体膜4603a和4603b，通过溅射法、LPCVD法、等离子体CVD法等等，使用主要包含硅(Si)(例如Si_xGe_1-x等等)的材料，在预先形成在衬底4601上的第一绝缘膜4602上形成非晶半导体膜。接着，通过诸如激光结晶化方法、使用RTA或退火炉的热结晶化方法、使用促进结晶化的金属元素的热结晶化方法的结晶化方法来结晶化非晶半导体膜。然后，选择性地蚀刻并移除半导体膜。在图34A-1至34D-2中，岛形半导体膜4603a和4603b的边缘部分被锥形化(θ＝30至85°)。

接着，形成栅极绝缘膜4604以便覆盖第一半导体膜4603a和第二半导体膜4603b(图34B-1和34B-2)。栅极绝缘膜4604可以通过溅射法、LPCVD法、等离子体CVD法等等形成为包含诸如氧化硅、氮化硅、氧氮化硅(SiO_xN_y)(x＞y)、或氮氧化硅(SiN_xO_y)(x＞y)的氮化物或氧化物的绝缘膜的单层结构或叠层结构。

接着，通过等离子体处理氧化或氮化栅极绝缘膜4604，并且因此在栅极绝缘膜4604的表面上形成氧化物膜或氮化物膜(此后称为绝缘膜4624)(图34C-1和34C-2)。注意等离子体处理的条件可以类似于以上所述的。例如，当氧化硅或氧氮化硅(SiO_xN_y)(x＞y)用作栅极绝缘膜4604时，在包含氧气的气氛中进行等离子体处理以便氧化栅极绝缘膜4604。通过等离子体处理在栅极绝缘膜的表面上获得的膜和通过CVD法或溅射法形成的栅极绝缘膜相比更致密，并具有更少诸如针孔的缺陷，另一方面，当在包含氮气的气氛中进行等离子体处理以便氮化栅极绝缘膜4604时，可以在栅极绝缘膜4604表面上提供氮氧化硅(SiN_xO_y)(x＞y)作为绝缘膜4624。此外，在包含氧气的气氛中进行等离子体处理以便氧化栅极绝缘膜4604之后，可以再次在氮气气氛中进行等离子体处理以便氮化栅极绝缘膜4604。绝缘膜4624包含等离子体处理中使用的稀有气体。例如，当使用Ar时，绝缘膜4624包含Ar。

接着，通过在栅极绝缘膜4604上形成栅电极4605等等，可以制造包括分别具有第一岛形半导体膜4603a和第二岛形半导体膜4603b作为沟道区的n沟道晶体管4610a和p沟道晶体管4610b(图34D-1和34D-2)。

以这种方式，通过对栅极绝缘膜进行等离子体处理，在栅极绝缘膜的表面上形成由氧化膜或氮化物膜形成的绝缘膜，可以改进栅极绝缘膜表面的质量。通过等离子体处理而氧化或氮化的绝缘膜和通过CVD法或溅射法形成的栅极绝缘膜相比更致密，并具有更少诸如针孔的缺陷，因此可以改进薄膜晶体管的特性。此外，通过将半导体膜的边缘部分形成为锥形形状，可以防止在半导体膜边缘部分处的栅极绝缘膜等的缺陷覆盖引起的栅电极和半导体膜之间的短路。然而，通过在形成栅极绝缘膜之后进行等离子体处理，可以进一步防止在栅电极和半导体膜之间的短路等等。

参考附图描述与图34A-1至34D-2不同的半导体器件的制造方法。具体地，描述将等离子体处理选择性地应用于具有锥形形状的半导体膜的边缘部分的情况。

首先，在衬底4601上形成第一岛形半导体膜4603a和第二岛形半导体膜4603b(图35A-1和35A-2)。对于第一岛形半导体膜4603a和第二岛形半导体膜4603b，通过溅射法、LPCVD法、等离子体CVD法等等，在预先形成在衬底4601上的第一绝缘膜4602上使用主要包含硅(Si)的材料(例如，Si_xGe_1-x等)来形成非晶半导体膜。然后，将该非晶半导体膜结晶化，并且使用第一抗蚀剂4625a和第二抗蚀剂4625b作为掩模来选择性地蚀刻。可以应用诸如激光结晶化方法、使用RTA或退火炉的热结晶化方法、使用促进结晶化的金属元素的热结晶化方法或这些方法的组合的结晶化方法来结晶化非晶半导体膜。

接下来，在去除用于蚀刻半导体膜的第一抗蚀剂4625a和第二抗蚀剂4625b之前，进行等离子体处理以便选择性地氧化或氮化第一岛形半导体膜4603a和第二岛形半导体膜4603b的边缘部分。在第一岛形半导体膜4603a和第二岛形半导体膜4603b的边缘部分处形成氧化物膜或氮化物膜(此后也称为绝缘膜4626)(图35B-1和35B-2)。以上述条件执行等离子体处理。此外，绝缘膜4626包含在等离子体处理中使用的稀有气体。

接着，形成栅极绝缘膜4604以便覆盖第一岛形半导体膜4603a和第二岛形半导体膜4603b(图35C-1和35C-2)。可以类似上述地形成栅极绝缘膜4604。

接着，通过在栅极绝缘膜4604上形成栅电极4605等，可以制造分别具有第一岛形半导体膜4603a和第二岛形半导体膜4603b作为沟道区的n沟道晶体管4610a和p沟道晶体管4610b的半导体器件(图35D-1和35D-2)。

当第一岛形半导体膜4603a和第二岛形半导体膜4603b的边缘部分被锥形化时，在第一岛形半导体膜4603a和第二岛形半导体膜4603b的每一部分中形成的第一和第二沟道区的边缘部分4652a和4652b也被锥形化。因此，由于半导体膜和栅极绝缘膜的厚度和中心部分相比发生了变化，因此可能影响晶体管的特性。因此，通过等离子体处理选择性地氧化或氮化沟道区的边缘部分，在变成沟道区的边缘部分的半导体膜中形成了绝缘膜。因此，可以减小由于沟道区的边缘部分而导致的对晶体管的影响。

图35A-1至35D-2示出了仅对将被氧化或氮化的第一岛形半导体膜4603a和第二岛形半导体膜4603b的边缘部分应用等离子体处理的情况。然而无需说的是，等离子体处理还可以应用于将被氧化或氮化的栅极绝缘膜4604(图36A-1和36A-2)。

接下来，参考附图描述与上述不同的半导体器件的制造方法。具体地，对具有锥形形状的半导体膜应用等离子体处理。

首先，类似于前述在衬底4601上形成第一岛形半导体膜4603a和第二岛形半导体膜4603b(图36A-1和36A-2)。

接着，对第一岛形半导体膜4603a和第二岛形半导体膜4603b应用等离子体处理以便氧化或氮化第一岛形半导体膜4603a和第二岛形半导体膜4603b，由此形成氧化物膜或氮化物膜(此后也称为第一绝缘膜4627a和第二绝缘膜4627b)(图36B-1和36B-2)。可以与上述条件类似地进行等离子体处理。例如，当Si用于第一岛形半导体膜4603a和第二岛形半导体膜4603b时，形成氧化硅或氮化硅作为第一绝缘膜4627a和第二绝缘膜4627b。此外，在通过等离子体处理氧化第一岛形半导体膜4603a和第二岛形半导体膜4603b之后，可以再次进行等离子体处理以便氮化第一岛形半导体膜4603a和第二岛形半导体膜4603b。在该情况下，与第一岛形半导体膜4603a和第二岛形半导体膜4603b接触形成氧化硅或氧氮化硅(SiO_xN_y)(x＞y)，并在氧化硅的表面上形成氮氧化硅(SiN_xO_y)(x＞y)。因此，第一绝缘膜4627a和第二绝缘膜4627b包含用于等离子体处理的稀有气体。通过等离子体处理，第一岛形半导体膜4603a和第二岛形半导体膜4603b的边缘部分同时被氧化或氮化。

接着，形成栅极绝缘膜4604以便覆盖第一绝缘膜4627a和第二绝缘膜4627b(图36C-1和36C-2)。作为栅极绝缘膜4604，可以通过溅射法、LPCVD法、等离子体CVD法等等使用单层结构，或包含诸如氧化硅、氮化硅、氧氮化硅(SiO_xN_y)(x＞y)、或氮氧化硅(SiN_xO_y)(x＞y)的氮化物或氧化物的绝缘膜的叠层结构。例如，在通过等离子体处理氧化使用Si的第一岛形半导体膜4603a和第二岛形半导体膜4603b以便形成氧化硅作为在第一岛形半导体膜4603a和第二岛形半导体膜4603b的表面上的第一绝缘膜4627a和第二绝缘膜4627b的情况中，形成氧化硅作为在第一绝缘膜4627a和第二绝缘膜4627b上的栅极绝缘膜。

接下来，通过在栅极绝缘膜4604上形成栅电极4605等，可以制造包括分别具有第一岛形半导体膜4603a和第二岛形半导体膜4603b作为沟道区的n沟道晶体管4610a和p沟道晶体管4610b的半导体器件(图36D-1和36D-2)。

当半导体膜的边缘部分形成为锥形形状时，在一部分半导体膜中形成的沟道区的边缘部分变为锥形形状，其可以影响半导体元件的特性。因此，通过等离子体处理氧化或氮化半导体膜，氧化或氮化了沟道区的边缘部分，其可以减小对半导体元件的影响。

图36A-1至36D-2示出了仅对将被氧化或氮化的第一岛形半导体膜4603a和第二岛形半导体膜4603b应用等离子体处理的情况。然而无需说的是，等离子体处理还可以应用于将被氧化或氮化的栅极绝缘膜4604(图36B-1和36B-2)。在这种情况下，栅极绝缘膜4604可以在氧气气氛中通过等离子体处理被氧化，然后在氮气气氛中通过等离子体处理被氮化。因此，根据第一半导体膜4603a和第二半导体膜4603b的突出和凹陷在其上形成氧化硅或氧氮化硅(SiO_xN_y)(x＞y)，并且接触栅电极4605形成氮氧化硅(SiN_xO_y)(x＞y)。

以这种方式，通过使用等离子体处理进行氧化或氮化来改进半导体膜或栅极绝缘膜的质量，可以形成致密且令人满意的绝缘膜。结果，即使当绝缘膜形成得很薄时也可以防止诸如针孔的缺陷，由此可以实现微小且高功能性的半导体元件，诸如晶体管。

应当注意的是，在该实施例中，对图31A至31C中的第一岛形半导体膜4603a、第二岛形半导体膜4603b、或栅极绝缘膜4604应用等离子体处理以便氧化或氮化第一岛形半导体膜4603a、第二岛形半导体膜4603b、或栅极绝缘膜4604，然而，通过等离子体处理氧化或氮化的层不限于这些。例如，等离子体处理还可以应用于衬底4601或第一绝缘膜4602、第二绝缘膜4606或第三绝缘膜4607。

该实施例可以自由地与实施例1或2结合来实施。

【实施例4】

在该实施例中，参考图38A至40B描述了制造诸如晶体管的半导体器件的掩模图案的示例。

第一半导体层5610和第二半导体层5611优选由硅形成的或包含硅的结晶半导体形成。例如，使用多晶硅、单晶硅等等，其通过激光退火等结晶化硅膜来获得。此外，还可以应用呈现半导体特性的金属氧化物半导体、非晶硅、或有机半导体。

在任意情况中，在具有绝缘表面的衬底的整个表面或一部分上(具有比用作晶体管的半导体区更宽面积的区域)形成首先将要形成的半导体层。然后，通过光刻法在半导体上形成掩模图案。通过利用掩模图案蚀刻半导体层，形成具有岛形形状的第一半导体层5610和第二半导体层5611，以便包括晶体管的源区、漏区和沟道形成区。第一半导体层5610和第二半导体层5611考虑版图布局来确定。

在图38A中示出的用于形成第一半导体层5610和第二半导体层5611的光掩模提供有如图38B中所示的掩模图案5630。该掩模图案5630根据用于光刻的抗蚀剂是正型还是负型而不同。在使用正型抗蚀剂的情况中，图38B中所示的掩模图案5630制作为光屏蔽部分。掩模图案5630具有其中去除了多边形的顶部部分A的形状。此外，弯曲部分B具有通过多个步骤被弯曲以便角部不具有直角的形状。在该光掩模的图案中，例如，该图案的角部(直角三角形)被移除以便直角三角形的一边变为10μm或更短。

图38B中示出的掩模图案5630的形状被反映到图38A中所示的第一半导体层5610和第二半导体层5611。在该情况下，可以转移与掩模图案5630类似的形状，然而，掩模图案5630的角部可以具有进一步圆形的形状。即，可以提供图案形状比掩模图案5630进一步被平滑的圆形部分。

至少部分地包含氧化硅或氮化硅的绝缘层形成在第一半导体层5610和第二半导体层5611上。该绝缘层其中一个功能是栅极绝缘层。如图39A所示，第一栅极布线5712、第二栅极布线5713、和第三栅极布线5714形成为部分地与半导体层重叠。第一栅极布线5712形成为对应于第一半导体层5610。第二栅极布线5713形成为对应于第一半导体层5610和第二半导体层5611。此外，第三栅极布线5714形成为对应于第一半导体层5610和第二半导体层5611。栅极布线通过形成金属层或高度导电的半导体层、并在绝缘层上通过光刻构图该层而形成。

用于形成栅极布线的光掩模提供有如图39B中所示的掩模图案5731。掩模图案5731具有这样的图案，其中具有弯曲成L形状的直角三角形的角部被去除以便三角形的一边是10μm或更短，或等于或长于布线线宽的五分之一、并且等于或短于布线线宽的一半，由此使角部变圆。这就是说，当从上面看时，角部中布线层的周界是弯曲的。如图39B中示出的掩模图案5731的形状被反映到如图39A中示出的第一栅极布线5712、第二栅极布线5713、和第三栅极布线5714。在该情况下，可以转移与掩模图案5731类似的形状，然而，掩模图案5731的角部可以具有进一步圆形的形状。即，可以提供图案形状比掩模图案5731进一步被平滑的圆形部分。即，在第一栅极布线5712、第二栅极布线5713、和第三栅极布线5714的角部中，为了形成角部的圆形周界，一部分布线层被去除，其对应于等腰直角三角形，具有彼此垂直产生该角的两个第一直线，以及以该两个第一直线产生约45度角的第二直线。当去除该三角形时，在布线层中形成两个钝角。此时，布线层优选通过适当调节蚀刻条件和/或掩模设计来进行蚀刻，以便在每个钝角部分中与第一直线和第二直线接触地形成圆形线。注意，等腰直角三角形彼此相等的两个边的长度等于或长于布线宽度的五分之一，且等于或短于布线宽度的一半。此外，角部的内周界也按照角部的周界形成为圆形。突出部分具有抑制由于当通过等离子体进行干法蚀刻而导致的异常放电所引起的极细粉末产生的效应，凹陷部分具有当清洗衬底时冲洗掉易于堆积在角部的极细粉末的效应。结果，预期可以显著提高产量。

在形成第一栅极布线5712、第二栅极布线5713、和第三栅极布线5714之后形成层间绝缘层。层间绝缘层由诸如氧化硅的无机绝缘材料或使用聚酰亚胺、丙烯酸树脂等等的有机绝缘材料形成。诸如氮化硅或氮氧化硅的绝缘层可以插入在层间绝缘层、第一栅极布线5712、第二栅极布线5713、和第三栅极布线5714之间。此外，由氮化硅或氮氧化硅形成的绝缘层也可以设置在层间绝缘层上。该绝缘层可以防止半导体层或栅极绝缘层被对晶体管不利的诸如外来金属离子或湿气的杂质所污染。

层间绝缘膜在预定位置处具有开口。例如，提供了开口以便对应于栅极布线或下面形成的半导体层。由金属或金属化合物的单层或多层形成的布线层通过以光刻形成的掩模图案进行蚀刻而被构图为预定的图案。接着，如图40A所示，第一布线5815至第四布线5820形成为部分重叠半导体层。该布线在特定元件之间连接。该布线不在特定元件之间线性连接，而是由于版图布局的限制而以弯曲方式连接。此外，布线的宽度在接触部分或其他区域中发生改变。在接触部分中，当接触孔和布线宽度一样大或更大时，布线宽度改变以便在该部分中扩展。

用于形成第一布线5815至第四布线5820的光掩模提供有图40B中所示的掩模图案5832。在该情况中，掩模图案5832具有这样的图案，其中具有弯曲成L形状的直角三角形的角部被去除以便三角形的一边是10μm或更短，或等于或长于布线线宽的五分之一、并且等于或短于布线线宽的一半，由此使角部变圆。这就是说，当从上面看时，角部中布线层的周界是弯曲的。即，为了形成角部的圆形周界，一部分掩模图案5832被去除，其对应于等腰直角三角形，具有彼此垂直产生该角的两个第一直线，以及以该两个第一直线产生约45度角的第二直线。当去除该三角形时，在布线层中形成两个钝角。此时，布线层优选通过适当调节蚀刻条件和/或掩模设计来进行蚀刻，以便在每个钝角部分中与第一直线和第二直线接触地形成圆形线。注意，等腰直角三角形彼此相等的两个边的长度等于或长于布线宽度的五分之一，且等于或短于布线宽度的一半。此外，角部的内周界也按照角部的周界形成为圆形。突出部分具有抑制由于当通过等离子体进行干法蚀刻而导致的异常放电所引起的极细粉末产生的效应，凹陷部分具有当清洗衬底时冲洗掉易于堆积在角部的极细粉末的效应。结果，预期可以显著提高产量。当布线的角部变圆时，还预期产生更有效的电传导。此外，清洗掉多个平行布线中的灰尘是相当方便的。

图40A示出了第一n沟道晶体管5821至第四n沟道晶体管5824，第一p沟道晶体管5825和第二p沟道晶体管5826。第三n沟道晶体管5823和第一p沟道晶体管5825构成第一反相器5827，而第四n沟道晶体管5824和第二p沟道晶体管5826构成第二反相器5828。应当注意的是，包括这六个晶体管的电路构成了SRAM。由氮化硅、氧化硅等形成的绝缘层可以形成在这些晶体管上。

该实施例可以结合实施例1至3自由地实现。

【实施例5】

在该实施例中，参考图25A至25C描述了将其中形成像素的衬底密封的结构。图25A是通过密封其中形成像素的衬底而形成的面板的顶视图。图25B和25C是沿图25A中的A-A’的截面图。图25B和25C中示出的衬底通过不同的方法进行密封。

在图25A至25C中，包括多个像素的像素部分2502提供在衬底2501上，提供密封剂2506以便环绕像素部分2502，并且密封材料2507附着于此。对于像素结构，可以使用在实施例模式或实施例1中描述的结构。

在如图25B所示的面板中，如图25A所示的密封材料2507对应于反向衬底2521。透明的反向衬底2521通过使用密封剂2506作为粘附层而附着，由此通过衬底2501、反向衬底2521和密封剂2506形成了密封空间2522。反向衬底2521提供有滤色器2520和用于保护滤色器的保护膜2523。从像素部分2502中设置的发光元件发出的光通过滤色器2520被释放到外部。密封空间2522被填充以惰性树脂、液体等。应当注意的是，其中分散有吸湿材料的具有透光性质的树脂可以用作在密封空间2522中填充的树脂。此外，通过对密封剂2506和将要在密封空间2522中填充的材料使用相同的材料，可以附着反向衬底2521并可以同时密封像素部分2502。

在如图25C所示的显示面板中，如图25A所示的密封材料2507对应于密封材料2524。通过使用密封剂2506作为粘附层，附着了密封材料2524，由此通过衬底2501、密封剂2506和密封材料2524形成了密封空间2508。吸湿剂2509预先提供在密封材料2524的凹陷部分中，用于通过在密封空间2508中吸收湿气、氧气等来保持清洁的气氛，以便抑制发光元件的退化。该凹陷部分覆盖有细网型覆盖材料2510。该覆盖材料2510透过空气和湿气，但是吸湿剂2509不透过。应当注意的是，密封空间2508可以填充以诸如氮气或氩气的稀有气体，或者可以填充以惰性树脂或液体。

用于将信号传输到像素部分2502等的输入端部分2511设置在衬底2501上。诸如视频信号的信号通过柔性印刷电路(FPC)2512被传输到输入端部分2511。在输入端部分2511中，形成在衬底2501上的布线和设置在柔性印刷电路(FPC)2512中的布线通过使用其中分散了导体的树脂(各向异性导电膜(ACF))被电连接。

用于将信号输入到像素部分2502的驱动电路可以集成在其中形成像素部分2502的衬底2501上。用于将信号输入到像素部分2502的驱动电路可以形成为IC芯片，其然后可以通过COG(玻璃上芯片)连接在衬底2501上，或者IC芯片可以通过TAB(载带自动接合)或使用印刷板设置在衬底2501上。

该实施例可以自由地与实施例1至4结合来实施。

【实施例6】

本发明可以应用于结合了用于将信号输入到面板的电路的显示模块。

图26示出了其中组合了面板2600和电路衬底2604的显示模块。在图26中，控制器2605、信号驱动电路2606等形成在电路衬底2604上作为示例，然而，在电路衬底2604上形成的电路不限于这些，可以设置产生用于控制面板的信号的任何电路。

从在电路衬底2604上形成的这些电路中输出的信号通过连接布线2607被输入到面板2600。

面板2600包括像素部分2601、源极驱动器2602和栅极驱动器2603。面板2600的配置可以类似于在实施例1、2等中所描述的。在图26中，源极驱动器2602和栅极驱动器2603形成在与像素部分2601相同的衬底上，然而，本发明的显示模块不限于该配置。仅有栅极驱动器2603可以形成在和像素部分2601相同的衬底上，而源极驱动器可以形成在电路衬底上。或者，源极驱动器和栅极驱动器都可以形成在电路衬底上。

通过结合这种显示模块，可以形成各种电子器件的显示部分。

该实施例可以自由地与实施例1至5结合来实施。

【实施例模式7】

在该实施例中，描述了可以应用本发明的电子器件。电子器件包括照相机(摄像机、数字照相机等等)、投影仪、头戴式显示器(目镜型显示器)、导航系统、汽车音响、个人计算机、游戏机、便携式信息终端(移动计算机、便携式电话、电子书等等)、提供有记录介质的图像再现装置(具体地，再现诸如DVD(数字化视频光盘)的存储介质并具有能够显示所再现的图像的显示器的装置)等等。在图27A至27D中示出了电子器件的典型示例。

图27A示出了个人计算机，包括主体2711、外壳2712、显示部分2713、键盘2714、外部连接端口2715、指向鼠标2716等等。本发明应用于显示部分2713。通过使用本发明，可以减小显示部分的功率消耗。

图27B示出了提供有记录介质的图像再现装置(具体是DVD再现装置)，包括主体2721、外壳2722、第一显示部分2723、第二显示部分2724、记录介质读取部分2725(DVD等)、操作键2726、扬声器部分2727等等。第一显示部分2723主要显示图像数据而第二显示部分2724主要显示文本数据。本发明应用于第一显示部分2723和第二显示部分2724。通过使用本发明，可以减小显示部分的功率消耗。

图27C示出了便携式电话，包括主体2731、音频输出部分2732、音频输入部分2733、显示部分2734、操作开关2735、天线2736等等。本发明应用于显示部分2734。通过使用本发明，可以减小显示部分的功率消耗。

图27D示出了照相机，包括主体2741、显示部分2742、外壳2743、外部连接端口2744、遥控接收部分2745、图像接收部分2746、电池2747、音频输入部分2748、操作键2749等等。本发明应用于显示部分2742。通过使用本发明，可以减小显示部分的功率消耗。

该实施例可以自由地与实施例1至6结合来实施。

【实施例8】

该实施例参考附图中示出的应用模式描述了具有显示部分的显示面板的应用示例，该显示部分包含使用本发明的像素结构的显示器件。

具有包含使用本发明的像素结构的显示器件的显示部分的显示面板可以与运输工具、建筑物等集成。

图47A和47B示出了集成有显示器件的运输工具的例子，作为具有包含使用本发明的像素结构的显示器件的显示部分的显示面板的例子。图47A示出了其中显示面板9702用于列车主体9701中的玻璃门的示例，作为集成有显示器件的运输工具的例子。在均具有包括使用本发明的像素结构的显示器件的显示部分的显示面板9702中，通过外部信号可以容易地改变显示部分中显示的图像。因此，根据列车的乘客种类改变的时间可以改变显示面板的图像，其有望提供更有效的广告效应。

应当注意的是，具有包括使用本发明的像素结构的显示器件的显示部分的显示面板不限于能够应用于图47A所示的列车主体中的玻璃门，而是可以通过改变其形状应用于各种场合。图47B示出了其示例。

图47B示出了列车主体的内部。在图47B中，除了用于图47A所示的玻璃门的显示面板9702以外，还示出了设置在玻璃窗上的第一显示面板9703和悬挂在天花板上的第二显示面板9704。具有本发明的像素结构的第一显示面板9703提供有发光显示元件。因此，当列车满载乘客时它显示广告图像，而当列车不拥挤时它不进行显示，由此可以从列车内看到外面的景象。此外，在具有本发明的像素结构的第二显示面板9704中，通过在膜型衬底上提供诸如有机晶体管的开关元件以驱动自发光型显示元件，显示面板本身可以弯曲并进行显示。

参考图49，描述了集成有显示器件的运输工具的另一应用示例，该运输工具使用了具有包含使用本发明的像素结构的显示器件的显示部分的显示面板。

图49示出了集成有显示器件的运输工具，作为具有包含使用本发明的像素结构的显示器件的显示部分的显示面板的示例。图49示出了与汽车车身9901集成的显示面板9902的示例，作为集成有显示器件的运输工具的例子。图49中示出的具有包含使用本发明的像素结构的显示器件的显示部分的显示面板9902与汽车车身集成，并具有显示汽车运动以及按需要内部或外部输入的信息的功能，并且导航汽车到达目的地。

应当注意的是，具有包括使用本发明的像素结构的显示器件的显示部分的显示面板不限于能够应用于图49所示的汽车车身前部，而是可以通过改变其形状应用于诸如玻璃窗和门的各种场合。

参考图51A和51B，描述了集成有显示器件的运输工具的另一应用模式，该运输工具使用了具有包含使用本发明的像素结构的显示器件的显示部分的显示面板。

图51A和51B的每一个均示出了集成有显示器件的运输工具，作为具有包含使用本发明的像素结构的显示器件的显示部分的显示面板的示例。图51A示出了显示面板10102的示例，其与飞机机身10101中的乘客座位的天花板集成，作为集成有显示器件的运输工具的示例。具有包含使用本发明的像素结构的显示器件的显示部分的显示面板10102通过铰链部分10103与飞机机身10101集成。通过铰链部分10103的扩展和收缩，乘客可以观看显示面板10102。显示面板10102具有通过乘客的操作显示信息、并且用于广告和娱乐的功能。如图51B所示，通过折叠铰链部分从而将显示面板10102储藏在飞机机身10101中，可以提供起飞和着陆的安全性。在紧急情况下，通过使显示面板中的显示元件发光，可以将显示面板用作飞机机身10101的引导光。

应当注意的是，具有包括使用本发明的像素结构的显示器件的显示部分的显示面板不限于能够应用于图51A和51B所示的飞机机身10101的天花板部分，而是可以通过改变其形状应用于诸如座位和门的各种场合。例如，显示面板可以设置在乘客前方的座位后备上以便操作和观看。

在该实施例中应当注意的是，示出了列车车身、汽车车身和飞机机身作为运输工具的示例，然而，本发明不限于这些，并且可以应用于诸如摩托车、四轮交通工具(包括汽车、公共汽车等等)、火车(包括单轨列车、火车等等)和轮船。通过利用具有包括使用本发明的像素结构的显示器件的显示部分的显示面板，可以实现显示面板的尺寸减小和低功耗，同时，可以提供设置有具有满意操作的显示介质的运输工具。具体地，运输工具中显示面板的显示器可以易于通过外部信号同时全部改变，因此，这种显示面板作为对于一般消费者的广告板和灾害时刻的信息板是非常有效的。

参考图48，描述了具有包含使用本发明的像素结构的显示器件的显示部分的显示面板的应用示例。

图48示出了包括在膜型衬底上的诸如有机晶体管的开关元件的显示面板以驱动自发光型显示元件的应用示例，由此显示面板本身可以弯曲并进行显示。在图48中，显示面板设置在户外设置的柱体的弯曲表面上，诸如作为建筑物的电线杆。这里，显示面板9802设置用于作为柱体的电线杆9801。

如图48所示的显示面板9802放置在电线杆的高度中央处，其位于高于人的视线的位置。在显示面板9802上显示的图像可以通过从运输工具9803中观看显示面板9082来识别。当在相同的图像显示在设置用于竖立在户外的大量电线杆的显示面板9802中时，观看者可以识别信息和广告显示。在图48中，设置用于电线杆9801的显示面板9802可以通过外部信号易于显示相同的图像，有望实现相当有效的信息显示和广告效应。此外，通过提供自发光显示元件作为本发明的显示面板中的显示元件，即使在夜间显示面板也可以有效地用作高可视性显示介质。

参考图50，描述了具有包含使用本发明的像素结构的显示器件的显示部分的显示面板的应用于图48以外的另一结构的示例。

图50示出了具有包含使用本发明的像素结构的显示器件的显示部分的显示面板的应用示例。图50示出了结合在预制浴室的侧壁中的显示面板10002的示例，作为集成型显示器件的示例。图50中示出的具有包含使用本发明的像素结构的显示器件的显示部分的显示面板10002与预制浴室10001集成，因此用户可以观看显示面板10002。显示面板10002具有通过用户的操作显示信息、并且用于广告和娱乐的功能。

具有包括使用本发明的像素结构的显示器件的显示部分的显示面板不限于能够应用于图50所示的预制浴室10001的侧壁，而是可以通过改变其形状应用于各种场合，包括集成在镜子表面或浴盆的部分中。

图46示出了提供在建筑物中具有大型显示部分的电视设备的示例。图46包括外壳2010、显示部分2011、作为操作部分的遥控装置2012、扬声器部分2013等等。具有包括使用本发明的像素结构的显示器件的显示部分的显示面板应用于制造显示部分2011。如图46所示的电视设备，其与建筑物集成作为壁挂型，可以不占用很大空间而设置。

在该实施例中，示出了电线杆作为具有柱体的建筑物的示例，并且示出了预制浴室作为建筑物，然而，该实施例不限于这些，并且可以使用可以设置显示面板的任何建筑物。通过应用具有包括使用本发明的像素结构的显示器件的显示部分的显示器件，可以实现显示器件的尺寸减小和低功耗，同时，可以提供设置有具有满意操作的显示介质的运输工具。

本申请基于2005年9月16日于日本专利局提交的日本专利申请第2005-269323号，其全文在此结合作为参考。

Claims (11)

1. 一种半导体器件，包括：

第一晶体管，包括栅极、第一端和第二端；

第二晶体管，包括栅极、第一端和第二端；

第三晶体管，包括栅极、第一端和第二端；

第四晶体管，包括栅极、第一端和第二端；

第五晶体管，包括栅极、第一端和第二端；

第一电容器，包括一个电极和另一个电极；

第二电容器，包括一个电极和另一个电极；

电源线，

其中所述电源线连接到所述第一晶体管的所述第一端、所述第二晶体管的所述第一端、所述第一电容器的所述一个电极以及所述第二电容器的所述一个电极，

其中所述第一电容器的所述另一个电极连接到所述第一晶体管的所述栅极，

其中所述第一晶体管的所述第二端通过第一开关连接到所述第一晶体管的所述栅极，

其中所述第二电容器的所述另一个电极连接到所述第二晶体管的所述栅极，

其中所述第二晶体管的所述第二端通过第二开关连接到所述第二晶体管的所述栅极，

其中所述第一电容器的所述另一个电极和所述第一晶体管的所述栅极通过第三开关连接到所述第二电容器的所述另一个电极和所述第二晶体管的所述栅极。

2. 一种半导体器件，包括：

第一晶体管，包括栅极、第一端和第二端；

第二晶体管，包括栅极、第一端和第二端；

第三晶体管，包括栅极、第一端和第二端；

第四晶体管，包括栅极、第一端和第二端；

第五晶体管，包括栅极、第一端和第二端；

第六晶体管，包括栅极、第一端和第二端；

第七晶体管，包括栅极、第一端和第二端；

第一电容器，包括一个电极和另一个电极；

第二电容器，包括一个电极和另一个电极；以及

电源线，

其中所述电源线连接到所述第一晶体管的所述第一端、所述第一电容器的所述一个电极、所述第二晶体管的所述第一端以及所述第二电容器的所述一个电极，

其中所述第一电容器的所述另一个电极连接到所述第一晶体管的所述栅极，

其中所述第一电容器的所述另一个电极和所述第一晶体管的所述栅极连接到所述第六晶体管的所述第一端，

其中所述第一晶体管的所述第二端连接到所述第四晶体管的所述第一端，

其中所述第四晶体管的所述第二端连接到所述第一晶体管的所述栅极，

其中所述第一晶体管的所述第二端连接到所述第三晶体管的所述第一端，

其中所述第一晶体管的所述第二端连接到所述第七晶体管的所述第一端，

其中所述第二电容器的所述另一个电极连接到所述第二晶体管的所述栅极，

其中所述第二电容器的所述另一个电极和所述第二晶体管的所述栅极连接到所述第六晶体管的所述第二端

其中所述第二晶体管的所述第二端连接到所述第五晶体管的所述第一端，以及

其中所述第五晶体管的所述第二端连接到所述第二晶体管的所述栅极。

3. 一种半导体器件，包括：

第一晶体管，包括栅极、第一端和第二端；

第二晶体管，包括栅极、第一端和第二端；

第三晶体管，包括栅极、第一端和第二端；

第四晶体管，包括栅极、第一端和第二端；

第五晶体管，包括栅极、第一端和第二端；

第六晶体管，包括栅极、第一端和第二端；

第七晶体管，包括栅极、第一端和第二端；

第一电容器，包括一个电极和另一个电极；

第二电容器，包括一个电极和另一个电极；以及

电源线，

其中所述电源线连接到所述第一晶体管的所述第一端、所述第二晶体管的所述第一端、所述第一电容器的所述一个电极以及所述第二电容器的所述一个电极，

其中所述第一电容器的所述另一个电极连接到所述第一晶体管的所述栅极，

其中所述第一晶体管的所述第二端连接到所述第四晶体管的所述第一端，

其中所述第四晶体管的所述第二端连接到所述第一晶体管的所述栅极，

其中所述第一晶体管的所述第二端连接到所述第七晶体管的所述第一端，

其中所述第二电容器的所述另一个电极连接到所述第二晶体管的所述栅极，

其中所述第二晶体管的所述第二端连接到所述第五晶体管的所述第一端，

其中所述第五晶体管的所述第二端连接到所述第二晶体管的所述栅极，

其中所述第一电容器的所述另一个电极和所述第一晶体管的所述栅极连接到所述第六晶体管的所述第一端，

其中所述第二电容器的所述另一个电极和所述第二晶体管的所述栅极连接到所述第六晶体管的所述第二端，以及

其中所述第二晶体管的所述第二端连接到所述第三晶体管的所述第一端。

4. 根据权利要求1所述的半导体器件，

其中所述第一晶体管的所述第二端通过第四开关连接到源极信号线。

5. 根据权利要求1所述的半导体器件，

其中所述第一晶体管的所述第二端通过第五开关连接到发光元件的电极。

6. 根据权利要求1所述的半导体器件，

其中所述第一晶体管、所述第二晶体管和所述第三晶体管的至少一个包括金属氧化物半导体。

7. 根据权利要求1所述的半导体器件，

其中所述第一晶体管、所述第二晶体管和所述第三晶体管的至少一个包括ZnO、a-InGaZnO、SiGe和GaAs的至少一个。

8. 根据权利要求2和权利要求3的任一项所述的半导体器件，

其中所述第三晶体管的所述第二端连接到源极信号线。

9. 根据权利要求2和权利要求3的任一项所述的半导体器件，

其中所述第七晶体管的所述第二端连接到发光元件的电极。

10. 根据权利要求2和权利要求3的任一项所述的半导体器件，

其中所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管和所述第七晶体管的至少一个包括金属氧化物半导体。

11. 根据权利要求2和权利要求3的任一项所述的半导体器件，

其中所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管和所述第七晶体管的至少一个包括ZnO、a-InGaZnO、SiGe和GaAs的至少一个。

Images