CN102768970A - 电子束投射装置、处理基板及制造电子束投射装置的方法 - Google Patents

电子束投射装置、处理基板及制造电子束投射装置的方法 Download PDF

Info

Publication number
CN102768970A
CN102768970A CN2011102415693A CN201110241569A CN102768970A CN 102768970 A CN102768970 A CN 102768970A CN 2011102415693 A CN2011102415693 A CN 2011102415693A CN 201110241569 A CN201110241569 A CN 201110241569A CN 102768970 A CN102768970 A CN 102768970A
Authority
CN
China
Prior art keywords
substrate
tip
piezoelectric
bias voltage
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102415693A
Other languages
English (en)
Other versions
CN102768970B (zh
Inventor
蔡飞国
于淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102768970A publication Critical patent/CN102768970A/zh
Application granted granted Critical
Publication of CN102768970B publication Critical patent/CN102768970B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31752—Lithography using particular beams or near-field effects, e.g. STM-like techniques
    • H01J2237/31759—Lithography using particular beams or near-field effects, e.g. STM-like techniques using near-field effects, e.g. STM
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Micromachines (AREA)
  • Electron Beam Exposure (AREA)

Abstract

本发明提供一种电子束投射装置、制造电子束投射装置的方法以及使用电子束投射装置处理基板的方法。示范例的电子束投射装置包括具有多个芯片的基板，其中每个芯片包括芯片架构。芯片架构包括压电薄膜部分以及设置于压电薄膜部分上方的尖端。本发明可降低工艺时间及成本。

Description

电子束投射装置、处理基板及制造电子束投射装置的方法
技术领域
本发明涉及一种电子束投射装置及其方法。
背景技术
半导体集成电路(IC)工业已经历过快速成长。在集成电路沿革的过程，当几何尺寸(例如可用制造工艺建构的最小组件(或线))降低时，功能性密度(亦即单位芯片面积上的互连装置的数目)增加。这种制造工艺的尺寸微缩通常通过增加制造效率以及降低相关成本产生效益，但同时也增加制造IC的复杂度，且为使这些发展得以具体实现，IC制造工艺领域的技术发展需要同步进行。
发明内容
有鉴于此，本发明提供一种电子束投射装置。电子束投射装置包括基板，基板具有多个芯片。每个芯片包括芯片架构。芯片架构具有压电薄膜部分，以及设置于压电薄膜部分上方的尖端。电子束投射装置可能还包括电耦接压电薄膜部分的第一偏移特征。压电薄膜部分及第一偏压特征被组态以至于当第一偏压特征改变施加到压电薄膜部分的第一偏压时尖端的一位置被调整。电子束投射装置还包括电耦接尖端的第二偏压特征，尖端及第二偏压特征被组态以至于尖端通过第二偏压特征根据施加到尖端的第二偏压处理另一基板。第一偏压特征及第二偏压特征包括铝及铜其中一种。基板可能包括硅。在范例中，尖端包括设置于压电薄膜部分上方的第一部分以及设置于第一部分上方的第二部分。第一部分包括半导体材料，例如硅。第二部分包括导电材料，例如铂。在范例中尖端具有大约5nm到10nm的弯曲半径。尖端具有小于或等于大约0.01nm2的尖端面积。多个芯片通过浅沟槽(STI)绝缘特征彼此隔离。
在另一实施例中，本发明提供一种以电子束投射装置处理基板的方法。方法可能包括提供第一基板在第二基板上，其中第一基板具有多个芯片，每个芯片包括压电部分及耦接压电部分的尖端；施加第一偏压到每一芯片的压电部分，以至于每一尖端被定位实施程序于第二基板；以及施加第二偏压到每一芯片的尖端，以至于程序被实施于第二基板。方法可能还包括在程序实施到第二基板的期间变化第一偏压到每一芯片的压电部分。施加第一偏压到每一芯片的压电部分，以至于每一尖端被定位实施程序于第二基板包括控制每一尖端在x、y及z方向的位移。施加第一偏压到每一芯片的压电部分，以至于每一尖端被定位实施程序于第二基板包括实施光刻程序于第二基板。施加第一偏压到每一芯片的压电部分，以至于每一尖端被定位实施程序于第二基板包括实施氧化程序于第二基板。施加第一偏压到每一芯片的压电部分，以至于每一尖端被定位实施程序于第二基板可能包括实施测量程序及检验程序其中一个于第二基板。
在另一范例，本发明提供一种制造电子束投射装置的方法。范例的方法包括形成多个压电特征于基板上；以及形成多个尖端于多个压电特征上。方法可能还包括形成多个第一偏压特征，以至于每一压电特征电耦接多个第一偏压特征的一个。方法可能还包括形成多个第二偏压特征，以至于每一尖端电耦接多个第二偏压特征的一个。
本发明的实施例可降低工艺时间及成本。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举实施例，并配合附图，详细说明如下。
附图说明
图1为一俯视图是依据本公开的实施例显示使用多尖端处理元件基板的装置；
图2为一透视图是依据本公开的实施例显示图1的装置的一部分；
图3为一透视图是依据本公开的实施例显示图1的装置的一芯片部位；
图4为一透视图是依据本公开的实施例显示使用具有多尖端的装置实施制造工艺于元件基板上；
图5为一透视图是依据本公开的实施例显示使用具有多尖端的装置实施另一制造工艺于元件基板上；以及
图6为一流程图是说明依据本公开的实施例使用具有多尖端的装置处理元件基板的方法。
【主要附图标记说明】
100～电子束投射装置；110～基板；
120～校准符号；130～芯片；
140～绝缘特征；160～部分；
170～压电特征；172～基底部分；
174～尖端部分；180～偏压特征；
182～偏压特征；184～偏压特征；
186～偏压特征；190～偏压特征；
192～偏压特征；194～偏压特征；
200～电子束投射装置；210～基板；
230～芯片架构；232～压电特征；
234～基底部分；236～尖端部分；
240～导电特征；250～晶片载台；
260～元件基板；262～图样；
270～元件基板；272～氧化特征；
300、310、320、330～方法步骤；
具体实施方式
可了解到，以下公开提供许多不同实施例或范例，用于实施不同公开的特征。特定范例的要素与排列描述如下以简化本公开。当然，仅是范例而不是限制。此外，在各种范例中本公开可能重复附图标记及/或字母。重复是为了简化及清楚的目的而不是阐述各种实施例之间的关系及/或组态。另外，本公开中特征在另一特征上，特征连接到，及/或耦接到另一特征上的形式紧接着可能包括形成特征直接接触的实施例，并且可能也包括形成额外特征插入特征的实施例，以至于特征可能不是直接接触。
此外，空间相对的术语，举例来说，“较低”、“较高”、“水平的”、“垂直的”、“在...之上”、“在...之下”、“上”、“下”、“顶”、“底”等等以及其衍生字(例如水平地、向下地、向上地等等)用于本公开的案例的一个特征相关另一特征。空间相关的术语是要覆盖具有特征的装置的不同方向。举例来说，假如在附图中的装置被翻转，描述为“在其他元件之下”的元件或特征可能被指向为在元件或特征之上。因此，示范例的用语“在...之下”可能包括“在...之上”及“在...之下”的方向。装置可能转向(旋转90度或其他方向)且在此使用的空间上相对描述可能因此相等地解释。
图1为一俯视图是依据本公开的实施例显示使用多尖端处理元件基板的装置。电子束投射装置100使用多尖端处理元件基板(晶片)，例如，集成电路元件基板。图1因为要清楚表达本公开的观念已经简化。其他特征已经加入到电子束投射装置100，且可在电子束投射装置100的其他实施例中取代或减少描述于以下的一些特征。
电子束投射装置100包括基板(晶片)110。在实施例中，基板110是硅基板。基板110可能是硅的材料所制成。因此，基板110包括基本半导体、例如锗、包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟的化合物半导体、包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP合金半导体或其组合。在另一实施例中，基板110是绝缘层上半导体(SOI)。
校准符号120设置在基板110上。设定校准符号120使基板可与装置基板排成直线。校准符号120可能包括多晶硅架构、金属架构、介电架构或其组合。电子束投射装置100可能相较于图1的装置包括更少或更多校准符号120。
基板110包括芯片130。如以下描述，每个芯片130包括一个芯片架构，芯片架构包括用于处理装置基板的尖端。举例来说，尖端可能用于执行光刻程序、氧化程序、检验程序、测量程序、其他适当程序或其组合于装置基板上。在实施例中，每个芯片130实质上具有方型的外观。在范例中，每个芯片130的长度大约60μm到大约140μm，且每个芯片130宽度大约60μm到大约140μm。在范例中，每个芯片130长度大约100μm，宽度大约100μm。此外，芯片130可能不是正方形。
绝缘特征140设置于基板110。在实施例中，绝缘特征140环绕每个芯片130，用以隔离芯片130及其他芯片。绝缘特征140利用绝缘技术，例如区域硅氧化(local oxidation of silicon，LOCOS)及/或浅沟槽绝缘(STI)定义及/或电性地绝缘各种芯片130及/或其他基板110区域。在实施例中，绝缘特征140是沟槽，特别是浅沟槽绝缘沟槽，其填满介电材料，例如氧化硅、氮化硅、氮氧化硅、其他适当材料或其组合。绝缘特征140可能以任何程序形成。举例来说，形成STI包括使用光刻程序曝光基板部分、蚀刻基板各自曝光的部分(举例来说，通过使用干蚀刻程序及/或湿蚀刻程序)，以及使用介电材料填满沟槽(举例来说，通过使用化学气相沉积程序)。举例来说，填满的沟槽可能有多层架构，例如填满氮化硅或氧化硅的热氧化物衬层。
电子束投射装置100的部分160包括四个具有芯片架构的芯片130。另一范例可能相较于图2包括更多或更少的芯片。每个芯片130包括压电特征170。压电特征170包括压电材料，例如磷铁锰矿(berlinite(AIPO4))、石英(quartz(SiO2))、gallium orthophosphate(GaPO4)、langasite(La3Ga5SiO14)、钛酸钡(barium titanate(BaTiO3))、钛酸铅(lead titanate(PbTiO3))、锆钛酸铅(leadzirconate titanate(Pb[ZrxTi 1-x]O3)(PZT))、铌酸钾(potassium niobate(KNbO3))、lithium niobate(LiNbO3)、lithium tantalite(LiTaO3)、钨酸钠(sodium tungstate(Na2WO3))、Ba2NaNb5O5、Pb2KNb5O15、Pb2KNb5O15、sodium potassium niobate(NaKNb)、bismuth ferrite(BiFeO3)、铌酸钡纳(sodium niobate(NaNbO3))、其他压电材料或其组合。
每个芯片130也包括一个尖端，尖端物理上地耦接压电特征170。在实施例中，尖端包括基底部分172及尖端部分174。基底部分172设置于压电薄膜部分170上且尖端部分174设置于基底部分上。在实施例中，基底部分172包括半导体材料，例如硅。硅基板部分172可能掺杂n型或p型。此外，基板部分172可能包括其他材料，例如氮化硅。另外，在实施例中，尖端部分174包括导电材料，例如铝。另外，尖端部分174可能包括其他导电材料，例如PtIr或TiN。在范例中，尖端有大约5nm到10nm的弯曲半径。在范例中，尖端的面积大约0.01mm2。在范例中，每个尖端可写入大约10nm到20nm的线宽。
各种偏移特征180、182、184及186电耦接压电特征170。在实施例中，偏移特征180、182、184及186包括导电材料，例如铜、铝、其他适当的导电材料或其组合。偏移特征180、182、184及186可能施加偏压到各自的压电特征170以变化各自压电特征的形状。通过对压电特征170施加偏压，每个压电特征170控制各自尖端的位置(位移)。特别是，通过偏移各自压电特征170，每个尖端可能在x方向、y方向及/或z方向移动。
图3为一透视图是依据本公开的实施例显示图1的装置的一芯片部位。为更清楚表达本公开的概念，图3已经简化。举例来说，在实施例中，基板110及绝缘特征140由电子束投射装置100的芯片130的透视图中移除。附加特征可加到电子束投射装置100的芯片130，以下描述的一些特征在电子束投射装置100的芯片的其他实施例中也可能被取代或减少。
芯片130包括芯片架构，芯片架构具有压电特征170及耦接压电特征170的尖端。尖端包括基底部分172及尖端部分174。在实施例中，偏移特征190及192电耦接压电特征170。类似于偏压特征180、182、184及186，偏移特征190及192可能施加偏压到压电特征170以改变压电特征170的形状。通过偏移压电特征170，压电特征170可控制尖端位置(位移)，特别是基底部分172及尖端部分174的位置(及位移)。更特别的是，通过偏移压电特征170，每个尖端可能在x方向、y方向及/或z方向移动。在实施例中，偏移特征194电耦接尖端(基底部分172/尖端部分174)。偏移特征194可能施加偏压到尖端，所以尖端根据施加的偏压处理装置基底。在范例中，大约是10V到100V偏压可能经由偏移特征194施加到尖端以完成装置基底的各种程序。举例来说，偏压可能被调整以至于尖端写入特定线宽。
图4为一透视图是依据本公开的实施例显示使用具有多尖端的装置实施制造工艺于装置基板上。为更清楚表达本公开的概念，图3已经简化。附加特征可加到电子束投射装置100的芯片130，以下描述的一些特征在电子束投射装置100的芯片的其他实施例中也可能被取代或减少。
电子束投射装置200包括基板(晶片)210，基板210有一阵列的芯片架构230。每个芯片架构包括压电特征232及尖端，尖端具有基底部分234及尖端部分236。尖端被设置于压电特征232之上。基板210、压电特征232、基板部分234以及尖端部分236分别类似于上述的基板110、压电特征170、基底部分172以及尖端部分174。偏压特征(未描述)电耦接每个芯片架构230。在范例中，每个芯片架构230包括电耦接压电特征232的偏压特征以及电耦接尖端(基底部分234/尖端部分236)的偏压特征。电子束投射装置200还包括电连接基板210的导电特征240，其可用于施加各种偏压到偏压特征，然后到压电特征以及电子束投射装置的尖端以完成元件基板的处理。
电子束投射装置200定位于晶片载台250上面，且有一元件基板260在晶片载台250上。元件基板260可能是半导体基板、空白遮光罩、玻璃基板、平板基板或其他适当的基板。元件基板260可能包括纪录媒体，例如能量感应阻(或材料)层形成其上。在图4，电子束投射装置200实施光刻程序于元件基板260上而不使用遮罩。通过施加各种偏压到每个电子束投射装置200的芯片架构230实施光刻程序以曝光元件基板260，以至于元件基板纪录其中的模型(或设计)。在实施例中，曝光后的元件基板形成各种图样262。图样262可能以设置于基板260内的沟槽所形成。
更精确的说，各种偏压被施加到每个芯片架构230的压电特征232以定位在x方向、y方向及/或z方向的每个对应的尖端。当跨越元件基板260扫描电子束投射装置200时，各种偏压也施加到尖端以获得预期的图样262。当电子束投射装置200被带到靠近装置基板260，施加到芯片架构230阵列的各种偏压可能导致电子束投射装置及元件基板260之间的电子反应。举例来说，各种偏压可能施加到芯片架构230的尖端导致尖端作用成电子束写入器，以至于由芯片架构230的尖端放射出的电子破坏设置于装置基板260上的能量感应层的化学链结。形成于元件基板260上的图样262、对应图样262的芯片架构230的尖端通过偏压施加到压电特征而被定位到接近元件基板260，且偏移尖端导致电子束投射装置200及元件基板260的某些位置的电子反应，以至于曝光的元件基板260的链结被破坏掉。电子束投射装置200的尖端促使电子束投射装置200与装置基板260之间的电子光束型态反应。可了解到偏压可能施加到装置基板260。因此，各种偏移可能施加到电子束投射装置200以及元件基板260以完成模型结果。
图5为一透视图是依据本公开的实施例显示使用具有多尖端的电子束投射装置实施另一制造工艺于元件基板上。为更清楚表达本公开的概念，图5已经简化。附加特征可加到电子束投射装置100的芯片130，以下描述的一些特征在电子束投射装置100的芯片的其他实施例中也可能被取代或减少。
在图5，电子束投射装置200定位在晶片载台250上方，且元件基板270定位在晶片载台250上。元件基板270类似于元件基板260。在实施例中，装置基板270是包括硅的半导体基板。在图5，电子束投射装置200实施氧化程序在装置基板270而不使用遮罩。通过实施各种偏移到电子束投射装置200的每个芯片架构230实施氧化程序以形成氧化特征272，例如氧化硅在元件基板270。更特别的是，各种偏压施加到每个芯片架构230的压电特征232以定位在x方向、y方向及/或z方向的对应尖端。当跨越元件基板270扫描电子束投射装置200时，各种偏压也施加到尖端以完成氧化特征272。当电子束投射装置200被带到接近元件基板270，各种施加到芯片架构230阵列的偏压可能在各种位置引起电子束投射装置200及元件基板270之间的电子反应。举例来说，氧化特征272形成于元件基板270上，对应氧化特征272的芯片架构的尖端经由施加偏压到对应的压电特征232被定位到接近元件基板270，且尖端偏压到引起电子束投射装置200及元件基板270之间的电子反应，以至于形成各种氧化特征272。电子束投射装置200的尖端促使电子束投射装置200及元件基板270之间的电子束型态反应。可了解到偏压可能施加到元件基板270。因此，各种偏压可能施加到电子束投射装置200及元件基板270以完成各种氧化结果。
图6为一流程图是说明依据本公开的实施例使用具有多尖端的电子束投射装置处理元件基板的方法。方法300在步骤310开始，提供第一基板在第二基板上。第一基板具有多个芯片，每个芯片包括压电部分以及设置于压电部分之上的尖端。第一基板可能是在此描述的基板，例如电子束投射装置100或电子束投射装置200。第二基板200是元件基板，例如整合元件基板。在步骤320，第一偏压施加到每一芯片的压电部分，使每一尖端定位以对第二基板进行制造工艺。举例来说，每个尖端可能被定位于x方向、y方向及/或z方向。在步骤330，第二偏压施加到每个芯片尖端以对第二基板实施制造工艺。第一及第二偏压可在第二基板上完成光刻程序(换言之，如图4所示将第二基板图案化)或氧化程序(换言之，如图5所示于第二基板形成氧化特征)。通过第一基板，光刻及氧化程序可能实施于第二基板而不使用遮罩。第一及第二偏压可能也实施测量程序(举例来说，分析第二基板的轮廓的程序)或检验程序(举例来说，评估缺陷及/或污点的分布)。第一及第二电压也可能于第二基板实施各种其他程序。附加步骤可能在方法300之前实施，在方法300期间实施以及在方法300之后实施，且一些描述的步骤可能以其他实施例取代或删减。
在范例中，类似于第一基板的测试基板可能在对第二基板实施程序之前预扫描第二基板。测试基板包括多个芯片，每个芯片包括压电部分及设置于压电部分之上的尖端。测试基板可能是在此描述的装置，例如电子束投射装置100或电子束投射装置200。对比第一基板，测试基板包括尖端，其尖端大于第一基板的尖端。预扫描测试基板可能在第一基板实施程序之前由第二基板移除分子。这可能延伸第一基板的寿命。
在范例中，第一基板包括多个尖端，可写入大约10nm到20nm线宽至第二基板上。写入的线宽可能通过变化施加到每个芯片的尖端的偏压电流或位置高度而调整。举例来说，第一基板的尖端的偏压电流可能变化成写入大约10nm到20nm的线宽在第一线条上。假如所需的线宽大于20nm，邻近的第一及第二尖端可能被偏压使之符合所需的写入线宽。例如，欲在第二基板上写入一具有大约23nm宽度的线，第一基板的第一尖端的偏压电流可能被调整成写入具有大约11nm的线宽作为第二基板的第一线条，且第一基板的邻近的第二尖端的偏压电流可能调整成写入大约12nm的线宽作为第二基板上的线条。第一及第二线条可能结合形成具有大约23nm宽度的线(或带)于第二基板。
在技术节点逐渐微缩之下，例如20nm技术节点或以下，多尖端装置特别有用。举例来说，光刻程序及氧化程序可能以在此描述的多尖端装置实施而不使用遮罩，这样可能降低工艺时间及成本。此外，使用实施氧化程序的装置可能减少传统制造工艺中需要的热预算。多尖端装置也可能用于实施检验及测量程序。可观察到多尖端装置可能促使处理的基板的电子光型态反应而不会遭遇传统电子束写入所遭遇到的问题，例如电子空间充电效应及/或第二电子缺陷。不同实施例可能有不同优点，上述的优点并非为形成任何的实施例所必要。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (14)

1.一种电子束投射装置，包括：
一基板，具有多个芯片，其中每个芯片包括一芯片架构，该芯片架构具有：
一压电薄膜部分；以及
一尖端，设置于该压电薄膜部分上方。
2.根据权利要求1所述的电子束投射装置，还包括电耦接该压电薄膜部分的一第一偏压特征，该压电薄膜部分及该第一偏压特征被设定为当该第一偏压特征改变施加到该压电薄膜部分的一第一偏压时该尖端的一位置被调整。
3.根据权利要求2所述的电子束投射装置，还包括电耦接该尖端的一第二偏压特征，该尖端及该第二偏压特征被设定以使该尖端根据施加于该尖端的一第二偏压处理另一基板；
其中该第一偏压特征及该第二偏压特征包括铝及铜其中一种。
4.根据权利要求1所述的电子束投射装置，其中该尖端包括设置于该压电薄膜部分上方的一第一部分以及设置于该第一部分上方的一第二部分。
5.根据权利要求4所述的电子束投射装置，其中该第一部分包括一半导体材料；以及
该第二部分包括一导电材料；
其中该半导体材料是硅；以及
该导电材料是铂。
6.根据权利要求1所述的电子束投射装置，其中该尖端具有大约5nm到10nm的曲率半径；
其中该尖端具有小于或等于大约0.01nm2的尖端面积；
其中该多个芯片通过一浅沟槽绝缘特征彼此隔离。
7.一种以电子束投射装置处理基板的方法，包括：
提供一第一基板在一第二基板上，其中该第一基板具有多个芯片，每个芯片包括一压电部分及位于该压电部分上方的一尖端；
施加一第一偏压到每一芯片的该压电部分，以至于每一尖端被定位以对该第二基板上进行一制造工艺；以及
施加一第二偏压到每一芯片的该尖端，以至于该制造工艺被实施于该第二基板。
8.根据权利要求7所述的处理基板的方法，还包括在该制造工艺实施于该第二基板的期间变化该第一偏压到每一芯片的该压电部分。
9.根据权利要求7所述的处理基板的方法，其中该施加该第一偏压到每一芯片的该压电部分，以至于每一尖端被定位以对该第二基板进行制造工艺，包括控制每一尖端在x、y及z方向的位移。
10.根据权利要求7所述的处理基板的方法，其中该施加该第一偏压到每一芯片的该压电部分，以至于每一尖端被定位以对该第二基板进行制造工艺，包括实施一光刻程序于该第二基板。
11.根据权利要求7所述的处理基板的方法，其中该施加该第一偏压到每一芯片的该压电部分，以至于每一尖端被定位以对该第二基板进行制造工艺，包括实施一氧化程序于该第二基板。
12.根据权利要求7所述的处理基板的方法，其中该施加该第一偏压到每一芯片的该压电部分，以至于每一尖端被定位以对该第二基板实施一测量程序或一检验程序之一。
13.一制造电子束投射装置的方法，包括：
形成多个压电特征于一基板上；以及
形成多个尖端于多个压电特征上，以至于每个压电特征上方皆设置该多个尖端之一。
14.根据权利要求13所述的制造电子束投射装置的方法，还包括形成多个第一偏压特征，以至于每一压电特征电耦接该多个第一偏压特征的一个；
形成多个第二偏压特征，以至于每一尖端电耦接该多个第二偏压特征的一个。
CN201110241569.3A 2011-05-05 2011-08-17 电子束投射装置、处理基板及制造电子束投射装置的方法 Active CN102768970B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/101,443 US8624338B2 (en) 2011-05-05 2011-05-05 Multi-nanometer-projection apparatus for lithography, oxidation, inspection, and measurement
US13/101,443 2011-05-05

Publications (2)

Publication Number Publication Date
CN102768970A true CN102768970A (zh) 2012-11-07
CN102768970B CN102768970B (zh) 2015-11-25

Family

ID=47089689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110241569.3A Active CN102768970B (zh) 2011-05-05 2011-08-17 电子束投射装置、处理基板及制造电子束投射装置的方法

Country Status (2)

Country Link
US (1) US8624338B2 (zh)
CN (1) CN102768970B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022152312A1 (zh) * 2021-01-18 2022-07-21 香港中文大学（深圳） 用于电子束曝光的芯片内嵌复合物及其制备方法与应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050176947A1 (en) * 1996-02-21 2005-08-11 Jun-Won An Optical recording apparatus using one-dimensional diffractive light modulator
CN1866128A (zh) * 2005-05-16 2006-11-22 Asml荷兰有限公司 压印光刻
US20080273424A1 (en) * 2007-05-02 2008-11-06 Robert Gideon Wodnicki Monitoring or imaging system with interconnect structure for large area sensor array
US20100314968A1 (en) * 2009-06-15 2010-12-16 Farrokh Mohamadi High-Efficiency Compact Miniaturized Energy Harvesting And Storage Device
CN101952052A (zh) * 2008-02-11 2011-01-19 通用电气公司 超声换能器探头及其制造系统和方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8003982B2 (en) * 2005-12-20 2011-08-23 Georgia Tech Research Corporation Stacked mechanical nanogenerator comprising piezoelectric semiconducting nanostructures and Schottky conductive contacts

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050176947A1 (en) * 1996-02-21 2005-08-11 Jun-Won An Optical recording apparatus using one-dimensional diffractive light modulator
CN1866128A (zh) * 2005-05-16 2006-11-22 Asml荷兰有限公司 压印光刻
US20080273424A1 (en) * 2007-05-02 2008-11-06 Robert Gideon Wodnicki Monitoring or imaging system with interconnect structure for large area sensor array
CN101952052A (zh) * 2008-02-11 2011-01-19 通用电气公司 超声换能器探头及其制造系统和方法
US20100314968A1 (en) * 2009-06-15 2010-12-16 Farrokh Mohamadi High-Efficiency Compact Miniaturized Energy Harvesting And Storage Device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022152312A1 (zh) * 2021-01-18 2022-07-21 香港中文大学（深圳） 用于电子束曝光的芯片内嵌复合物及其制备方法与应用

Also Published As

Publication number Publication date
US20120280333A1 (en) 2012-11-08
CN102768970B (zh) 2015-11-25
US8624338B2 (en) 2014-01-07

Similar Documents

Publication Publication Date Title
JP4744849B2 (ja) 半導体装置
KR100801078B1 (ko) 수직 채널을 갖는 비휘발성 메모리 집적 회로 장치 및 그제조 방법
CN100539163C (zh) 薄膜晶体管阵列基板、使用该基板的显示器及其制造方法
US20050017276A1 (en) Electronic device with thin film structure
JP2002343942A (ja) 半導体メモリ装置及びその製造方法
JPH1167894A (ja) 半導体装置及びその製造方法
KR20100001547A (ko) 수직형 비휘발성 메모리 소자 및 이의 제조 방법
TW202006804A (zh) 半導體裝置及其製造方法
JP4064151B2 (ja) Ａｒｓシステムを製造する方法
TWI437576B (zh) 半導體裝置
US20010006244A1 (en) Element isolating method in semiconductor integrated circuit device, semiconductor integrated circuit device and manufacturing method thereof
US20240102959A1 (en) Integrated circuit with biofets
US20060192245A1 (en) Semiconductor memory device and method for manufacturing the same
CN102768970B (zh) 电子束投射装置、处理基板及制造电子束投射装置的方法
JP5113974B2 (ja) マイクロ電子デバイスにおける均一な研磨の方法
US7001812B2 (en) Method of manufacturing semi conductor device
CN103996699A (zh) 包含一层应力产生材料的电路组件及其形成方法
US6903454B2 (en) Contact spring configuration for contacting a semiconductor wafer and method for producing a contact spring configuration
US11640938B2 (en) Semiconductor device formed on SOI substrate
JP2007160435A (ja) 半導体装置およびその製造方法
JP2002222878A (ja) 不揮発性半導体装置およびその製造方法
US7807552B2 (en) Method of inspecting defect of semiconductor device
EP3651208B1 (en) A stress sensor suitable for measuring mechanical stress in a layered metallization structure of a microelectronic component
CN105655337B (zh) 存储元件及其操作方法
JP2003023117A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant