CN102754233B - 在平坦化电极上的磁性隧道结 - Google Patents

在平坦化电极上的磁性隧道结 Download PDF

Info

Publication number
CN102754233B
CN102754233B CN201180005887.8A CN201180005887A CN102754233B CN 102754233 B CN102754233 B CN 102754233B CN 201180005887 A CN201180005887 A CN 201180005887A CN 102754233 B CN102754233 B CN 102754233B
Authority
CN
China
Prior art keywords
insulating barrier
mtj
stacking
bottom electrode
top electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180005887.8A
Other languages
English (en)
Other versions
CN102754233A (zh
Inventor
升·H·康
李霞
陈维川
李康浩
朱晓春
徐华南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Priority to CN201610444193.9A priority Critical patent/CN106058042B/zh
Publication of CN102754233A publication Critical patent/CN102754233A/zh
Application granted granted Critical
Publication of CN102754233B publication Critical patent/CN102754233B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

制造一种直接接触的磁性隧道结MTJ,其具有较低电阻、改进的合格率和较简单的制造。所述较低电阻改进所述MTJ中的读取与写入过程两者。将所述MTJ层(126)沉积在底部电极(124)上且与底部金属(122)对准。可邻近所述底部金属而沉积蚀刻止挡层(302),以防止围绕所述底部金属的绝缘体过度蚀刻。在沉积所述MTJ层之前平坦化所述底部电极以提供实质上扁平表面。另外,可在所述MTJ层之前将下层(202)沉积在所述底部电极上以促进MTJ的所要特性。

Description

在平坦化电极上的磁性隧道结
优先权主张
本申请案主张2010年1月15日申请的KANG等人的题为“MagneticTunnelJunction(MTJ)onPlanarizedElectrode(在平坦化电极上的磁性隧道结(MTJ))”的第61/295,460号美国临时专利申请案的权利。
技术领域
本发明一般来说涉及存储器装置。更具体来说,本发明涉及磁性随机存取存储器(MRAM)。
背景技术
与常规随机存取存储器(RAM)芯片技术不同,在磁性RAM(MRAM)中,数据并不存储为电荷,而是替代地通过存储元件的磁性极化而存储。存储元件由通过隧穿层所分开的两个铁磁层形成。所述两层中的一者具有设置成特定极性的至少一个钉扎磁性极化(或固定层)。更改另一磁性层(或自由层)的磁极性以使其表示“1”(即,针对固定层的反平行极性)或“0”(即,针对固定层的平行极性)。具有固定层、隧穿层和自由层的一个此装置为磁性隧道结(MTJ)。MTJ的电阻取决于自由层的磁极性(相较于固定层的磁极性)。由个别可寻址MTJ的阵列建置例如MRAM的存储器装置。
常规地,MTJ经由底部电极接触底部金属。所述底部电极经由最小特征开口接触所述底部金属。MTJ放置在底部电极上远离与底部金属接触的位置,以降低MTJ中的表面粗糙度。因此,底部电极在宽度上比MTJ的大小延伸地大。结果,底部电极的增加的接触电阻产生高电阻。另外,底部电极的延伸宽度产生增加的面积开销和位单元大小。
随着位单元大小减小,与底部金属接触的大小减小且降低制造可靠性。另外,随着位单元大小减小,由于种入和填充底部金属的挑战,电阻增加。增加的电阻导致常规MTJ的敏感度的损耗。
因此,需要一种具有较小位单元大小和较低电阻率的MTJ。
发明内容
根据本发明的一个方面,一种磁性隧道结(MTJ)包含底部金属。所述MTJ还包含在所述底部金属上的底部电极。所述MTJ进一步包含在所述底部电极上的材料堆叠。所述材料堆叠小于所述底部电极且与所述底部金属实质上对准。所述MTJ还包含在所述材料堆叠上的顶部电极。
根据本发明的另一方面,一种用于制造磁性隧道结装置的方法包含将第二绝缘层沉积在底部金属周围和第一绝缘层上。所述方法还包含图案化所述第二绝缘层以暴露所述底部金属。所述方法进一步包含在图案化所述第二绝缘层之后将底部电极沉积在所述底部金属上以覆盖所述底部金属。所述方法还包含平坦化所述底部电极。所述方法进一步包含在平坦化所述底部电极之后将MTJ层沉积在所述底部电极上。
根据本发明的又一方面,一种用于制造磁性隧道结装置的方法包含将第二绝缘层沉积在底部金属周围和第一绝缘层上。所述方法还包含图案化所述第二绝缘层以暴露所述底部金属。所述方法进一步包含在图案化所述第二绝缘层之后将底部电极沉积在所述底部金属上以覆盖所述底部金属。所述方法还包含平坦化所述底部电极。所述方法进一步包含在平坦化所述底部电极之后将MTJ层沉积在所述底部电极上。
根据本发明的另一方面,一种磁性隧道结(MTJ)包含底部金属。所述MTJ还包含用于在所述底部金属上耦合的装置。所述MTJ进一步包含在所述耦合装置上的材料堆叠。所述材料堆叠经图案化为小于所述耦合装置的大小,且所述材料堆叠与所述底部金属实质上对准。所述MTJ还包含在所述材料堆叠上的顶部电极。
上文已相当广泛地概述了本发明的特征和技术优点,以便可更好地理解以下的[具体实施方式]。将在下文中描述本发明的额外特征和优点。所属领域的技术人员应了解,本发明可容易用作修改或设计用于进行本发明的相同目的的其它结构的基础。所属领域的技术人员还应认识到,此些等效构造不脱离如在附加权利要求书中所阐述的本发明的教示。当结合附图进行考虑时,从以下描述将更好地理解被认为是本发明的特性的新颖特征(皆关于其组织和操作方法)以及其它目标和优点。然而,应明确地理解,诸图中的每一者仅出于说明和描述的目的而提供,且不希望作为本发明的限制的界定。
附图说明
为了更完整地理解本发明,现参考结合随附图式的以下描述。
图1A-1H是说明制造根据一个实施例的直接接触的MTJ的横截面图。
图2是说明根据一个实施例的具有下层的直接接触的MTJ装置的横截面图。
图3是说明根据一个实施例的具有蚀刻止挡层的直接接触的MTJ装置的横截面图。
图4是图示可有利地使用本发明的实施例的示范性无线通信系统的框图。
图5是说明根据一个实施例的用于半导体组件的电路、布局和逻辑设计的设计工作站的电路图。
具体实施方式
可将磁性隧道结(MTJ)装置制造成具有用于MTJ的底部电极的大接触开口以允许MTJ与底部金属直接接触。所述大接触开口允许较小位单元大小和较高合格率。较小位单元大小减少包含直接接触的MTJ装置的磁性随机存取存储器(MRAM)装置的总裸片面积。另外,MTJ装置放置在与底部金属实质上对准的底部电极上。放置与底部金属实质上对准的MTJ装置降低接触电阻且增强MTJ装置的敏感度。制造直接接触的MTJ还简化了集成和制造过程以实现较高合格率。
图1A-1H是说明制造根据一个实施例的直接接触的MTJ的横截面图。图1A说明在绝缘体沉积和图案化之后的部分完整的MTJ装置。绝缘体104沉积在绝缘体102上。绝缘体102围绕可具有可调整宽度的底部金属122。使用第一掩模图案化绝缘体104以产生开口140,所述开口140暴露底部金属122以用于与底部电极124接触。
图1B说明根据一个实施例的在底部电极沉积之后的部分完整的MTJ装置。底部电极124沉积在绝缘体104、绝缘体102和底部金属122上,且可为(例如)钽、铜、钨、氮化钽或氮化钽/钽双层。根据一个实施例,如果选择钨或铜用于底部电极124,那么实现较高导电性和较低电阻率。另外,钨和铜比其它导电金属容易平坦化。底部电极124在图1A中经图案化的开口140中接触底部金属122。在另一实施例中,接触侧壁和底部界面由扩散势垒覆盖。
底部电极124与底部金属122之间的大接触降低了接触电阻。较低电阻改进MTJ装置100的读取与写入过程两者。举例来说,在读取操作期间,敏感度为MTJ装置100的电阻改变除以MTJ装置100的总电阻。降低较大接触的MTJ装置100的总电阻增加电阻改变的相对贡献。另外,在写入操作期间,降低跨越底部金属122与底部电极124的接触的电压降,从而降低用于写入操作的供应电压量。在写入操作期间降低的供应电压增加MTJ装置100的可靠性且减少MTJ装置100的功率消耗。
图1C说明根据一个实施例的在底部电极平坦化之后的部分完整的MTJ装置。使用(例如)化学机械抛光来平坦化底部电极124以从绝缘体104实质上去除底部电极124。另外,底部电极124的平坦化在底部电极124上产生实质上扁平表面以用于MTJ层(尚未图示)。
图1D说明在MTJ层沉积之后的部分完整的MTJ装置。MTJ层126可为(例如)铁磁层/隧道势垒层/铁磁层多层堆叠。根据一个实施例,MTJ层126为反铁磁体/合成反铁磁参考层/隧道势垒/自由层(例如,PtMn/CoFe/Ru/CoFeB/MgO/CoFeB)。另外,可将罩盖层(cappinglayer)(未图示)放置在MTJ层126上。底部电极124的实质上扁平表面降低MTJ层126的表面粗糙度,且改进MTJ装置100的磁性和电性质。根据一个实施例,MTJ层126在从后段工艺(back-end-of-line,BEOL)设备转移之后沉积在专用MTJ工具中。
图1E说明根据一个实施例的在顶部电极层沉积之后的部分完整的MTJ装置。使用第二掩模来图案化MTJ层126。经图案化MTJ层126的位置与底部金属122实质上对准。在图案化之后,沉积绝缘体106使其围绕MTJ层126。根据一个实施例,绝缘体106经沉积,且经回蚀而与MTJ层126相齐。顶部电极128沉积在MTJ层126和绝缘体106上。顶部电极128可为(例如)钽、氮化钽、钛或氮化钛。
图1F说明根据一个实施例的在顶部电极图案化之后的部分完整的MTJ装置。使用第三掩模来图案化顶部电极128。顶部电极128可为与底部电极124不同的大小(尽管图示为相同大小)。顶部电极128的大小部分地确定绝缘体106保留在MTJ层126的侧面上的大小。较大顶部电极128在绝缘体106的蚀刻期间导致较大量绝缘体106经定位而直接围绕MTJ层126。因此,MTJ层126的侧壁对于较大顶部电极128比较小顶部电极128接收来自绝缘体106的更多保护。顶部电极128应足够大,使得对应绝缘体106保护MTJ层126的侧壁。根据一个实施例,顶部电极128的宽度可为100-200nm。
图1G说明根据一个实施例的在绝缘体沉积之后的部分完整的MTJ装置。沉积绝缘体108使其围绕绝缘体106和顶部电极128。根据一个实施例,绝缘体108经沉积,且经回蚀而与顶部电极128相齐。
图1H说明根据一个实施例的在顶部金属形成之后的部分完整的MTJ装置。绝缘体110和顶部金属130沉积在顶部电极128和绝缘体108上,使得顶部金属130与顶部电极128形成电接触。根据一个实施例,可沉积绝缘体110,且图案化用于顶部金属130的开口,接着将顶部金属130沉积在所述开口中。顶部金属130可为(例如)铜或铝。
在顶部金属130、顶部电极128、MTJ层126、底部电极124与底部金属122之间形成电路径。所述电路径可用于传递用于MTJ装置100的读取操作的感测电流和/或用于MTJ装置100的写入操作的写入电流。
图2是说明根据一个实施例的具有下层的直接接触的MTJ装置的横截面图。下层202可沉积在底部电极124上以促进所要的MTJ微结构(例如,特定结晶结构)。下层202可为(例如)钽。可使用第二掩模或第三掩模来图案化下层202。根据使用第二掩模的实施例,下层202与MTJ层126的大小实质上相同。根据使用第三掩模的实施例,下层202与顶部电极128的大小实质上相同。另外,底部金属122的宽度可调整。
图3是说明根据一个实施例的具有蚀刻止挡层的直接接触的MTJ装置的横截面图。蚀刻止挡层302可沉积在绝缘体102上以防止在图案化绝缘体104期间蚀刻绝缘体102。即,在过度蚀刻绝缘体104期间,可蚀刻绝缘体102,从而导致稍后经图案化的底部电极124、MTJ层126和顶部电极128的表面粗糙度和不良电特性。沉积在绝缘体102上的蚀刻止挡层302相较于绝缘体104以降低的速率蚀刻,从而实质上减少蚀刻绝缘体102。另外,底部金属122的宽度可调整。
如上文所揭示的直接接触的MTJ允许较小位单元大小和较高合格率。另外,以平坦化底部电极填充的大接触开口降低MTJ的接触电阻。降低的接触电阻改进读取与写入过程两者。一种用于直接接触的MTJ的制造过程具有简单集成和高合格率。
图4是图示可有利地使用本发明的实施例的示范性无线通信系统400的框图。出于说明的目的,图4图示三个远程单元420、430和450以及两个基站440。将认识到,无线通信系统可具有更多的远程单元和基站。远程单元420、430和450包含IC装置425A、425C和425B,所述IC装置425A、425C和425B包含所揭示的MTJ装置。将认识到,含有IC的任何装置还可包含此处所揭示的MTJ装置,包含基站、切换装置和网络设备。图4图示从基站440到远程单元420、430和450的前向链路信号480,和从远程单元420、430和450到基站440的反向链路信号490。
在图4中,远程单元420图示为移动电话,远程单元430图示为便携式计算机,且远程单元450图示为在无线本地环路系统中的固定位置远程单元。举例来说,远程单元可为移动电话、手持型个人通信系统(PCS)单元、例如个人数据助理的便携式数据单元、具备GPS功能的装置、导航装置、机顶盒、音乐播放器、视频播放器、娱乐单元、例如仪表读取设备的固定位置数据单元,或存储或检索数据或计算机指令的任何其它装置,或其任何组合。尽管图4说明根据本发明的教示的远程单元,但本发明不限于这些示范性所说明单元。本发明的实施例可适当地用于包含MTJ装置的任何装置中。
图5是说明用于例如上文所揭示MTJ的半导体组件的电路、布局和逻辑设计的设计工作站的电路图。设计工作站500包含含有操作系统软件、支持文件、和例如Cadence或OrCAD的设计软件的硬盘501。设计工作站500还包含显示器以有助于电路510或例如MTJ的半导体组件512的设计。提供存储媒体504以用于有形地存储电路设计510或半导体组件512。电路设计510或半导体组件512可以例如GDSII或GERBER的文件格式存储在存储媒体504上。存储媒体504可为CD-ROM、DVD、硬盘、快闪存储器或其它适当装置。此外,设计工作站500包含用于从存储媒体504接受输入或将输出写入到存储媒体504的驱动设备503。
记录在存储媒体504上的数据可指定逻辑电路配置、光刻掩模的图案数据、或例如电子束光刻的串列写入工具的掩模图案数据。数据可进一步包含例如与逻辑模拟相关联的时序图或网状电路的逻辑验证数据。在存储媒体504上提供数据通过减少用于设计半导体晶片的制程的数目来有助于电路设计510或半导体组件512的设计。
对于固件和/或软件实施而言,可通过执行本文中所描述的功能的模块(例如,程序、函式,等等)来实施所述方法。有形地体现指令的任何机器可读媒体均可用于实施本文中所描述的方法。举例来说,软件代码可存储在存储器中且由处理器单元来执行。存储器可实施在处理器单元内或处理器单元外部。本文所使用的术语“存储器”指代长期存储器、短期存储器、易失性存储器、非易失性存储器或其它存储器中的任何类型,且不限于任何特定存储器类型或存储器数目,或指代存储器存储于其上的媒体类型。
如果以固件和/或软件加以实施,那么所述功能可作为一个或一个以上指令或代码而存储在计算机可读媒体上。实例包含通过数据结构加以编码的计算机可读媒体和通过计算机程序加以编码的计算机可读媒体。计算机可读媒体包含物理计算机存储媒体。存储媒体可为可由计算机存取的任何可用媒体。通过实例而非限制,此些计算机可读媒体可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置,或可用以存储呈指令或数据结构形式的所要程序代码且可通过计算机加以存取的任何其它媒体;如本文中所使用,磁盘和光盘包含压缩光盘(CD)、激光光盘、光学光盘、数字通用光盘(DVD)、软性磁盘和蓝光光盘,其中磁盘通常以磁性方式再现数据,而光盘通过激光以光学方式再现数据。上述各物的组合还应包含在计算机可读媒体的范围内。
除了存储在计算机可读媒体上之外,指令和/或数据还可作为信号而被提供在包含于通信设备中的传输媒体上。举例来说,通信设备可包含具有指示指令和数据的信号的收发器。指令和数据经配置以使一个或一个以上处理器实施权利要求书中所概述的功能。
尽管已陈述特定电路,但所属领域的技术人员将了解,并非需要全部所揭示电路来实践本发明。此外,未描述某些众所周知的电路,以便集中关注本发明。
尽管已详细描述本发明及其优点,但应理解,可在不脱离如附加权利要求书所界定的本发明的技术的情况下,对本发明进行各种改变、取代和更改。举例来说,关于衬底或电子装置使用例如“上方”和“下方”的相关术语。当然,如果使衬底或电子装置反转,那么“上方”变成“下方”,且“下方”变成“上方”。另外,如果定向为侧向,那么“上方”和“下方”可指代衬底或电子装置的侧面。此外,本发明的范围不希望限于本说明书中所描述的过程、机器、制造、物质组成、装置、方法和步骤的特定实施例。如所属领域的技术人员将容易从本发明了解,根据本发明,可利用当前存在或稍后待开发的执行与本文中所描述的对应实施例实质上相同的功能或实现实质上相同的结果的过程、机器、制造、物质组成、装置、方法或步骤。因此,附加权利要求书希望在其范围内包含此些过程、机器、制造、物质组成、装置、方法或步骤。

Claims (16)

1.一种磁性隧道结,其包括:
底部金属;
具有上表面的平坦化底部电极,其在所述底部金属上;
第一绝缘层,其围绕所述底部电极并与所述底部电极相接触,并且所述底部电极的所述上表面与所述第一绝缘层共面;
材料堆叠,其在所述底部电极上,所述材料堆叠小于所述底部电极且与所述底部金属对准;
顶部电极,其在所述材料堆叠上;
第二绝缘层,其围绕所述材料堆叠并与所述材料堆叠相接触,且其也与所述底部电极和所述顶部电极二者相接触;以及
第三绝缘层,其围绕所述第二绝缘层并与所述第二绝缘层相接触,且其也与所述顶部电极和所述第一绝缘层二者相接触,
其中所述顶部电极的大小确定所述第二绝缘层保留在所述材料堆叠的侧面上的大小。
2.根据权利要求1所述的磁性隧道结,其中所述顶部电极的宽度介于100nm到150nm。
3.根据权利要求1所述的磁性隧道结,其中所述底部电极为选自由以下各者组成的群组的材料:钨、铜、钽和氮化钽。
4.根据权利要求1所述的磁性隧道结,其中所述底部电极具有扁平表面。
5.根据权利要求1所述的磁性隧道结,其进一步包括在所述底部电极与所述材料堆叠之间的下层。
6.根据权利要求1所述的磁性隧道结,其中所述材料堆叠包括第一铁磁层、隧道势垒层和第二铁磁层。
7.根据权利要求1所述的磁性隧道结,其中所述磁性隧道结集成到磁性随机存取存储器MRAM中。
8.根据权利要求7所述的磁性隧道结,其中所述MRAM经集成到以下各者中的至少一者中:娱乐单元、通信装置、固定位置数据单元和计算机。
9.一种用于制造磁性隧道结装置的方法,其包括:
在底部金属上沉积第一绝缘层;
将具有上表面的底部电极沉积在所述底部金属上;
平坦化所述底部电极,所述第一绝缘层围绕所述底部电极并与所述底部电极相接触,并且所述底部电极的所述上表面与所述第一绝缘层共面;
沉积材料堆叠,其在所述底部电极上,所述材料堆叠小于所述底部电极且与所述底部金属对准;
沉积第二绝缘层,其围绕所述材料堆叠并与所述材料堆叠相接触;以及
沉积顶部电极,其在所述材料堆叠上,所述第二绝缘层也与所述底部电极和所述顶部电极二者相接触;
沉积第三绝缘层,其围绕所述第二绝缘层并与所述第二绝缘层相接触,且其也与所述顶部电极和所述第一绝缘层二者相接触,
其中所述顶部电极的大小确定所述第二绝缘层保留在所述材料堆叠的侧面上的大小。
10.根据权利要求9所述的方法,其进一步包括:
图案化所述材料堆叠;
在图案化所述材料堆叠之后将第二绝缘层沉积在所述材料堆叠周围;
将顶部电极沉积在所述第二绝缘层和经图案化的所述材料堆叠上;
图案化所述顶部电极和所述第二绝缘层;
将第三绝缘层沉积在所述第二绝缘层和所述顶部电极周围;
将第四绝缘层沉积在所述第三绝缘层和所述顶部电极上;
图案化所述第四绝缘层的以形成开口,从而暴露所述顶部电极;以及
在所述第四绝缘层的所述开口中将顶部金属沉积在所述顶部电极上,所述顶部金属与所述底部金属对准。
11.根据权利要求10所述的方法,其中用第一掩模图案化来图案化所述第一绝缘层,图案化所述材料堆叠包括用第二掩模图案化,且图案化所述顶部电极包括用第三掩模图案化。
12.根据权利要求9所述的方法,其进一步包括在沉积所述材料堆叠之前将下层沉积在所述底部电极上。
13.根据权利要求9所述的方法,其进一步包括将所述磁性隧道结装置集成到以下各者中的至少一者中:娱乐单元、通信装置、固定位置数据单元和计算机。
14.一种磁性隧道结,其包括:
底部金属;
用于在所述底部金属上耦合的具有上表面的平坦化装置;
第一绝缘层,其围绕所述平坦化装置并与所述平坦化装置相接触,并且所述平坦化装置的所述上表面与所述第一绝缘层共面;
材料堆叠,其在所述平坦化装置上,所述材料堆叠经图案化为小于所述平坦化装置的大小,且所述材料堆叠与所述底部金属对准;
顶部电极,其在所述材料堆叠上;
第二绝缘层,其围绕所述材料堆叠并与所述材料堆叠相接触,且其也与所述平坦化装置和所述顶部电极二者相接触;以及
第三绝缘层,其围绕所述第二绝缘层并与所述第二绝缘层相接触,且其也与所述顶部电极和所述第一绝缘层二者相接触,
其中所述顶部电极的大小确定所述第二绝缘层保留在所述材料堆叠的侧面上的大小。
15.根据权利要求14所述的磁性隧道结,其中所述平坦化装置具有扁平表面。
16.根据权利要求14所述的磁性隧道结,其中所述磁性隧道结经集成到以下各者中的至少一者中:娱乐单元、通信装置、固定位置数据单元和计算机。
CN201180005887.8A 2010-01-15 2011-01-14 在平坦化电极上的磁性隧道结 Expired - Fee Related CN102754233B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610444193.9A CN106058042B (zh) 2010-01-15 2011-01-14 在平坦化电极上的磁性隧道结

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US29546010P 2010-01-15 2010-01-15
US61/295,460 2010-01-15
US12/777,529 2010-05-11
US12/777,529 US8681536B2 (en) 2010-01-15 2010-05-11 Magnetic tunnel junction (MTJ) on planarized electrode
PCT/US2011/021352 WO2011088359A1 (en) 2010-01-15 2011-01-14 Magnetic tunnel junction on planarized electrode

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610444193.9A Division CN106058042B (zh) 2010-01-15 2011-01-14 在平坦化电极上的磁性隧道结

Publications (2)

Publication Number Publication Date
CN102754233A CN102754233A (zh) 2012-10-24
CN102754233B true CN102754233B (zh) 2016-06-29

Family

ID=44276961

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201180005887.8A Expired - Fee Related CN102754233B (zh) 2010-01-15 2011-01-14 在平坦化电极上的磁性隧道结
CN201610444193.9A Expired - Fee Related CN106058042B (zh) 2010-01-15 2011-01-14 在平坦化电极上的磁性隧道结

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610444193.9A Expired - Fee Related CN106058042B (zh) 2010-01-15 2011-01-14 在平坦化电极上的磁性隧道结

Country Status (7)

Country Link
US (2) US8681536B2 (zh)
EP (1) EP2524403B1 (zh)
JP (1) JP5710647B2 (zh)
KR (1) KR101386182B1 (zh)
CN (2) CN102754233B (zh)
TW (1) TW201135998A (zh)
WO (1) WO2011088359A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8681536B2 (en) 2010-01-15 2014-03-25 Qualcomm Incorporated Magnetic tunnel junction (MTJ) on planarized electrode
JP5696378B2 (ja) * 2010-06-15 2015-04-08 ソニー株式会社 記憶装置の製造方法
US20140061827A1 (en) * 2012-08-29 2014-03-06 Headway Technologies, Inc. Metal Protection Layer over SiN Encapsulation for Spin-Torque MRAM Device Applications
US9343662B2 (en) * 2013-09-12 2016-05-17 Globalfoundries Singapore Pte. Ltd. Magnetic memory device and method of forming thereof
CN105336848B (zh) * 2014-06-12 2018-01-09 中芯国际集成电路制造(上海)有限公司 Mram器件的形成方法
US9590173B2 (en) 2014-09-08 2017-03-07 Kabushiki Kaisha Toshiba Magnetic memory and method for manufacturing the same
US9564575B2 (en) * 2014-12-30 2017-02-07 Globalfoundries Singapore Pte. Ltd. Dual encapsulation integration scheme for fabricating integrated circuits with magnetic random access memory structures
CN108807664A (zh) * 2017-05-05 2018-11-13 上海磁宇信息科技有限公司 一种制作小尺寸磁性随机存储器结构单元的方法
CN109585645B (zh) * 2017-09-28 2020-09-22 中电海康集团有限公司 Mtj器件、其制作方法与mram
US10270028B1 (en) * 2017-11-14 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method for manufacturing the same
CN108376690B (zh) * 2018-01-18 2020-12-29 北京航空航天大学 一种用于制造高密度mram的自对准互联方法
US10714680B2 (en) * 2018-08-27 2020-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Large height tree-like sub 30nm vias to reduce conductive material re-deposition for sub 60nm MRAM devices
CN110112288B (zh) * 2019-06-14 2022-11-04 上海磁宇信息科技有限公司 一种制备磁性隧道结单元阵列的方法
CN112133821A (zh) * 2019-06-25 2020-12-25 中电海康集团有限公司 新型mram中铜互联上底电极的制备方法
CN112133820A (zh) * 2019-06-25 2020-12-25 中电海康集团有限公司 Mram底电极的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1820375A (zh) * 2003-06-24 2006-08-16 国际商业机器公司 用于磁性随机存取存储装置的自对准导电线及其形成方法
TW200901390A (en) * 2007-02-27 2009-01-01 Renesas Tech Corp Method of manufacturing magnetic memory device and magnetic memory device
CN101364569A (zh) * 2007-08-07 2009-02-11 株式会社瑞萨科技 磁性存储器的制造方法及磁性存储器

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823079A (ja) * 1994-07-08 1996-01-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6153443A (en) 1998-12-21 2000-11-28 Motorola, Inc. Method of fabricating a magnetic random access memory
KR100378414B1 (ko) 1999-05-31 2003-03-29 닛뽕덴끼 가부시끼가이샤 자기저항효과소자, 그 제조방법, 및 그것을 사용한 자기기억장치
WO2001053919A2 (en) 2000-01-24 2001-07-26 Spotware Technologies, Inc. Compactable/convertible modular pda
JP3677455B2 (ja) * 2001-02-13 2005-08-03 Necエレクトロニクス株式会社 不揮発性磁気記憶装置およびその製造方法
JP2003218324A (ja) * 2002-01-18 2003-07-31 Sony Corp 磁気記憶装置およびその製造方法
US7428127B2 (en) * 2002-12-24 2008-09-23 Fujitsu Limited CPP magnetoresistive effect element and magnetic storage device having a CPP magnetoresistive effect element
CN100359461C (zh) 2004-05-08 2008-01-02 纬创资通股份有限公司 可依据显示面板转动位置调整影像显示方向的电子装置
KR100642638B1 (ko) 2004-10-21 2006-11-10 삼성전자주식회사 낮은 임계 전류를 갖는 자기 램 소자의 구동 방법들
KR100669343B1 (ko) * 2004-10-26 2007-01-16 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
EP1667160B1 (en) * 2004-12-03 2011-11-23 Samsung Electronics Co., Ltd. Magnetic memory device and method
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
US20070232015A1 (en) * 2006-04-04 2007-10-04 Jun Liu Contact for memory cell
US7508700B2 (en) * 2007-03-15 2009-03-24 Magic Technologies, Inc. Method of magnetic tunneling junction pattern layout for magnetic random access memory
US7593254B2 (en) * 2007-05-25 2009-09-22 Micron Technology, Inc. Variable resistance memory device with an interfacial adhesion heating layer, systems using the same and methods of forming the same
US20090027811A1 (en) * 2007-07-27 2009-01-29 Magic Technologies, Inc. Spin transfer MRAM device with reduced coefficient of MTJ resistance variation
US8634231B2 (en) * 2009-08-24 2014-01-21 Qualcomm Incorporated Magnetic tunnel junction structure
US7579197B1 (en) * 2008-03-04 2009-08-25 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US8125040B2 (en) * 2008-04-18 2012-02-28 Qualcomm Incorporated Two mask MTJ integration for STT MRAM
US9159910B2 (en) * 2008-04-21 2015-10-13 Qualcomm Incorporated One-mask MTJ integration for STT MRAM
US8564079B2 (en) * 2008-04-21 2013-10-22 Qualcomm Incorporated STT MRAM magnetic tunnel junction architecture and integration
US8138561B2 (en) * 2008-09-18 2012-03-20 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM
US7829923B2 (en) * 2008-10-23 2010-11-09 Qualcomm Incorporated Magnetic tunnel junction and method of fabrication
US7884433B2 (en) 2008-10-31 2011-02-08 Magic Technologies, Inc. High density spin-transfer torque MRAM process
US20100109085A1 (en) * 2008-11-05 2010-05-06 Seagate Technology Llc Memory device design
US8043732B2 (en) * 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
KR101532752B1 (ko) * 2009-01-21 2015-07-02 삼성전자주식회사 자기 메모리 소자
JP2010177624A (ja) * 2009-02-02 2010-08-12 Toshiba Corp 半導体記憶装置
JP4945592B2 (ja) * 2009-03-13 2012-06-06 株式会社東芝 半導体記憶装置
US8455267B2 (en) * 2009-05-14 2013-06-04 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8492858B2 (en) * 2009-08-27 2013-07-23 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8169816B2 (en) * 2009-09-15 2012-05-01 Magic Technologies, Inc. Fabrication methods of partial cladded write line to enhance write margin for magnetic random access memory
US8238143B2 (en) * 2009-12-15 2012-08-07 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8681536B2 (en) 2010-01-15 2014-03-25 Qualcomm Incorporated Magnetic tunnel junction (MTJ) on planarized electrode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1820375A (zh) * 2003-06-24 2006-08-16 国际商业机器公司 用于磁性随机存取存储装置的自对准导电线及其形成方法
TW200901390A (en) * 2007-02-27 2009-01-01 Renesas Tech Corp Method of manufacturing magnetic memory device and magnetic memory device
CN101364569A (zh) * 2007-08-07 2009-02-11 株式会社瑞萨科技 磁性存储器的制造方法及磁性存储器

Also Published As

Publication number Publication date
KR101386182B1 (ko) 2014-04-17
EP2524403B1 (en) 2016-11-16
CN102754233A (zh) 2012-10-24
US9082962B2 (en) 2015-07-14
JP2013517629A (ja) 2013-05-16
KR20120120304A (ko) 2012-11-01
CN106058042B (zh) 2018-03-23
TW201135998A (en) 2011-10-16
EP2524403A1 (en) 2012-11-21
US20110175181A1 (en) 2011-07-21
JP5710647B2 (ja) 2015-04-30
CN106058042A (zh) 2016-10-26
WO2011088359A1 (en) 2011-07-21
US20140073064A1 (en) 2014-03-13
US8681536B2 (en) 2014-03-25

Similar Documents

Publication Publication Date Title
CN102754233B (zh) 在平坦化电极上的磁性隧道结
CN106104830B (zh) 用于多步骤磁性隧道结(mtj)蚀刻的替代导电硬掩模
US9614143B2 (en) De-integrated trench formation for advanced MRAM integration
US9070870B2 (en) Method of fabricating a magnetic tunnel junction (MTJ) device with reduced switching current
KR101200008B1 (ko) 2개의 마스크들을 사용하여 자기 터널 접합 엘리먼트를 제조하기 위한 방법
US9159910B2 (en) One-mask MTJ integration for STT MRAM
KR102374642B1 (ko) 자기 메모리 소자 및 그 제조 방법
US9312476B2 (en) Magnetic memory
US20110076784A1 (en) Fabrication of Magnetic Element Arrays
KR20110002868A (ko) Stt mram 자기 터널 접합부 아키텍쳐 및 통합
US8729648B2 (en) Magnetic body device and manufacturing method thereof
US7041603B2 (en) Method for producing magnetic memory device
CN112310144A (zh) 半导体结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160629

Termination date: 20210114