CN102751852A - 切换电路装置以及具有该切换电路装置的电源装置 - Google Patents

切换电路装置以及具有该切换电路装置的电源装置 Download PDF

Info

Publication number
CN102751852A
CN102751852A CN2012100374867A CN201210037486A CN102751852A CN 102751852 A CN102751852 A CN 102751852A CN 2012100374867 A CN2012100374867 A CN 2012100374867A CN 201210037486 A CN201210037486 A CN 201210037486A CN 102751852 A CN102751852 A CN 102751852A
Authority
CN
China
Prior art keywords
transistor
drive signal
node
voltage
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100374867A
Other languages
English (en)
Inventor
竹前义博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuangshifang Electronic Japan Co., Ltd.
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN102751852A publication Critical patent/CN102751852A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Abstract

一种切换电路装置，设置在电源电路内的第一节点和第二节点之间，一电感器耦合至所述第一节点或所述第二节点，所述切换电路装置具有：第一晶体管，设置在所述第一节点和所述第二节点之间并具有第一栅极宽度；第二晶体管，在所述第一节点和所述第二节点之间与所述第一晶体管并联设置，并且具有比所述第一栅极宽度大的第二栅极宽度；以及驱动信号生成电路，其响应于根据所述电源电路的输出电压所生成的控制信号，输出驱动所述第一晶体管开启和关断的第一驱动信号，以及驱动所述第二晶体管开启和关断的第二驱动信号，并使所述第一驱动信号的输出和所述第二驱动信号的输出之间具有不同时刻。

Description

切换电路装置以及具有该切换电路装置的电源装置
技术领域
本发明的实施例涉及一种切换电路装置，并涉及一种具有这种切换电路装置的电源装置。
背景技术
电源电路生成提高AC电源或DC电源的电压的升压(step-up)电源，或降低所述电压的降压电源。电源电路具有电感器、切换电感器电流的开启和关断的切换电路装置以及生成控制信号以控制此切换的控制信号生成电路。此控制信号生成电路监测电源电路的输出电压并生成控制信号，从而使输出电压变为期望电压。电源电路通过由切换电路装置根据此控制信号切换电感器电流的开启和关断，以生成处于期望电压的输出电压。
相对高的电压被施加到切换电路装置，因而切换电路装置具有高压功率半导体装置，例如功率MOSFET或IGBT(绝缘栅双极型晶体管)，还具有驱动信号生成电路以生成驱动信号来驱动开启和关断的切换。驱动信号生成电路将从控制信号生成电路供应的控制信号作为输入，并生成驱动信号以驱动功率半导体装置。
在日本专利公开第08-32064号和日本专利公开第11-150465号中披露了电源电路。
在电源装置中，切换电路装置切换在电感器中流动的大电流的开启和关断。因此，伴随大电流的快速变化，在电源装置内跨过寄生电感产生高噪声电压，并且大量能量被作为电磁波发出。如果使得切换晶体管的开启电阻高以避免这种现象，则损耗增加。
发明内容
因而，本发明的一个目的是提供一种切换电路装置以及具有这种切换电路装置的一种电源装置，所述切换电路装置抑制切换期间电流的快速变化并在开启状态中使开启电阻保持低位。
一种切换电路装置，设置在电源电路内的第一节点和第二节点之间，一电感器耦合至所述第一节点或所述第二节点，所述切换电路装置具有：第一晶体管，设置在所述第一节点和所述第二节点之间并具有第一栅极宽度；第二晶体管，在所述第一节点和所述第二节点之间与所述第一晶体管并联设置，并且具有比所述第一栅极宽度大的第二栅极宽度；以及驱动信号生成电路，其响应于根据所述电源电路的输出电压所生成的控制信号，输出驱动所述第一晶体管开启和关断的第一驱动信号，以及驱动所述第二晶体管开启和关断的第二驱动信号，并使所述第一驱动信号的输出和所述第二驱动信号的输出之间具有不同时刻。
凭借所述第一方面，切换期间电流的快速变化得到抑制，并且开启状态中的开启电阻保持为低。
附图说明
图1示出具有切换电路装置的电源装置的电路和操作波形。
图2为第一实施例的具有切换电路装置的电源装置的电路图。
图3为图2的切换电路装置20的操作波形图。
图4为本实施例中的电源装置的电路图。
图5示出本实施例中的驱动信号生成电路的第一电路示例。
图6示出本实施例中的驱动信号生成电路的第二电路示例。
图7为包括本实施例中切换电路的芯片的截面图。
图8为第二实施例的电源装置的电路图。
具体实施方式
图1示出具有切换电路装置的电源装置的电路和操作波形。电源装置具有：被耦合到AC电源AC的电感器L1；二极管D1(为单向元件)，设置在电感器L1和输出OUT之间；以及连接节点(第一节点)SW，连接电感器L1和二极管D1。电源装置还具有：切换晶体管Q0，设置在第一节点SW和第二节点(接地)或另一参考电源VSS之间；以及栅极驱动器10，根据控制信号IN生成被施加到切换晶体管Q0的栅极的驱动信号G0。切换晶体管Q0为施加有高压的高压功率晶体管，并且其开启和关断在电感器L1中流动的大电流。在本示例中，使用了N-沟道MOSFET。
如在操作波形图中所示，当栅极驱动器10响应于控制信号IN将驱动信号G0从地电势提高到12V电源电压时，晶体管Q0开始导通，并且大电流从AC电源AC流至电感器L1、第一节点SW、晶体管Q0以及接地电源VSS。结果是，第一节点SW下降到地电势，并且通过大电流的经过使能量存储在电感器L1中。
当栅极驱动器10响应于控制信号IN将驱动信号G0从电源电压12V降低到地电势时，晶体管Q0进入非导通状态，并且在晶体管Q0中流动的电流关断。此时，电感器L1凭借所存储的能量继续将电流从AC电源AC向输出端OUT供应。结果是，第一节点SW和输出电压Vout提高到高电势。
通过重复晶体管Q0的这种开启-关断操作，在输出端OUT处的电压Vout(在操作开始时已经处于低电势)升压到高DC电压。
晶体管Q0为高压功率MOSFET，其结构与栅极驱动器10内的普通电压MOSFET的结构不同。因而，晶体管Q0和栅极驱动器10没有设置在同一芯片上，而是设置在不同芯片上。因此，电源装置所包括的器件数量增加。
此外，期望晶体管Q0的开启电阻尽可能低。这是由于如果开启电阻高，则当晶体管Q0导通时从电感器L1流经晶体管Q0的电流的损耗大，并且电源装置的效率降低。
另一方面，期望当晶体管Q0被切换时电流中的变化尽可能的小。这是由于，当在从关断切换到开启以及从开启切换到关断的情况下电流的变化大时，在电感器L1和晶体管Q0中流动的电流的路径中跨过寄生电感Lp产生的电压V变高，其中V＝Lp(di/dt)，i为电流并且t为时间。此外，从寄生电感Lp生成的电磁噪声大。这种寄生电感Lp例如是通过将容纳芯片的封装内的布线与晶体管Q0接合、芯片内的金属化(metallization)等类似因素而形成。
因而，期望在晶体管Q0从关断变为开启并且第一节点SW从高压下降到地VSS的间隔期间使得晶体管Q0的开启电阻大，期望使得从第一节点SW流到第二节点VSS的电流的变化的速度(di/dt)尽可能慢，并且期望将寄生电感Lp所生成的电压和电磁噪声保持为尽可能小。当晶体管Q0从开启变为关断并且第一节点SW从地VSS提高到高压时，情况也相同。另一方面，在第一节点SW处的电压变化完成并且电势转到地电势VSS之后，在开启电流于晶体管Q0中流动的间隔期间，期望开启电阻保持为低并且损耗降低。
晶体管Q0的开启电阻取决于跨导gm，并取决于晶体管栅极宽度W和沟道长度L之比W/L，以及栅极-源极电压Vgs和阈值电压Vth之间的差Vgs-Vt。通过在栅极驱动器10与晶体管Q0的栅极之间插入电阻，可预期到栅极驱动信号的提高和下降将会钝化(blunt)，切换期间的跨导gm将会降低，并且第一节点SW达到地VSS之后的跨导gm将会增加。
然而，即使电阻元件设置于在不同芯片上形成的栅极驱动器10和晶体管Q0之间，也不易将晶体管Q0的跨导gm调节到期望特性。此外，对所期望的晶体管Q0的跨导gm的控制乃根据其中设置有切换晶体管Q0的电源装置中的电感器L1的尺寸而不同，并且难以通过电阻元件进行精确控制。
图2为第一实施例的具有切换电路装置的电源装置的电路图。本电源装置为升压装置，其将AC输入电压AC升压以生成高输出电压Vout。输入电压也可为DC电压。与图1类似，设置有电感器L1和二极管D1，并且切换电路装置20设置在第一节点SW(为电感器L1和二极管D1之间的连接节点)和接地的第二节点VSS之间。
切换电路装置20包括具有小栅极宽度W的第一切换晶体管Q1和具有较大栅极宽度W的第二切换晶体管Q2。这些晶体管Q1和Q2在第一节点SW和第二节点VSS之间并联设置。即，第二晶体管Q2的晶体管尺寸W/L比第一晶体管Q1的晶体管尺寸大，并且当施加相同的栅极电压时第二晶体管Q2的跨导gm较大而开启电阻较小。
此外，切换电路装置20具有驱动信号生成电路30，其根据控制信号PWM生成驱动信号G1和G2以驱动两个晶体管Q1和Q2的栅极。此驱动信号生成电路30随时间而变换着输出驱动第一晶体管Q1开启和关断的第一驱动信号G1以及驱动第二晶体管Q2开启和关断的第二驱动信号G2。低于升压电压Vout的电源VDD被供应给驱动信号生成电路30，并且驱动信号G1和G2变为地电势或变为电源VDD的电势。例如，升压电压Vout为400V并且电源VDD为数十伏特。此外，如在下文中描述的，控制信号PWM被生成，从而使升压电源Vout的电压变为期望电压。
切换电路装置20包括单个芯片；在同一芯片上形成高压切换晶体管Q1和Q2，以及驱动信号生成电路30内不能接受这种高压的普通电压晶体管。切换晶体管Q1和Q2以及驱动信号生成电路内的晶体管例如为GaN HEMT。在为HEMT的情况下，如在下文中描述的，高压晶体管和接受较低电压的普通电压晶体管形成在同一半导体基板上，并且被包括在单个芯片上。
此外，驱动信号生成电路30内的晶体管(在上述示例中为HEMT)为具有较窄栅极宽度W的晶体管并且相对于切换大电流的晶体管Q1和Q2在尺寸上较小。因而，驱动信号生成电路30所占据的芯片上的面积与晶体管Q1和Q2相比要小。
图3为图2的切换电路装置20的操作波形图。当第一和第二驱动信号G1和G2两者均处于L电平的地电势时，第一和第二晶体管Q1和Q2均关断(处于非导通状态)，并且第一节点SW处于高电势。在此状态下，当控制信号PWM从L电平提高到H电平(例如12V)时，作为响应，驱动信号生成电路30首先将第一驱动信号G1从L电平提升到H电平。作为响应，第一晶体管Q1开启(导通状态)。
然而，第一晶体管Q1的栅极宽度W窄，从而跨导gm小、开启电阻高、并且漏极电流小。因此，第一节点SW从高电势逐渐下落以接近地电势。即，切换操作具有低回转率(slew rate)，并且避免快速电压变化。这意味着当第一晶体管Q1从关断切换到开启时电流变化小，并且由寄生电感Lp引起的电压和电磁噪声也小。
在从第一驱动信号G1的提高起经过预定时间延迟之后，驱动信号生成电路30将第二驱动信号G2从L电平提高到H电平。响应于此，第二晶体管Q2开启。此第二驱动信号G2的提高的时刻为第一节点SW的电势下落到接近第二节点VSS的(地)电势的时刻。当具有较宽栅极宽度W的第二晶体管Q2导通时，第一节点SW充分下落到第二节点VSS的地电势。第二晶体管Q2的跨导gm高并且开启电阻低，从而损耗可保持为小。
接着，当第一和第二驱动信号G1和G2均处于H电平时，第一和第二晶体管Q1和Q2开启，第一节点SW处于地电势，并且电流被供应至电感器L1。电感器L1借此以存储能量。
在此状态下，当控制信号PWM从H电平下降到L电平时，作为响应，驱动信号生成电路30首先将第二驱动信号G2从H电平降低到L电平。作为响应，第二晶体管Q2关断，并且第一晶体管Q1处于开启状态。因而，从电感器L1流至切换电路装置20的电流减小，并且由于第一晶体管Q1的开启电流小，从而第一节点SW的电势缓慢提高。在从此经过预定时间延迟之后，驱动信号生成电路30将第一驱动信号G1从H电平降低到L电平。作为响应，第一晶体管Q1关断，并且第一节点SW的电势逐渐提高并达到高压。即，切换操作具有低回转率，并且可避免快速电压变化。这意味着由于单独将第一晶体管Q1(尺寸小)从开启切换到关断的操作，避免了第一节点SW处的快速电压变化，并且还避免了快速电流变化。
由于栅极寄生电容及类似因素，第一驱动信号G1提高和下降的变化相对平缓；这还导致第一晶体管Q1的跨导gm的变化平缓，并且有助于抑制电流的变化。
因而，在本实施例中，具有不同栅极宽度的多个切换晶体管(在图2的示例中为两个切换晶体管Q1为Q2)并联设置，并且其驱动信号G1和G2被控制为使得提高和下降随着时间进行变换。借此，切换期间的电流变化和电压变化被抑制，第一节点SW的回转率降低并且电压噪声和电磁噪声被抑制，此外切换之后的开启电阻保持为低并且损耗被抑制，从而电源装置的效率可提高。
在本实施例中，两个晶体管Q1和Q2在电感器L1和参考电势VSS之间并联设置。这些晶体管Q1和Q2的栅极宽度可相等。基于使电源电路的输出电压Vout等于期望电势(参考电势)而生成的控制信号PWM，生成了具有时间差的驱动信号G1和G2。即，驱动信号生成电路30调节从控制信号PWM的时刻起驱动信号G1和G2的时刻，以产生时间差。通过驱动信号G1和G2的这一时刻调节，在开启切换期间，切换电路首先开启晶体管Q1，接着在所述时间差之后开启晶体管Q2；以及在关断切换期间，首先关断晶体管Q2，接着在时间差之后关断晶体管Q1。通过开启两个晶体管中的至少一个，节点SW处的电势的升高和降低的回转率降低。借此，节点SW处的电势的升高和降低变平滑，电压噪声和电磁噪声被抑制，开启电阻下降并且损耗被抑制。
图4为本实施例中的电源装置的电路图。除了图2中示出的电感器L1、二极管D1以及切换电路装置20之外，图4的电源装置还具有：对升压的输出电压Vout进行电阻分压(resistance-divide)的两个电阻器R1和R2；PWM信号生成电路40，电阻分压节点N0的电压被反馈到该PWM信号生成电路40；输入电源IN；整流桥电路42，包括四个二极管；以及稳定电容C1，设置在输出Vout处。此外，在图4中出现由升压电压Vout供应的负载电路50。输入电源IN为AC电源或DC电源。
PWM信号生成电路40为生成控制信号PWM的控制信号生成电路，并且例如为在硅芯片内形成的微计算机或逻辑电路(LSI)的集成电路。因而，向硅LSI供应普通电源VDD2。
节点N0的反馈电压被转换成PWM信号生成电路40内的数字信号。PWM信号生成电路40生成控制信号PWM，从而使反馈电压变为期望电压。作为一个示例，PWM信号生成电路执行脉宽调制控制，以便在升压的电压Vout低于期望电压时延长控制信号PWM的脉冲宽度，并在升压的电压Vout高于期望电压时缩短脉冲宽度。或者，PWM信号生成电路将控制信号PWM的脉冲宽度保持不变，并在升压的电压Vout低于期望电压时提高脉冲密度，以及在升压的电压Vout高于期望电压时降低脉冲密度。
当切换电路装置20内的第一和第二晶体管Q1和Q2开启时，电流I1流动，并且电磁能存储在电感器L1中。另一方面，当第一和第二晶体管Q1和Q2关断时，在电感器L1中存储的电磁能使得电流I2流动，并且升压电压Vout提高。通过控制本操作，升压电压Vout被控制为达到期望电势。
另一方面，如上文所说明的，切换电路装置20在单个芯片内集成高压装置(例如GaN HEMT)以及低压GaN HEMT两者。
图5示出本实施例中驱动信号生成电路的第一电路示例。晶体管Q1和Q2处于关断状态时，控制信号PWM处于L电平并且第一节点SW处于H电平，从而反相器INV3的输出N3处于L电平，NAND输出N2处于H电平，并且反相器INV2的输出G2处于L电平。此外，NOR输出N1处于H电平，并且反相器INV1的输出G1也处于L电平。
如图3所示，当晶体管Q1和Q2处于关断状态时，控制信号PWM从L电平提高到H电平，NOR输出N1转到L电平并且反相器INV1的输出G1转到H电平，第一晶体管Q1开启。结果是，第一节点SW处的电势逐渐下落。当第一节点SW处的电势下落到接近地电势时，反相器INV3的输出N3转到H电平，并且由于PWM处于H电平所以NAND输出N2转到L电平并且反相器INV2的输出G2变为H电平，从而第二晶体管Q2开启。以此方式，凭借使用器件NOR和INV1的延迟电路和使用器件INV3、NAND以及INV2的延迟电路，响应于控制信号PWM的提高，驱动信号生成电路30首先将第一驱动信号G1提高到H电平，并且将第一节点SW处的电势降低到接近地电势，之后将第二驱动信号G2提高到H电平。
反之，当晶体管Q1和Q2两者都处于开启状态并且控制信号PWM从H电平下降到L电平时，首先NAND输出N2转到H电平并且第二驱动信号G2(为反相器INV2的输出)从H电平下降到L电平。结果是，第二晶体管Q2首先关断。接着，由于控制信号PWM的L电平以及第二驱动信号G2的L电平，NOR输出N1转到H电平，并且第一驱动信号G1(为反相器INV1的输出)也从H电平下降到L电平。结果是，第一晶体管Q1关断，滞后于晶体管Q2。当第一节点SW处的电势提高到高电势时，反相器INV3的输出N3转到L电平。
除了反相器INV3中的晶体管之外，没有高压被施加到驱动信号生成电路30中的晶体管。因而，这些晶体管包括低压HEMT晶体管。
图6示出本实施例中驱动信号生成电路的第二电路示例。在本示例中，作为栅极宽度窄于第二晶体管Q2的第一晶体管Q1，并联设置有多个晶体管(在本示例中为三个晶体管Q11、Q12以及Q13)。这三个第一晶体管Q11、Q12以及Q13具有比第二晶体管Q2较窄的栅极宽度，并具有较高的电阻。此外，三个第一晶体管Q11、Q12以及Q13的栅极宽度之比例如为Q11∶Q12∶Q13＝1∶2∶4。
经由与图5的电路示例相比较能够理解，与图5类似地，图6的驱动信号生成电路30具有NAND、NOR、INV1、INV2以及INV3器件。图6的驱动信号生成电路30还具有与反相器INV1并联的NOR门NOR1以及NOR2，并且这些NOR门NOR1和NOR2输出驱动信号G12和G13。除了NOR输出N1之外，这些NOR门NOR1和NOR2将设定信号ST1和ST2作为输入。
如果设定信号ST1和ST2均处于L电平，则当INV1的输出G11转到H电平时，NOR1和NOR2的输出G12和G13也转到H电平，并且三个第一晶体管Q11、Q12以及Q13均开启。如果设定信号ST1和ST2分别处于L电平和H电平，则当INV1的输出G11转到H电平时，NOR1的输出G12转到H电平，并且两个第一晶体管Q11和Q12开启而Q13保持关断。如果设定信号ST1和ST2分别处于H电平和L电平，则情况相反。如果设定信号ST1和ST2均处于H电平，则晶体管Q12和Q13没有开启。
以此方式，通过改变设定信号ST1和ST2的设定，第一晶体管Q11、Q12以及Q13(在切换期间处于开启状态)的总栅极宽度以1-7倍(-fold)的分解度(resolution)进行调节。
在电源装置中所设置的切换电路装置20中，期望在切换期间第一节点SW处的电势的回转率(电压改变的斜率)凭借电源装置中电感器L1的大小、第一节点SW的寄生电容的大小、电压和电磁噪声所容许的水平、容许的损耗等而被优化。在图6的切换电路装置的情况下，回转率凭借设定信号ST1和ST2而被优化。设定信号ST1和ST2例如从控制信号生成电路40供应，或通过外部器件进行设定。
图7为包括本实施例中切换电路装置的芯片的截面图。如上文说明的，驱动信号生成电路30(具有形成切换电路装置的低压晶体管)与高压切换晶体管Q1和Q2形成在同一半导体基板上。如图7的截面图所示，iGaN层(为未掺杂的电子传输层(或沟道层))、nAlGaN层(为n-型电子供应层)以及栅电极G设置在硅或GaN基板Sub上。源电极S和漏电极D设置在栅电极G的两侧上。在本HEMT(高电子迁移率晶体管)中，通过控制栅电极G处的电压，来自电子供应层nAlGaN的电子被供应至电子传输层iGaN的界面，并且形成沟道。
如果栅电极G和漏电极D之间的距离延长，则使得这种GaN HEMT处理更高的电压。因而如图7所示，在驱动信号生成电路30内的HEMT中，栅电极G和漏电极D之间的距离缩短，然而在作为被用作切换晶体管的功率晶体管Q1和Q2的HEMT中，栅电极G和漏电极D之间的距离长。
此外，在功率晶体管Q1和Q2中，场板电极(field plate electrode)FP设置在栅电极G和漏电极D之间的绝缘膜SiN上。通常，源电极S和场板电极FP耦合，源电极被耦合到地电势，并且高压(例如400V)被施加到漏电极D。包括栅电极G的HEMT为具有正阈值电压的增强型装置，并且包括场板电极FP的HEMT为具有负阈值电压(例如-100V)的抑制型装置(depression-type device)。
在有此场板电极的HEMT的开启操作中，栅-源电压提高为等于或高于阈值电压，沟道形成在栅电极G下方，由于该装置为抑制型装置，从而沟道也形成在场板电极FP下方，因此沟道形成在漏电极D和源电极S之间。另一方面，当HEMT关断时，栅-源电压下降到低于阈值电压并且在栅电极G下方并未形成沟道，并且栅电极G和场板电极FP之间的节点60处的电势提高。当节点60处的电势超过100V时，跨过耦合到源电极的场板电极FP和节点60的电压下降到低于-100V的抑制阈值电压，并且在场板FP下方并未形成沟道。因此，在跨过节点60和源电极S的电压为100V并且跨过漏电极D和节点60的电压为300V的状态下，HEMT关断，并且400V的高压被分压。以此方式，通过提供场板电极FP，使得HEMT处理高压。
另一方面，在驱动信号生成电路30内的HEMT中，栅电极G形成在漏电极D和源电极S之间。与普通HEMT类似，栅电极G和漏电极D之间的距离比栅电极G和源电极S之间的距离长。并且，栅电极G和漏电极D之间的距离与晶体管Q1和Q2中栅电极G和漏电极D之间的距离相比要更短，并且所处理的电压也比晶体管Q1和Q2处理的电压小。
以此方式，通过使用GaN HEMT来形成切换电路，切换晶体管Q1和Q2以及驱动信号生成电路30内的晶体管被集成在单个芯片上。通常，GaN(氮化镓)即使为小型也具有高绝缘击穿电场并能够承受高压，且具有高饱和漂移速度并能够高频切换，从而可使得电感器L1和电容C1小，此外其据称具有比硅更高的导热性。
图8为第二实施例的电源装置的电路图。本电源装置为DC-DC变换器，其将输入DC电源VDD降压以生成DC电源Vout。本实施例的切换电路装置20也应用于这种降压型电源装置。
高压切换晶体管Q1和Q2设置在输入DC电压VDD(第一节点)和节点LX(第二节点)之间，并且在节点LX和地VSS之间还设置有高压切换晶体管Q3。此外，外部电感器Lout设置在节点LX和电源装置的输出Vout之间。稳定电容器C1设置在输出Vout处，并且输出电压Vout被供应到负载电路。输出电压Vout被反馈到PWM信号生成电路40(为控制信号生成电路)，并且生成控制信号PWM，从而PWM信号输出电压Vout变为期望电压。
在此降压型电源装置中，操作交替，从而当高侧上的晶体管Q1和Q2开启时，低侧上的晶体管Q3关断，当Q1和Q2关断时Q3开启。当晶体管Q1和Q2开启时，节点LX处的电势提高到输入DC电源VDD，电流从输入DC电源VDD流到电感器Vout，并且电磁能存储在电感器中。另一方面，当晶体管Q1和Q2关断时，晶体管Q3开启，并且由于存储的电磁能从而在电感器Lout中流动的电流从地VSS经由晶体管Q3流动。当晶体管Q3开启时，节点LX处的电势下降到地VSS或以下。所有的晶体管Q1、Q2以及Q3具有低开启电阻，并且损耗保持为小。PWM信号生成电路40(为控制信号生成电路)与图4的升压型电源装置中的PWM信号生成电路类似，并且PWM控制信号具有PWM控制的脉宽，或具有PWM控制的脉冲密度。
同样在本降压型电源装置中，作为高侧的切换晶体管，具有窄栅极宽度的第一晶体管Q1和具有较宽栅极宽度的第二晶体管Q2并联耦合。驱动信号生成电路30所生成的第一和第二驱动信号G1和G2与图2和图3中的第一和第二驱动信号G1和G2类似。当高侧切换晶体管开启时，第一驱动信号G1首先转到H电平，并且具有较窄栅极宽度的晶体管Q1首先开启。此时开启电阻高，从而节点LX处的电势逐渐提高到电源VDD，并且电压噪声和电磁噪声保持为低。在晶体管Q1开启并且节点LX处的电势基本升高到电源VDD的电势之后，第二驱动信号G2转到H电平，具有较宽栅极宽度的晶体管Q2开启。该晶体管Q2的开启电阻低，从而损耗被抑制并且可实现高效率。
低侧切换晶体管Q3可为单个高压HEMT晶体管，或与高侧类似地，可包括第一和第二晶体管。在这种情况下，节点LX为第一节点，地VSS为第二节点，并且第一和第二晶体管Q1和Q2并联设置在这些节点之间。
如上文所说明的，依据本实施例，具有不同晶体管尺寸的高压晶体管Q1和Q2并联设置在第一和第二节点之间(跨过第一和第二节点施加了高压)，并且驱动这些晶体管的驱动信号是以其间具有时间差而被供应的。当晶体管开启时，较小尺寸晶体管Q1首先开启，降低跨过第一和第二节点的电压下降的回转率，并且在跨过第一和第二节点的电压充分下降之后，较大尺寸晶体管Q2开启，并且开启电阻保持为低以抑制损耗。另一方面，当晶体管关断时，较大尺寸晶体管Q2首先关断，降低跨过第一和第二节点的电压提高的回转率，并且在两个节点之间的电压足够高之后，较小晶体管Q1关断。
此外，通过对高压晶体管Q1和Q2并对驱动信号生成电路中的低压晶体管使用GaN HEMT，使得单芯片切换电路装置成为可能。
本文记载的所有示例和条件性语言旨在用作教导性目的，以帮助读者理解本发明和发明人对现有技术改进提出的概念。应将本文记载的所有示例和条件性语言解读为不是对这些具体记载的示例和条件的限制，说明书中这些示例的构成也不涉及显示本发明的优势和不足。尽管已经详细描述了本发明的实施例，但应理解的是，可对其进行各种改变、替代和改进，而不偏离本发明的精神和范围。

Claims (11)

1.一种切换电路装置，设置在电源电路内的第一节点和第二节点之间，一电感器耦合至所述第一节点或所述第二节点，
所述切换电路装置包括：
第一晶体管，设置在所述第一节点和所述第二节点之间并具有第一栅极宽度；
第二晶体管，在所述第一节点和所述第二节点之间与所述第一晶体管并联设置，并且具有比所述第一栅极宽度大的第二栅极宽度；以及
驱动信号生成电路，其响应于根据所述电源电路的输出电压所生成的控制信号，输出驱动所述第一晶体管开启和关断的第一驱动信号，以及驱动所述第二晶体管开启和关断的第二驱动信号，并使所述第一驱动信号的输出和所述第二驱动信号的输出之间具有不同时刻。
2.根据权利要求1所述的切换电路装置，其中所述驱动信号生成电路转换所述第一驱动信号和所述第二驱动信号的第一变化的时刻，从而在所述第一晶体管被驱动为开启之后，所述第二晶体管被驱动为开启；并且转换所述第一驱动信号和所述第二驱动信号的第二变化的时刻，从而在所述第二晶体管被驱动为关断之后，所述第一晶体管被驱动为关断。
3.根据权利要求2所述的切换电路装置，其中所述驱动信号生成电路控制所述第一驱动信号和所述第二驱动信号的所述第一变化，从而使所述第一晶体管被驱动为开启，并且在跨过所述第一节点和所述第二节点的电压已经下降到预定电压之后，使所述第二晶体管被驱动为开启。
4.根据权利要求2所述的切换电路装置，其中所述驱动信号生成电路具有延迟电路，该延迟电路响应于所述控制信号的第一变化，生成所述第一驱动信号的第一变化，并在之后生成所述第二驱动信号的第一变化；并且响应于所述控制信号中的第二变化，生成所述第二驱动信号的第二变化，之后生成所述第一驱动信号的第二变化。
5.根据权利要求1到4任一项所述的切换电路装置，其中
所述第一晶体管和所述第二晶体管以及形成所述驱动信号生成电路的第三晶体管形成在共用半导体基板上，
所述第一晶体管和所述第二晶体管为第一高电子迁移率晶体管HEMT，该第一HEMT的栅极和漏极之间设置有第一距离，以及
所述第三晶体管为第二HEMT，该第二HEMT的栅极和漏极之间设置有比所述第一距离短的第二距离。
6.根据权利要求1到5任一项所述的切换电路装置，其中所述控制信号具有以所述电源电路的输出电压为依据的脉冲宽度或频率。
7.一种电源装置，包括：
根据权利要求1到5任一项所述的切换电路装置；
电感器，耦合到所述第一节点；以及
单向元件，设置在所述第一节点和输出端子之间。
8.一种电源装置，包括：
根据权利要求1到5任一项所述的切换电路装置；
输入电压，耦合到所述第一节点；以及
电感器，设置在所述第二节点和输出端子之间。
9.根据权利要求8所述的电源装置，还包括低侧晶体管，设置在所述第二节点和参考电源之间。
10.一种电源装置，包括：
根据权利要求1到5任一项所述的切换电路装置；
高侧晶体管，设置在输入电压和所述第一节点之间；以及
电感器，设置在所述第一节点和输出端子之间。
11.一种电源电路的切换电路装置，
所述装置包括：
第一晶体管，设置在电感器和参考电势之间；
第二晶体管，在所述电感器和所述参考电势之间与所述第一晶体管并联设置；以及
调节电路，其响应于所述输出电压和预定电压之间的大小关系，在驱动所述第一晶体管的第一控制信号和驱动所述第二晶体管的第二控制信号之间赋以时间差。
CN2012100374867A 2011-04-19 2012-02-16 切换电路装置以及具有该切换电路装置的电源装置 Pending CN102751852A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011092722A JP2012227680A (ja) 2011-04-19 2011-04-19 スイッチング回路装置及びそれを有する電源装置
JP2011-092722 2011-04-19

Publications (1)

Publication Number Publication Date
CN102751852A true CN102751852A (zh) 2012-10-24

Family

ID=47020793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100374867A Pending CN102751852A (zh) 2011-04-19 2012-02-16 切换电路装置以及具有该切换电路装置的电源装置

Country Status (3)

Country Link
US (1) US20120268091A1 (zh)
JP (1) JP2012227680A (zh)
CN (1) CN102751852A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104467769A (zh) * 2014-12-10 2015-03-25 芯原微电子(上海)有限公司 片上开关逐级控制电路及方法、片上信号管脚驱动电路
CN106712489A (zh) * 2015-11-12 2017-05-24 晨星半导体股份有限公司 切换式电压转换器
CN106856376A (zh) * 2015-12-08 2017-06-16 英飞凌科技奥地利有限公司 功率变换器拓扑中的非对称并联同步整流器的控制
CN110932619A (zh) * 2018-09-18 2020-03-27 株式会社东芝 控制装置、控制系统及控制方法
CN114123738A (zh) * 2021-11-16 2022-03-01 中国兵器工业集团第二一四研究所苏州研发中心 一种双mos管并联的驱动控制方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10153762B2 (en) * 2012-03-30 2018-12-11 Infineon Technologies Ag Method for controlling a semiconductor component
US20140146576A1 (en) * 2012-11-27 2014-05-29 System General Corp. Dual gate drive circuit for reducing emi of power converters and control method thereof
US9124231B2 (en) * 2013-01-28 2015-09-01 Qualcomm, Inc. Soft turn-off for boost converters
US9252764B1 (en) 2013-03-12 2016-02-02 Cirrus Logic, Inc. Systems and methods for reducing spike voltages in a switched output stage
JP6090846B2 (ja) * 2013-03-12 2017-03-08 Ｎｅｃプラットフォームズ株式会社 電源装置、電源制御方法および電子装置
US8970258B2 (en) 2013-03-14 2015-03-03 Cirrus Logic, Inc. Systems and methods for edge control in a switched output stage
US9847706B2 (en) * 2013-03-14 2017-12-19 Cirrus Logic, Inc. Systems and methods for reducing voltage ringing in a power converter
US9978862B2 (en) * 2013-04-30 2018-05-22 Infineon Technologies Austria Ag Power transistor with at least partially integrated driver stage
US9799643B2 (en) * 2013-05-23 2017-10-24 Infineon Technologies Austria Ag Gate voltage control for III-nitride transistors
US10418899B2 (en) * 2014-04-14 2019-09-17 Alpha And Omega Semiconductor Incorporated MOSFET switch circuit for slow switching application
US20160282889A1 (en) * 2015-03-26 2016-09-29 Tarun Mahajan Linear and non-linear control for digitally-controlled low-dropout circuitry
DE102015210802A1 (de) * 2015-06-12 2016-12-15 Siemens Aktiengesellschaft Schnellschaltende Schaltungsanordnung für einen Umrichter
TWI575858B (zh) * 2015-10-07 2017-03-21 晨星半導體股份有限公司 切換式電壓轉換器
US10608624B2 (en) * 2017-05-25 2020-03-31 Solaredge Technologies Ltd. Efficient switching circuit
JP7000830B2 (ja) * 2017-12-12 2022-01-19 株式会社アイシン 静電容量検出装置
WO2019123551A1 (ja) * 2017-12-19 2019-06-27 新電元工業株式会社 半導体モジュール
DE102018220247A1 (de) * 2018-11-26 2020-05-28 Robert Bosch Gmbh Leistungsschalteranordnung
JP7234788B2 (ja) * 2018-12-10 2023-03-08 富士電機株式会社 集積回路、スイッチング回路
US11387734B2 (en) * 2019-09-20 2022-07-12 Texas Instruments Incorporated Power converter architecture using lower voltage power devices
US10840795B1 (en) * 2019-10-16 2020-11-17 Monolithic Power Systems, Inc. Power transistor driver with reduced spikes for switching converters
CN116566368B (zh) * 2023-05-24 2024-07-12 韬润半导体(无锡)有限公司 一种开关电路及多路选择器
CN116886087B (zh) * 2023-07-31 2024-02-02 北京中科格励微科技有限公司 一种降低负载辐射的开关电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1275261A (zh) * 1998-08-28 2000-11-29 松下电器产业株式会社 开关稳压器及应用它的lsi系统
US6353309B1 (en) * 1999-06-29 2002-03-05 Taiyo Yuden Co., Ltd. Switching circuit having a switching semiconductor device and control method thereof
CN1436393A (zh) * 2000-06-22 2003-08-13 英特尔公司 双驱动降压调节器
CN1568568A (zh) * 2001-08-23 2005-01-19 费查尔德半导体有限公司 用于降低dc－dc转换器中损耗的方法和电路
US20080265851A1 (en) * 2007-04-24 2008-10-30 Jason Zhang Power switch-mode circuit with devices of different threshold voltages
US20090090984A1 (en) * 2007-04-02 2009-04-09 Khan M Asif Novel Method to Increase Breakdown Voltage of Semiconductor Devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132807A (ja) * 1992-10-19 1994-05-13 Toshiba Corp 出力バッファ能力制御回路
JP4372735B2 (ja) * 2005-08-11 2009-11-25 シャープ株式会社 パラメータ決定用スイッチング電源回路、パラメータ決定用リニアレギュレータ、パラメータ決定用スイッチング電源回路システム、スイッチング電源回路の開発支援システム、並びに、そのプログラムおよび記録媒体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1275261A (zh) * 1998-08-28 2000-11-29 松下电器产业株式会社 开关稳压器及应用它的lsi系统
US6353309B1 (en) * 1999-06-29 2002-03-05 Taiyo Yuden Co., Ltd. Switching circuit having a switching semiconductor device and control method thereof
CN1436393A (zh) * 2000-06-22 2003-08-13 英特尔公司 双驱动降压调节器
CN1568568A (zh) * 2001-08-23 2005-01-19 费查尔德半导体有限公司 用于降低dc－dc转换器中损耗的方法和电路
US20090090984A1 (en) * 2007-04-02 2009-04-09 Khan M Asif Novel Method to Increase Breakdown Voltage of Semiconductor Devices
US20080265851A1 (en) * 2007-04-24 2008-10-30 Jason Zhang Power switch-mode circuit with devices of different threshold voltages

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104467769A (zh) * 2014-12-10 2015-03-25 芯原微电子(上海)有限公司 片上开关逐级控制电路及方法、片上信号管脚驱动电路
CN104467769B (zh) * 2014-12-10 2017-12-26 芯原微电子(上海)有限公司 片上开关逐级控制电路及方法、片上信号管脚驱动电路
CN106712489A (zh) * 2015-11-12 2017-05-24 晨星半导体股份有限公司 切换式电压转换器
CN106856376A (zh) * 2015-12-08 2017-06-16 英飞凌科技奥地利有限公司 功率变换器拓扑中的非对称并联同步整流器的控制
CN110932619A (zh) * 2018-09-18 2020-03-27 株式会社东芝 控制装置、控制系统及控制方法
CN110932619B (zh) * 2018-09-18 2024-04-16 株式会社东芝 控制装置、控制系统及控制方法
CN114123738A (zh) * 2021-11-16 2022-03-01 中国兵器工业集团第二一四研究所苏州研发中心 一种双mos管并联的驱动控制方法

Also Published As

Publication number Publication date
US20120268091A1 (en) 2012-10-25
JP2012227680A (ja) 2012-11-15

Similar Documents

Publication Publication Date Title
CN102751852A (zh) 切换电路装置以及具有该切换电路装置的电源装置
US7602229B2 (en) High frequency control of a semiconductor switch
Xue et al. A 2 MHz 12–100 V 90% efficiency self-balancing ZVS reconfigurable three-level DC-DC regulator with constant-frequency adaptive-on-time $ V^{2} $ control and nanosecond-scale ZVS turn-on delay
JP4916964B2 (ja) Ｄｃ−ｄｃコンバータ、ドライバｉｃ、およびシステムインパッケージ
Xi et al. Optimization of the drive circuit for enhancement mode power GaN FETs in DC-DC converters
US7746042B2 (en) Low-noise DC/DC converter with controlled diode conduction
US8664927B2 (en) Voltage regulator
US8513937B2 (en) Switching regulator with optimized switch node rise time
US20060034114A1 (en) Gate driving circuit and gate driving method of power MOSFET
WO2015079762A1 (ja) 整流装置
US10069415B2 (en) Trench MOSFET having an independent coupled element in a trench
US10601332B2 (en) Isolated DC-DC converter
US20200052594A1 (en) Converter output stage with mosfets having different characteristics
US20130033243A1 (en) Drive circuit of power unit, and power unit
Chen et al. A 12A 50V half-bridge gate driver for enhancement-mode GaN HEMTs with digital dead-time correction
Ma Driving GaN power transistors
US9843258B2 (en) Buck power stage with multiple MOSFET types
Luo et al. A GaN driver for a bi-directional buck/boost converter with three-level V GS protection and optimal-point tracking dead-time control
Dong et al. A gate drive circuit with mid-level voltage for GaN transistors in a 7-MHz isolated resonant converter
CN111758210B (zh) 整流电路以及电源装置
KR102284188B1 (ko) SiC MOSFET용 게이트 구동회로
Sarrafin-Ardebili et al. Analysis of gate-driver circuit requirements for h-bridge based converters with gan hfets
Macellari et al. Dead time generator for synchronous boost converters with GaN transistors
Faelens Design of a multi-MHz resonant driver chip for high-voltage
KR101113158B1 (ko) 전류원을 이용한 가변적 사구간 제어회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CHUANGSHIFANG ELECTRONIC JAPAN CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20140728

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140728

Address after: Kanagawa

Applicant after: Chuangshifang Electronic Japan Co., Ltd.

Address before: Yokohama City, Kanagawa Prefecture, Japan

Applicant before: Fujitsu Semiconductor Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121024