JP7000830B2

JP7000830B2 - 静電容量検出装置

Info

Publication number: JP7000830B2
Application number: JP2017237818A
Authority: JP
Inventors: 豊木佐貫; 昭高橋
Original assignee: Aisin Seiki Co Ltd; Aisin Corp
Current assignee: Aisin Corp
Priority date: 2017-12-12
Filing date: 2017-12-12
Publication date: 2022-01-19
Anticipated expiration: 2037-12-12
Also published as: JP2019105514A

Description

本発明は、静電容量検出装置に関する。

自動車のドアの開閉を制御するシステム等において、人体等の物体の近接を静電容量の変化から検知するものがある。従来、こうしたシステムにおいて静電容量の変化を検出する静電容量検出装置として、特許文献１に記載の装置が知られている。同文献に記載の静電容量検出装置は、静電容量（変化）の検出対象となる被検出容量に直列接続された基準コンデンサと、同基準コンデンサを放電させる放電スイッチと、を備えている。こうした静電容量検出装置では、基準コンデンサの充放電により、基準コンデンサと被検出容量との間の電位（以下、中間電位と記載する）を初期電位とした後、被検出容量の充電、放電を繰り返す。そして、中間電位が初期電位から設定電位に低下するまでの充放電の繰り返しの回数を、被検出容量の静電容量の指標値として取得している。

特開２００６－２０７２６９号公報

上記静電容量検出装置において基準コンデンサが放電した電流が流れる箇所に設置される部品には、放電中のピーク電流よりも許容最大電流の大きい部品を採用する必要がある。よって、基準コンデンサの放電中のピーク電流を抑えることで、許容最大電流の小さい、安価な部品の採用が可能となる。

基準コンデンサの放電中のピーク電流は、放電スイッチのオン時の抵抗（以下、オン抵抗と記載する）が大きいほど小さくなる。しかしながら、放電スイッチとしてオン抵抗の大きいスイッチング素子を採用すれば、基準コンデンサの放電収束時間が長くなってしまう。このように、基準コンデンサの放電収束時間と放電中のピーク電流とは相反する関係にあり、基準コンデンサの放電中のピーク電流の抑制を図れば、放電収束時間が増加してその分、検出の応答性が低下するという問題があった。

本発明は、こうした実情に鑑みてなされたものであって、その解決しようとする課題は、基準コンデンサの放電中のピーク電流の低減に伴う検出の応答性の低下を抑えられる静電容量検出装置を提供することにある。

上記課題を解決する静電容量検出装置は、静電容量の検出対象となる被検出容量に直列接続された基準コンデンサと、同基準コンデンサを放電させる放電スイッチと、を備える。同静電容量検出装置では、上記放電スイッチを、並列接続されたＮ個のスイッチング素子により構成している（Ｎは３以上の自然数）。ここで、上記Ｎ個のスイッチング素子のうちのオンとなっている素子の数をオン素子数とする。このとき、上記静電容量検出装置は、上記基準コンデンサの放電に際して、オン素子数が０からＮへと１ずつ増加するように時間差をつけて上記Ｎ個のスイッチング素子をオンとする放電制御部であって、オン素子数の増加から次の増加までの時間を、同オン素子数が多くなるほど短い時間とする放電制御部を備えている。

上記のような並列接続されたＮ個のスイッチング素子により構成された放電スイッチのオン抵抗は、オン素子数の増加に応じて小さくなる。よって、上記静電容量検出装置における放電スイッチのオン抵抗は、基準コンデンサの放電開始からの経過時間に応じて段階的に小さくなる。放電スイッチのオン抵抗が小さくなれば、基準コンデンサの放電が加速されるものの、放電電流は増加する。ただし、放電開始からの経過時間に応じて基準コンデンサの端子間電圧は低下するため、上記のように時間差をつけてオン素子数を順次増加させていけば、オン抵抗の減少に伴う放電電流の増加を抑えることが可能となる。

なお、放電中のピーク電流を十分に抑えるには、オン素子数の増加から次の増加までの時間をある程度よりも長くする必要がある。一方、オン素子数が１増加したときの放電スイッチのオン抵抗の低下幅は、オン素子数の増加に応じて小さくなる。さらに、基準コンデンサの放電は、オン素子数の増加による放電スイッチのオン抵抗の減少に応じて加速される。そのため、オン素子数の増加から次の増加までの時間をオン素子数が多くなるほど短い時間としても、ピーク電流を一定の値以下に抑えることが可能となる。

ちなみに、上記静電容量検出装置は、例えば、検出電極と同検出電極に近接した導体との間に形成される静電容量を上記被検出容量とし、上記検出電極への導体の近接による上記被検出容量の変化を検出するものとして具体化することができる。

本発明の静電容量検出装置によれば、基準コンデンサの放電中のピーク電流の低減に伴う検出の応答性の低下を抑えられる。

静電容量検出装置の一実施形態の模式的な回路構成図。同実施形態の静電容量検出装置に設けられた放電スイッチ及び放電制御回路の模式的な回路構成図。上記放電制御回路に設けられたシフトレジスタの動作を示すタイムチャート。大きいスイッチ抵抗を有した単一のスイッチング素子により放電スイッチを構成した場合の基準コンデンサ放電時の中間電位及び放電電流の推移を示すタイムチャート。小さいスイッチ抵抗を有した単一のスイッチング素子により放電スイッチを構成した場合の基準コンデンサ放電時の中間電位及び放電電流の推移を示すタイムチャート。上記実施形態の静電容量検出装置における基準コンデンサ放電時の中間電位及び放電電流の推移を示すタイムチャート。

以下、静電容量検出装置の一実施の形態を、図１～図６を参照して詳細に説明する。なお、本実施形態の静電容量検出装置は、車両のドアロックの開閉システムに組み込まれ、ドアハンドルへの人の手の近接を静電容量の変化から検出する装置として構成されている。

図１に示すように、本実施形態の静電容量検出装置は、ドアハンドルに内蔵された検出電極１０を備えている。検出電極１０は、人の手などの導体が近傍に位置する場合、その導体との間に静電容量を形成する。本実施形態の静電容量検出装置は、こうした検出電極１０と近傍の導体との間に形成される静電容量を検出対象とする被検出容量Ｃｘとし、同被検出容量Ｃｘの変化を検出する装置として構成されている。

さらに、本実施形態の静電容量検出装置は、既定の静電容量（以下、基準容量Ｃｓと記載する）を有した基準コンデンサ１１を備えている。さらに、本実施形態の静電容量検出装置は、静電容量の検出にかかる電子回路が形成された基板であるスイッチモジュール１２と、静電容量検出装置を制御する汎用ロジック集積回路である電子制御部１３とを備えている。これら基準コンデンサ１１、スイッチモジュール１２、及び電子制御部１３は、検出電極１０と共にドアハンドルに内蔵されている。

基準コンデンサ１１の一端は、電位が既定の基準電位Ｖｃｃとなった電源ライン１４に接続され、他端はスイッチモジュール１２を介して検出電極１０に接続されている。すなわち、基準コンデンサ１１は、被検出容量Ｃｘに直列接続された状態となっている。

スイッチモジュール１２には、第１スイッチ１５、第２スイッチ１６、第３スイッチ１７の３つのスイッチが設けられている。第１スイッチ１５は、基準コンデンサ１１を放電させるための放電スイッチであり、同基準コンデンサ１１と並列接続されている。第２スイッチ１６は、これら並列接続された第１スイッチ１５及び基準コンデンサ１１と、検出電極１０との間に設けられている。さらに、第３スイッチ１７は、第２スイッチ１６と検出電極１０との間に一端が接続され、他端が接地（ＧＮＤ）された状態で設置されている。すなわち、第３スイッチ１７は、被検出容量Ｃｘに並列接続された状態となっている。

また、スイッチモジュール１２には、第１スイッチ１５を開閉駆動するための放電制御回路１８と、第２スイッチ１６及び第３スイッチ１７を開閉駆動するための組合／順序回路１９と、が設けられている。放電制御回路１８は、電子制御部１３から入力した放電信号ＳＷ１、及び遅延信号ＤＬＹに応じて第１スイッチ１５を開閉し、組合／順序回路１９は、電子制御部１３から入力した検出実施信号ＳＷ２３に応じて第２スイッチ１６及び第３スイッチ１７を開閉する。放電制御回路１８は、基本的には、放電信号ＳＷ１がオン出力となったときからオフ出力となるまでの期間、第１スイッチ１５をオン（閉状態）として、基準コンデンサ１１を放電させるように構成されている。一方、組合／順序回路１９は、検出実施信号ＳＷ２３がオン出力となってからオフ出力となるまでの期間、一定の周期毎に、第２スイッチ１６及び第３スイッチ１７を交互にオンとすることを繰り返すように構成されている。

さらに、スイッチモジュール１２には、コンパレータ２０が設けられている。コンパレータ２０は、第１スイッチ１５及び基準コンデンサ１１と、検出電極１０との間の部分の電位（以下、中間電位Ｖｉｎと記載する）と、既定の設定電位Ｖｒｅｆとを比較する。そして、コンパレータ２０は、中間電位Ｖｉｎが設定電位Ｖｒｅｆよりも高いときにはオフ出力となり、中間電位Ｖｉｎが設定電位Ｖｒｅｆ以下のときにはオン出力となる比較信号ＣＯＭＰを電子制御部１３に出力する。ちなみに、設定電位Ｖｒｅｆは、電源ライン１４と接地側（ＧＮＤ）との間に直列接続された状態で配設された２つの抵抗２１、２２の間の部分から取り出されている。

本実施形態の静電容量検出装置は、下記の測定周期の繰り返しを通じて、ドアハンドルへの乗員の手の接触による被検出容量Ｃｘの変化を検出する。電子制御部１３は、測定周期の開始に当たり、放電制御回路１８に出力する放電信号ＳＷ１をオン出力とする。これにより、放電制御回路１８は、第１スイッチ１５を閉状態として、基準コンデンサ１１を放電させることで、中間電位Ｖｉｎを基準電位Ｖｃｃと等しい電位とする。その後、電子制御部１３は、放電信号ＳＷ１をオフ出力として、第１スイッチ１５をオフ（開状態）とする。さらに、電子制御部１３は、検出実施信号ＳＷ２３をオン出力とする。

検出実施信号ＳＷ２３がオン出力となると、組合／順序回路１９は、第２スイッチ１６及び第３スイッチ１７を交互にオンとする。すなわち、第３スイッチ１７をオフとしたまま、第２スイッチ１６をオンとする状態と、第２スイッチ１６をオフとしたまま、第３スイッチ１７をオンとする状態と、を周期的に切り替える。これにより、被検出容量Ｃｘの充放電が繰り返され、その充放電毎に中間電位Ｖｉｎが次第に低下するようになる。

電子制御部１３は、比較信号ＣＯＭＰがオフ信号からオン信号に切り替わるまで、検出実施信号ＳＷ２３をオン出力に保持している。そして、電子制御部１３は、比較信号ＣＯＭＰがオフ信号からオン信号に切り替わった時点で、検出実施信号ＳＷ２３をオフ出力に切り替える。すなわち、中間電位Ｖｉｎが基準電位Ｖｃｃから設定電位Ｖｒｅｆに低下するまでの期間、被検出容量Ｃｘの充放電が繰り返される。充放電一回当たりの中間電位Ｖｉｎの低下量は、被検出容量Ｃｘが大きいほど大きくなる。よって、このときの被検出容量Ｃｘの充放電の繰り返し回数は、被検出容量Ｃｘの大きさに負の相関を有した値となる。電子制御部１３は、このときの充放電の繰り返し回数をカウントして、その値を測定結果として記憶することで、今回の測定周期を終了する。電子制御部１３は、こうした測定周期を繰り返し、上記充放電の繰り返し回数の変化から、乗員の手のドアハンドルへの接触や近接による被検出容量Ｃｘの変化を検出している。

続いて、こうした本実施形態の静電容量検出装置において、基準コンデンサ１１を放電するための第１スイッチ１５及び放電制御回路１８の詳細を説明する。
図２に示すように、本実施形態の静電容量検出装置において、基準コンデンサ１１を放電する放電スイッチである第１スイッチ１５は、並列接続された４つスイッチング素子２３～２６により構成されている。本実施形態では、これらのスイッチング素子２３～２６として、ゲートにオフ信号が入力されているときにオン（閉状態）となり、同ゲートにオン信号が入力されているときにオフ（開状態）となる常閉式の電界効果トランジスタ（ＦＥＴ）を採用している。

放電制御回路１８は、基準コンデンサ１１の放電に際して、上記４つのスイッチング素子２３～２６を、時間差をつけて順次オンとするように構成されている。以下、こうした放電制御回路１８の詳細を説明する。

４つのスイッチング素子のうちの一つ（スイッチング素子２３）のゲートには、放電制御回路１８に設けられたインバータ２７によってオン／オフが反転された放電信号ＳＷ１が入力されている。すなわち、放電信号ＳＷ１がオン出力であるときには、ゲートにオフ出力が入力されてスイッチング素子２３はオン（閉状態）となり、放電信号ＳＷ１がオフ出力であるときには、ゲートにオン信号が入力されてスイッチング素子２３はオフ（開状態）となる。

一方、放電制御回路１８には、シフトレジスタ２８が設けられている。シフトレジスタ２８は、電子制御部１３が出力した放電信号ＳＷ１をデータ信号として、遅延信号ＤＬＹをクロック信号として、それぞれ入力する。そして、シフトレジスタ２８は、放電信号ＳＷ１のオン出力を入力後、遅延信号ＤＬＹのオン出力を入力する毎に、出力端子から順次、オン出力を出力するように構成されている。なお、以下では、３つの出力端子の出力信号を、オン出力となる順番の早いものから順に、出力信号ＯＵＴ１、出力信号ＯＵＴ２、出力信号ＯＵＴ３と記載する。

さらに、放電制御回路１８には、３つの論理積回路２９～３１が設けられている。論理積回路２９は、放電信号ＳＷ１と、シフトレジスタ２８の出力信号ＯＵＴ１とを入力し、それら２信号が共にオン出力となったときにオフ出力からオン出力となり、同２信号の少なくともいずれか一つがオフとなったときにオン出力からオフ出力となる出力信号ＳＷ１ｂを出力する。また、論理積回路３０は、放電信号ＳＷ１と、シフトレジスタ２８の出力信号ＯＵＴ２とを入力し、それら２信号が共にオンとなったときにオフ出力からオン出力となり、同２信号の少なくともいずれか一つがオフとなったときにオン出力からオフ出力となる出力信号ＳＷ１ｃを出力する。さらに、論理積回路３１は、放電信号ＳＷ１と、シフトレジスタ２８の出力信号ＯＵＴ３とを入力し、それら２信号が共にオンとなったときにオフ出力からオン出力となり、同２信号の少なくともいずれか一つがオフとなったときにオン出力からオフ出力となる出力信号ＳＷ１ｄを出力する。そして、スイッチング素子２４～２６のゲートには、放電制御回路１８に設けられたインバータ３２～３４によりオン／オフ反転された出力信号ＳＷ１ｂ、ＳＷ１ｃ、ＳＷ１ｄがそれぞれ入力されている。

図３に示すように、電子制御部１３は、基準コンデンサ１１の放電を開始する時刻ｔ１から、予め設定された既定の時間Ｔａが経過した時刻ｔ５までの期間、放電信号ＳＷ１をオン出力に保持している。時間Ｔａの長さは、基準コンデンサ１１の放電が確実に完了可能なように設定されている。なお、遅延信号ＤＬＹは、時刻ｔ１の時点では、オフ出力に保持されている。

一方、電子制御部１３は、放電信号ＳＷ１をオフ信号からオン信号に切り替えてから既定の時間Ｔｂ（＜Ｔａ）が経過した時刻ｔ２に、遅延信号ＤＬＹを一時的にオン出力としている。さらに、電子制御部１３は、時刻ｔ２から上記時間Ｔｂの２分の１の時間（Ｔｂ／２）が経過した時刻ｔ３、及びさらにその時刻ｔ３から上記時間Ｔｂの４分の１の時間（Ｔｂ／４）が経過した時刻ｔ４にも、遅延信号ＤＬＹを一時的にオン出力としている。これに対して出力信号ＳＷ１ｂは時刻ｔ２から、出力信号ＳＷ１ｃは時刻ｔ３から、出力信号ＳＷ１ｄは時刻ｔ４から、それぞれオフ出力からオン出力に切り替わる。これら出力信号ＳＷ１ｂ、ＳＷ１ｃ、ＳＷ１ｄは、放電信号ＳＷ１がオン出力からオフ出力となった時刻ｔ５までオン出力に保持された後、同時刻ｔ５にオフ出力となる。

上記のように、第１スイッチ１５のスイッチング素子２３は放電信号ＳＷ１に、スイッチング素子２４は出力信号ＳＷ１ｂに、スイッチング素子２５は出力信号ＳＷ１ｃに、スイッチング素子２６は出力信号ＳＷ１ｄに、それぞれ従って開閉する。ここで、スイッチング素子２３～２６のうちのオンとなっている素子の数をオン素子数ｎとする。放電を開始する時刻ｔ１から時刻ｔ２までの期間のオン素子数ｎは１となっている。また、オン素子数ｎは、時刻ｔ２から時刻ｔ３までの期間は２となり、時刻ｔ３から時刻ｔ４までの期間は３となり、時刻ｔ４から放電を完了する時刻ｔ５までの期間は４となっている。

上記のように本実施形態では、基準コンデンサ１１の放電に際して、それら４個のスイッチング素子２３～２６を、オン素子数ｎが０から４へと１ずつ増加するように時間差をつけてオンとしている。また、オン素子数ｎの増加から次の増加までの時間を、同オン素子数ｎが多くなるほど短い時間としている。なお、本実施形態では、上記態様で放電中のスイッチング素子２３～２６の開閉動作を制御する放電制御部が、放電制御回路１８及び電子制御部１３により構成されている。

（作用効果）
上記のように、本実施形態の静電容量検出装置では、基準コンデンサ１１を放電するための放電スイッチである第１スイッチ１５を、並列接続された４個のスイッチング素子２３～２６により構成している。そして、基準コンデンサ１１の放電に際して、時間差をつけてそれら４個のスイッチング素子２３～２６をオンとするようにしている。なお、並列接続した４個のスイッチング素子２３～２６からなる第１スイッチ１５全体のオン抵抗は、オン素子数ｎに反比例することになる。そのため、本実施形態では、放電中の第１スイッチ１５全体のオン抵抗が、オン素子数ｎの増加に応じて順次低下するようになる。

ここで、上記のような放電スイッチを単一のスイッチング素子で構成することを考える。この場合、放電スイッチのオン時の抵抗（オン抵抗）は、放電の終始に亘って一定に保たれる。

図４に、単一のスイッチング素子により構成した放電スイッチにより、基準コンデンサ１１を放電したときの中間電位Ｖｉｎ及び放電電流の推移の一例を示す。なお、同図では、本実施形態において第１スイッチ１５に４個設けられたスイッチング素子２３～２６の一つを上記単一のスイッチング素子として採用した場合を示している。同図に示すように、放電開始後、中間電位Ｖｉｎは、概ね一次遅れの曲線を描いて基準電位Ｖｃｃに収束していく。なお、同図では、このときの放電中の基準コンデンサ１１のピーク電流を「Ｉａ」、放電飽和時間を「ｔ」としている。

図５は、放電スイッチを構成する単一のスイッチング素子として、オン抵抗が図４の場合の２分の１の素子を採用した場合の放電中の中間電位Ｖｉｎ及び放電電流の推移を示す。この場合には、放電スイッチのオン抵抗が低い分、基準コンデンサ１１はより急速に放電する。ただし、この場合には、放電スイッチのオン抵抗が低い分、放電中のピーク電流は大きくなる。例えば、基準コンデンサ１１の放電電流（Ｉ）及び端子間電圧（Ｖ）と放電スイッチのオン抵抗（Ｒ）との関係が単純にオームの法則（Ｉ＝Ｖ／Ｒ）に従うとした場合、放電飽和時間は図４の場合の２分の１となり、ピーク電流は図４の場合の２倍となる。

図６に、本実施形態における基準コンデンサ１１の放電中の中間電位Ｖｉｎ及び放電電流の推移を示す。並列接続された４個のスイッチング素子２３～２６により構成された第１スイッチ１５のオン抵抗は、オン素子数ｎの増加に応じて小さくなる。そして、本実施形態では、基準コンデンサ１１の放電に際し、オン素子数ｎが０から４へと１ずつ増加するように時間差をつけてそれら４個のスイッチング素子２３～２６をオンとしている。そのため、放電中の第１スイッチ１５全体のオン抵抗は、放電開始からの経過時間に応じて段階的に小さくなる。第１スイッチのオン抵抗が小さくなれば、基準コンデンサ１１の放電が加速されるものの、放電電流は増加する。ただし、放電開始からの経過時間に応じて基準コンデンサ１１の端子間電圧は低下するため、上記のように時間差をつけてオン素子数ｎを順次増加させていけば、オン抵抗の減少に伴う放電電流の増加を抑えることが可能となる。

同図の場合、放電初期の第１スイッチ１５全体のオン抵抗は、図４の場合と同じである。そのため、放電中のピーク電流は図４の場合と同程度となる。一方、放電開始後に第１スイッチ１５のオン抵抗は段階的に低下するため、基準コンデンサ１１の放電飽和時間は、図５の場合よりは長いものの、図４の場合よりは短い時間となる。

なお、放電中のピーク電流を十分に抑えるには、オン素子数ｎの増加から次の増加までの時間をある程度よりも長くする必要がある。一方、オン素子数nが１増加したときの第１スイッチ１５全体のオン抵抗の低下幅は、オン素子数ｎの増加に応じて小さくなる。さらに、基準コンデンサ１１の放電は、オン素子数ｎの増加による第１スイッチ１５全体のオン抵抗の減少に応じて加速される。そのため、オン素子数ｎの増加から次の増加までの時間をオン素子数ｎが多くなるほど短い時間としても、ピーク電流を一定の値以下に抑えることが可能となる。そのため、本実施形態では、放電中のピーク電流が同じであれば、オン素子数ｎの増加から次の増加までの時間を一定とした場合よりも短い時間で基準コンデンサ１１の放電を完了できる。

以上説明した本実施形態によれば、次の効果を奏することができる。
（１）基準コンデンサ１１の放電中のピーク電流を低減できるため、放電電流が流れる部分の許容最大電流を小さくすることができ、製造コストを抑えられる。

（２）基準コンデンサ１１の放電飽和時間の増加を抑えつつ、放電中のピーク電流の低減が可能なため、ピーク電流の低減を図りつつも、静電容量変化の検出の応答性を確保することが可能となる。

（３）複数のスイッチング素子を電子制御部１３が直接開閉する場合、スイッチング素子の数だけ出力端子及び信号線が必要となる。これに対して本実施形態では、電子制御部１３は、第１スイッチ１５をオンとする期間を指示する放電信号ＳＷ１とオン素子数ｎを増加するタイミングを指示する遅延信号ＤＬＹとを出力している。そして、放電制御回路１８に設けられたシフトレジスタ２８や論理積回路２９～３１により、時間差をつけてオンとなるように各スイッチング素子２３～２６の駆動信号をそれぞれ生成するようにしていた。そのため、電子制御部１３を構成する汎用ロジック集積回路として出力端子の少ない集積回路を採用した場合にも、第１スイッチ１５を構成する多数のスイッチング素子を、時間差をつけて開閉することが可能となる。

なお、上記実施の形態は、以下のように変更して実施することもできる。
・電子制御部１３が、オン、オフのタイミングを指示する制御信号を各スイッチング素子２３～２６に対して個別に出力して、基準コンデンサ１１の放電に際して時間差をつけて各スイッチング素子２３～２６をオンとするようにしてもよい。その場合には、放電制御回路１８を、シフトレジスタ２８や論理積回路２９～３１を省略した簡易な構成とすることができる。

・第１スイッチ１５を構成する各スイッチング素子２３～２６として、常閉式の電界効果トランジスタを採用していたが、例えばバイポーラトランジスタやサイリスタのような電界効果トランジスタ以外のスイッチング素子を採用してもよい。また、ゲートにオン信号が入力されているときにオン（閉状態）となり、同ゲートにオフ信号が入力されているときにオフ（開状態）となる常開式のスイッチング素子を採用してもよい。なお、常開式のスイッチング素子を採用する場合、放電制御回路１８におけるインバータ２７，３２～３４の設置は不要となる。

・上記実施形態では、第１スイッチ１５を並列接続された４個のスイッチング素子２３～２６により構成していたが、並列接続された３個、或いは５個以上のスイッチング素子により第１スイッチ１５を構成するようにしてもよい。

・上記実施形態の静電容量検出装置は、車両のドアハンドルに設けられた検出電極１０と同検出電極１０に近接した導体（人の手など）との間に形成される静電容量を被検出容量Ｃｘとし、検出電極１０への導体の近接による被検出容量Ｃｘの変化を検出するように構成されていた。車両のドアハンドル以外の部分に設けられた静電容量型の近接センサにおける静電容量（変化）を検出する装置として、上記実施形態の装置を採用してもよい。また、近接センサ以外の用途での静電容量検出装置においても、被検出容量に直列接続された基準コンデンサ、及びその基準コンデンサを放電させる放電スイッチを備えるものであれば、上記実施形態における放電スイッチ及びその放電制御部を適用することができる。そうした場合にも、その適用により、基準コンデンサの放電中のピーク電流の低減に伴う検出の応答性の低下を抑えられる。

１０…検出電極、１１…基準コンデンサ、１２…スイッチモジュール、１３…電子制御部、１４…電源ライン、１５…第１スイッチ（放電スイッチ）、１６…第２スイッチ、１７…第３スイッチ、１８…放電制御回路、１９…組合／順序回路、２０…コンパレータ、２１，２２…抵抗、２３～２６…スイッチング素子、２７，３２～３４…インバータ、２８…シフトレジスタ、２９～３１…論理積回路、Ｃｓ…基準容量、Ｃｘ…被検出容量、Ｖｃｃ…基準電位、Ｖｉｎ…中間電位、Ｖｒｅｆ…設定電位。

Claims

静電容量の検出対象となる被検出容量に直列接続された基準コンデンサと、前記基準コンデンサを放電させる放電スイッチと、を備える静電容量検出装置において、
Ｎを３以上の自然数としたとき、前記放電スイッチが並列接続されたＮ個のスイッチング素子により構成されており、
前記スイッチング素子のうちのオンとなっている素子の数をオン素子数としたとき、前記基準コンデンサの放電に際して、前記オン素子数が０からＮへと１ずつ増加するように時間差をつけて前記Ｎ個のスイッチング素子をオンとする放電制御部であって、前記オン素子数の増加から次の増加までの時間を、同オン素子数が多くなるほど短い時間とする放電制御部を備えている静電容量検出装置。
当該静電容量検出装置は、検出電極と同検出電極に近接した導体との間に形成される静電容量を前記被検出容量とし、前記検出電極への前記導体の近接による前記被検出容量の変化を検出する
請求項１に記載の静電容量検出装置。