JP4372735B2 - パラメータ決定用スイッチング電源回路、パラメータ決定用リニアレギュレータ、パラメータ決定用スイッチング電源回路システム、スイッチング電源回路の開発支援システム、並びに、そのプログラムおよび記録媒体 - Google Patents

Description

本発明は、負荷となるデバイスに電力を供給する電源回路のパラメータを決定するために、上記電源回路に代えて上記デバイスに接続される、パラメータ決定用の電源回路を構成する電源用半導体集積回路、それを用いた電源用半導体集積回路システムおよび電源回路の開発支援システム、並びに、そのプログラムおよび記録媒体に関するものである。

負荷となるデバイスへ電力を供給する電源デバイスは、当該負荷となるデバイスを含む商品に必須のデバイスであるが、商品開発時には、その負荷となるデバイス（例えば、ＬＣＤ、ＣＣＤ、ＬＳＩなど）も同時に開発されていることが多く、最後まで、例えば、目標電圧、負荷電流などのユーザ要望スペックが決定しないことがある。

また、電源デバイスは、例えば、外付け部品をも含めた利得・位相余裕なども確認する必要がある。したがって、シミュレーションによって、これらを確認することが広く行われている。この場合は、実際には、負荷となるデバイスの試作品さえ完成していない時点においても、シミュレーションによって確認されたパラメータを持った電源回路の開発を開始できるため、電源回路の開発期間を充分に長く取ることができる。

また、例えば、後述する特許文献１には、予め１つの半導体内に、複数の電源回路を用意しておき、ユーザの要望スペックに対して、これらの電源回路から必要な回路ブロックのみを接続して電源デバイスを作成する方法が記載されている。当該当該方法では、メタル変更のみで開発が完了するため、試作期間が短縮できる。
特開平４−７４４５６号公報（公開日：1992年３月９日）

しかしながら、上記従来の構成のうち、シミュレーションによって、電源デバイスおよび負荷となるデバイスの動作検証を行う構成では、充分な確度でシミュレーションすることが難しい。

具体的には、シミュレーションする場合には、外付け部品のシミュレーション用のモデル化、および、負荷となるデバイスのモデル化が必要になる。ただし、コイルなどの外付け部品のシミュレーション用のモデル化、および、負荷となるデバイスの過渡的な電流特性のモデル化は難しい。したがって、現在開発時にシミュレーションによる動作検証を行う場合は、ある程度簡略化されたモデルを用いてシミュレーションしている。さらに、負荷となるデバイスが開発中の場合は、暫定的な仕様に基づいて、当該デバイスの負荷モデルの抽出などの作業を行う必要があるが、これらの作業で用いた仕様と、実際のデバイスの仕様とが異なっていることもある。

したがって、シミュレーションによって、電源デバイスおよび負荷となるデバイスの動作検証を行おうとしても、充分な確度でシミュレーションすることが難しい。したがって、誤差に起因する不具合が発生するリスクを回避する方策として、マージン確保用の補正回路や、メタル変更による短期間修正を目的としたダミー素子をチップ内に搭載することも行われている。ただし、この場合には、チップサイズが拡大しがちである。この結果、製造コストが高騰したり、商品の競争力が低下したりする虞れがある。

一方、上記特許文献１のように、配線変更によるデバイス開発は、使用していない余分な回路を保有したまま製品化することになる。この場合も、チップサイズを縮小することができず、製造コストが高騰する虞れがある。

ここで、現在では、負荷となるデバイスの必要とされる電圧値は、デザインルールの微細化が進むことによって低電圧化するデバイスと、従来の電圧から変化することのできないデバイスとが混在しているため、必要とされる電圧値は、多様化する傾向がある。

これは、電源デバイスから見ると出力ラインのチャネル数（分割して供給すべき出力ライン）の増加につながる。したがって、１チャネル分の電源回路を用意する場合と比較して、上記製造コストの高騰などの不具合が、より一層問題になりやすい。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、比較的回路規模が小さく、より適切なパラメータに設定された電源回路の開発を支援可能な電源用半導体集積回路、電源用半導体集積回路システム、電源回路の開発支援システムを提供することにある。

本発明に係る電源用半導体集積回路は、上記課題を解決するために、負荷となるデバイスに電力を供給する電源回路のパラメータを決定するために、上記電源回路に代えて上記デバイスに接続される、パラメータ決定用の電源回路を構成する電源用半導体集積回路であって、上記各電源回路は、スイッチング電源回路であり、上記パラメータ決定用の電源回路のスイッチングトランジスタとして動作可能な複数のトランジスタからなるトランジスタアレイと、当該複数のトランジスタの中から、スイッチングトランジスタして動作させるトランジスタを選択することにより、当該スイッチングトランジスタとして動作するトランジスタのサイズを制御する選択回路とを備え、制御回路としての上記選択回路は、外部からの指示に応じ、上記電源回路のパラメータとして、上記トランジスタのサイズを変更することを特徴としている。

ここで、電源回路のスイッチングトランジスタとして好適なサイズは、負荷となるデバイスの特性にも依存している。ところが、当該デバイスを開発している段階で、このデバイスの負荷モデルを抽出すると共に、その抽出したモデルを用いてシミュレーションしようとすると、曖昧な仕様に対するリスクと、簡略化モデルによるシミュレーションの確度低下に対するリスクとの２重のリスクに対して、２重のマージンを確保する必要がある。この結果、トランジスタのサイズを最適な値に近づけることが難しい。

これに対して、上記構成では、上記制御回路としての選択回路へ、トランジスタのサイズを指示することによって、パラメータ決定用の電源回路に、負荷となるデバイスを実際に接続した状態で、スイッチングトランジスタとして動作するトランジスタのサイズを変更しながら、当該デバイスへ電力を供給する場合には、スイッチングトランジスタのサイズとして、いずれの値が好適であるかを検証／評価できる。

この結果、このデバイスの負荷モデルの抽出や、その抽出したモデルを使用してのシミュレーションなど、時間およびスキルの要する作業を行う必要もなく、好適なスイッチングトランジスタのサイズを抽出することができる。

また、上記構成の電源用半導体集積回路は、実際にデバイスに電力を供給する電源回路のパラメータを決定するために用いられるので、実際の電源回路には、上記トランジスタアレイを設ける必要がない。したがって、実際の電源回路に、複数の電源回路を用意しておき、そのいずれかを使用するかを選択する構成よりも、電源回路の回路規模を縮小できる。

これらの結果、上記電源用半導体集積回路を用いることによって、比較的回路規模が小さく、より適切なパラメータに設定された電源回路の開発を支援できる。

また、本発明に係る電源用半導体集積回路は、上記構成に加えて、上記トランジスタアレイが複数設けられていると共に、上記複数のトランジスタアレイのうちの少なくとも１つを構成するトランジスタのＯＮ／ＯＦＦタイミングと、残余のトランジスタアレイを構成するトランジスタのＯＮ／ＯＦＦタイミングとの位相差を制御する位相差制御回路とを備え、上記制御回路としての上記位相差制御回路は、外部からの指示に応じ、上記電源回路のパラメータとして、上記位相差を変更してもよい。

ここで、例えば、同期整流型のスイッチング電源回路やチャージポンプ型の電源回路など、互いに異なるタイミングでＯＮ／ＯＦＦされる、複数のスイッチングトランジスタが設けられている電源回路では、各スイッチングトランジスタのＯＮ／ＯＦＦタイミング間の位相差を適切に設定することが望まれる。

ところが、この位相差も、負荷となるデバイスや外付け素子の特性にも依存している。したがって、負荷デバイスの負荷モデル、および、外付け素子の寄生効果によるドライバ遅延時間モデルを抽出すると共に、当該モデルを用いてシミュレーションして、位相差を決定しようとしても、トランジスタのサイズと同様、当該位相差を最適な値に近づけることが難しい。

これに対して、上記構成では、上記制御回路としての選択回路へ、位相差を指示することによって、パラメータ決定用の電源回路に、負荷となるデバイスを実際に接続した状態で、上記位相差を変更しながら、当該デバイスへ電力を供給する場合には、上記位相差として、いずれの値が好適であるかを検証／評価できる。

この結果、このデバイスの負荷モデル、外付け素子の寄生効果によるドライバ遅延時間モデルの抽出やその抽出したモデルを使用してのシミュレーションなど、時間およびスキルを要する作業を行う必要がなくなり、適切な位相差を抽出できる。

さらに、上記構成に加えて、上記パラメータ決定用の電源回路の出力電圧を監視して、当該出力電圧が予め定められた目標値になるように、上記スイッチングトランジスタのＯＮ／ＯＦＦ動作を制御するスイッチング制御回路と、当該スイッチング制御回路が出力電圧を監視する際に参照する基準電圧を生成する基準電圧生成回路とを備え、上記制御回路としての上記スイッチング制御回路は、外部からの指示に応じて、上記目標値を変更してもよい。

当該構成では、スイッチング制御回路および基準電圧生成回路も上記電源用半導体集積回路内に設けられている。したがって、上記各スイッチング制御回路および基準電圧生成回路が電源用半導体集積回路とは別に設けられている構成と比較して、実際の電源回路として、スイッチングトランジスタと、そのスイッチングを制御するスイッチング制御回路と、その基準電圧を供給する基準電圧生成回路とが、１つの半導体集積回路に集積された電源回路を使用する場合、当該実際の電源回路に、より近い状態で検証／評価できる。

一方、本発明に係る電源用半導体集積回路は、上記課題を解決するために、負荷となるデバイスに電力を供給する電源回路のパラメータを決定するために、上記電源回路に代えて上記デバイスに接続される、パラメータ決定用の電源回路を構成する電源用半導体集積回路であって、上記各電源回路は、リニアレギュレータであり、上記パラメータ決定用の電源回路にて上記デバイスへの電力をドライブするドライバトランジスタとして動作可能な複数のトランジスタからなるトランジスタアレイと、予め定められた位相補償定数で、上記パラメータ決定用の電源回路の出力の位相を補償する位相補償回路と、当該複数のトランジスタの中から、ドライバトランジスタして動作させるトランジスタを選択することにより、当該ドライバトランジスタとして動作するトランジスタのサイズを制御すると共に、当該トランジスタのサイズに連動して、上記位相補償回路の位相補償定数を変更する選択回路とを備え、制御回路としての上記選択回路は、外部からの指示に応じ、上記電源回路のパラメータとして、上記トランジスタのサイズを変更することを特徴としている。

ここで、電源回路のドライバトランジスタとして好適なサイズも、負荷となるデバイスの特性に依存している。ところが、当該デバイスを開発している段階で、このデバイスの負荷モデルを抽出すると共に、その抽出したモデルを用いてシミュレーションしようとすると、上述したように、トランジスタのサイズを最適な値に近づけることが難しい。

これに対して、上記構成では、上記制御回路としての選択回路へ、トランジスタのサイズを指示することによって、パラメータ決定用の電源回路に、負荷となるデバイスを実際に接続した状態で、ドライバトランジスタとして動作するトランジスタのサイズを変更しながら、当該デバイスへ電力を供給する場合には、ドライバトランジスタのサイズとして、いずれの値が好適であるかを検証／評価できる。

この結果、このデバイスの負荷モデルの抽出や、その抽出したモデルを使用してのシミュレーションなど、時間およびスキルの要する作業を行う必要もなく、好適なドライバトランジスタのサイズを抽出することができる。さらに、上記選択回路は、当該トランジスタのサイズに連動して、上記位相補償回路の位相補償定数を変更するので、ドライバトランジスタのサイズを可変することによって変化する位相余裕に対する補正作業という、２次的な技術検討も不要である。

また、上記構成の電源用半導体集積回路は、実際にデバイスに電力を供給する電源回路のパラメータを決定するために用いられるので、実際の電源回路には、上記トランジスタアレイを設ける必要がない。したがって、実際の電源回路に、複数の電源回路を用意しておき、そのいずれかを使用するかを選択する構成よりも、電源回路の回路規模を縮小できる。

また、上記構成に加えて、上記制御回路は、起動時には、ドライバトランジスタして動作させるトランジスタの数が、上記トランジスタのサイズとして指示されたサイズに応じた数になるまで、当該トランジスタの数を段階的に増加させると共に、当該制御回路は、外部からの指示に応じて、上記トランジスタの数を段階的に増加させる際のタイミングを、上記電源回路のパラメータとして変更してもよい。

当該構成では、当該制御回路は、外部からの指示に応じて、起動時に上記トランジスタの数を段階的に増加させる際のタイミングを変更できる。したがって、パラメータ決定用の電源回路に負荷となるデバイスを実際に接続した状態で、上記トランジスタの数を段階的に増加させる際のタイミングを変更しながら、どのようなタイミングで起動時にドライバトランジスタのインピーダンスの制限を解除すれば、当該デバイスへの突入電流を低減でき、電源回路の入力端子に接続された電源へのストレスを低減できるかを検証／評価できる。

さらに、上記構成に加えて、上記パラメータ決定用の電源回路の出力電圧を監視して、予め定められた電圧を超過しているか否かを判定する判定回路と、当該判定回路の判定結果を出力する判定結果出力端子と、起動または終了指示を受け付ける入力端子と、当該入力端子への起動または終了指示に応じて、上記パラメータ決定用の電源回路の起動動作または終了動作を開始する起動／終了制御回路とを備えていてもよい。

当該構成では、パラメータ決定用の電源回路が複数設けられる場合に、あるパラメータ決定用の電源回路を構成するために設けられた電源用半導体集積回路の判定結果出力端子を、次に起動または終了すべきパラメータ決定用の電源回路を構成するために設けられた電源用半導体集積回路の起動／終了制御回路を接続することによって、上記各上記パラメータ決定用の電源回路を起動する順番／終了する順番を決定できる。また、最初に起動／終了すべきパラメータ決定用の電源回路へ起動／終了を指示するだけで、残余のパラメータ決定用の電源回路を起動させることができる。

また、本発明に係る電源用半導体集積回路システムは、上記課題を解決するために、互いに同一のデバイス上に集積された、上記スイッチング制御回路を有する電源用半導体集積回路を複数備え、当該各電源用半導体集積回路によって、複数チャネルのパラメータ決定用の電源回路を構成可能な電源用半導体集積回路システムであって、当該各電源用半導体集積回路におけるスイッチングトランジスタのＯＮ／ＯＦＦタイミング間の位相差を制御するチャネル間位相差制御回路を備え、上記制御回路としてのチャネル間位相差制御回路は、外部からの指示に応じて、上記電源回路のパラメータとして、上記各電源用半導体集積回路におけるスイッチングトランジスタのＯＮ／ＯＦＦタイミング間の位相差を変更することを特徴としている。

当該構成でも、上記電源用半導体集積回路が用いられているので、当該電源用半導体集積回路システムを用いることによって、上記電源用半導体集積回路と同様、余り回路規模を増大させることなく、より適切なパラメータに設定された電源回路を提供できる。

さらに、当該構成では、上記電源回路のパラメータとして、上記各電源用半導体集積回路におけるスイッチングトランジスタのＯＮ／ＯＦＦタイミング間の位相差（チャネル間の位相差）を変更できる。したがって、各チャネルの電源用半導体集積回路に、それぞれ負荷となるデバイスを接続した状態で、上記チャネル間の位相差を変更しながら、これらのデバイスへ電力を供給する場合には、チャネル間の位相差として、いずれの値が好適であるかを検証／評価できる。

この結果、例えば、複数のデバイスを駆動する際に発生するスイッチングノイズの重畳による高調波や各電源用半導体集積回路の入力端子に接続される電源へのストレスを低減可能な電源回路の設計を支援できる。

また、本発明に係る電源用半導体集積回路システムは、上記のいずれかの電源用半導体集積回路を複数備え、当該各電源用半導体集積回路によって、複数チャネルのパラメータ決定用の電源回路を構成可能な電源用半導体集積回路システムであって、上記各パラメータ決定用の電源回路へ電力を供給するための電源に接続するための複数の電源入力端子と、上記各電源用半導体集積回路のそれぞれに対応して設けられ、上記各電源入力端子の中の１つを選択して、上記対応する電源用半導体集積回路に接続するスイッチとを備え、上記制御回路としてのスイッチは、外部からの指示に応じて、上記電源回路のパラメータとして、上記各電源用半導体集積回路のうちの互いに同じ電源入力端子に接続される電源用半導体集積回路の組み合わせを変更することを特徴としている。

当該構成でも、上記電源用半導体集積回路が用いられているので、当該電源用半導体集積回路システムを用いることによって、上記電源用半導体集積回路と同様、余り回路規模を増大させることなく、より適切なパラメータに設定された電源回路を提供できる。

加えて、上記構成では、上記電源回路のパラメータとして、上記各電源用半導体集積回路のうちの互いに同じ電源入力端子に接続される電源用半導体集積回路の組み合わせを変更できる。したがって、各チャネルの電源用半導体集積回路に、それぞれ負荷となるデバイスを接続した状態で、当該組み合わせを変更しながら、これらのデバイスへ電力を供給する場合には、いずれのチャネル間で電源を共有できるかを検証／評価できる。

この結果、例えば、パッケージサイズ縮小に伴う端子数削減の際に、電源・ＧＮＤラインから回りこむノイズによって各デバイス間に発生する相互干渉の影響を、事前に確認することができ、低リスクに電源回路の開発を行うことができる。

また、上記構成に加えて、上記各電源用半導体集積回路は、上述した上記スイッチング制御回路を有する電源用半導体集積回路であって、互いに同一のデバイス上に集積されていると共に、当該各電源用半導体集積回路におけるスイッチングトランジスタのＯＮ／ＯＦＦタイミング間の位相差を制御するチャネル間位相差制御回路を備え、上記制御回路としてのチャネル間位相差制御回路は、外部からの指示に応じて、上記電源回路のパラメータとして、上記各電源用半導体集積回路におけるスイッチングトランジスタのＯＮ／ＯＦＦタイミング間の位相差を変更してもよい。

当該構成では、上記チャネル間位相差制御回路を備えた電源用半導体集積回路システムと同様に、各チャネルの電源用半導体集積回路に、それぞれ負荷となるデバイスを接続した状態で、上記チャネル間の位相差を変更しながら、これらのデバイスへ電力を供給する場合には、チャネル間の位相差として、いずれの値が好適であるかを検証／評価できる。

この結果、例えば、複数のデバイスを駆動する際に発生するスイッチングノイズの重畳による高調波や各電源用半導体集積回路の入力端子に接続される電源へのストレスを低減可能な電源回路の設計を支援できる。

さらに、本発明に係る電源回路の開発支援システムは、上記のいずれかの電源用半導体集積回路の制御回路、または、上記のいずれかの電源用半導体集積回路システムの制御回路へ、上記パラメータを指示する指示手段と、当該パラメータに設定された電源用半導体集積回路を用いて構成される上記パラメータ決定用の電源回路が上記負荷となるデバイスへ電力を供給している状態の評価結果の入力を受け付け、それに応じて上記制御回路へ、次に指示するパラメータを変更するパラメータ決定手段とを備えていることを特徴としている。

当該構成では、上記指示手段およびパラメータ決定手段を備え、当該指示手段によって、上記制御回路へ電源回路のパラメータが指示される。したがって、上記電源用半導体集積回路および電源用半導体集積回路システムと同様に、比較的回路規模が小さく、より適切なパラメータに設定された電源回路の開発を支援できる。

さらに、上記構成に加えて、上記パラメータ決定手段は、上記評価結果の入力受け付けおよびパラメータ変更を繰り返して、より良いパラメータを探索すると共に、パラメータに応じた電源回路を構成するための半導体集積回路を提供するベンダとして予め定められた送信先へ、上記探索により見出されたパラメータを送信して、上記ベンダへ、当該パラメータに応じた電源回路を構成するための半導体集積回路の提供を依頼する送信手段を備えていてもよい。

これにより、ベンダへ依頼する際の手間を大幅に削減できると共に、ベンダは、実際にデバイスに接続された状態で検証／評価された、適切なパラメータに基づいて、電源回路を構成するための半導体集積回路を提供できる。したがって、当該半導体集積回路とデバイスとからなるシステムを開発する際の手間とリスクとを低減できる。

また、上記構成に加えて、上記パラメータ決定手段は、上記繰り返される、評価結果の入力受け付けおよびパラメータ変更の履歴を記憶すると共に、上記送信手段は、上記探索により見出されたパラメータと共に、当該履歴を示す履歴情報も送信してもよい。

これにより、電源回路の開発支援システムは、ベンダに履歴情報を提示できるので、ベンダは、履歴情報に基づいて、上記パラメータ決定手段による演算効率に問題がないかなどを確認でき、電源回路の開発支援システム全体をより的確にバージョンアップできる。

さらに、上記構成に加えて、既に開発された上記半導体集積回路の情報を、当該半導体集積回路によって構成される電源回路のパラメータと関連付けて記憶する記憶手段と、上記送信先として、上記送信手段から送信されたパラメータを受信する受信手段と、上記記憶手段を検索して、当該受信手段の受信したパラメータと関連付けられた半導体集積回路が存在する場合、その半導体集積回路の情報を提示する提示手段とを備えていてもよい。

当該構成では、受信手段の受信したパラメータの電源回路を構成するための半導体集積回路が、既に開発されており、当該半導体集積回路の情報が当該パラメータと関連付けて記憶されていれば、提示手段は、その半導体集積回路の情報を提示する。したがって、ベンダは、新たに半導体集積回路を開発することなく、より早い時点で、上記受信手段の受信したパラメータの電源回路を構成するための半導体集積回路を提供できる。

また、上記構成に加えて、上記記憶手段には、上記既に開発された半導体集積回路と関連付けて、開発過程で発生した問題点も記憶されていると共に、上記提示手段は、上記受信したパラメータと関連付けられた半導体集積回路が上記記憶手段に存在しなかった場合は、上記記憶手段に記憶されている半導体集積回路の中から、上記受信したパラメータに近いパラメータに関連付けられた半導体集積回路を、その開発過程で発生した問題点と共に提示してもよい。

上記構成では、上記提示手段は、上記受信したパラメータと関連付けられた半導体集積回路が上記記憶手段に存在しなかった場合は、上記記憶手段に記憶されている半導体集積回路の中から、上記受信したパラメータに近いパラメータに関連付けられた半導体集積回路を、その開発過程で発生した問題点と共に提示する。

したがって、ベンダは、受信手段の受信したパラメータの電源回路を構成するための半導体集積回路を開発する際、上記提示された問題点、すなわち、半導体集積回路を開発する際にも問題となる可能性が高い問題点を参照して開発できるので、当該問題点を全く提示しない場合よりも、開発期間を短縮できる可能性を向上できる。

ところで、上記電源回路の開発支援システムは、ハードウェアで実現してもよいし、プログラムをコンピュータに実行させることによって実現してもよい。具体的には、本発明に係るプログラムは、上記いずれかの電源回路の開発支援システムの各手段として、コンピュータを動作させるプログラムであり、本発明に係る記録媒体には、当該プログラムが記録されている。

これらのプログラムがコンピュータによって実行されると、当該コンピュータは、上記電源回路の開発支援システムとして動作する。したがって、上記電源回路の開発支援システムと同様に、比較的回路規模が小さく、より適切なパラメータに設定された電源回路の開発を支援できる。

本発明によれば、パラメータ決定用の電源回路に、負荷となるデバイスを実際に接続した状態で、トランジスタのサイズを含む種々のパラメータを変更しながら、当該デバイスへ電力を供給する場合には、パラメータをいずれの値に設定すればよいかを検証／評価できる。したがって、上記電源回路の開発支援システムと同様に、比較的回路規模が小さく、より適切なパラメータに設定された電源回路の開発を支援できる。

〔第１の実施形態〕
本発明の一実施形態について図１ないし図７に基づいて説明すると以下の通りである。すなわち、本実施形態に係る開発支援システム１は、例えば、図２に示すように、開発対象となる電子回路ＩＣ１０２と、それに電力を供給する電源ＩＣ１０３と、電源回路Ｐ１０１を形成するために、当該電源ＩＣ１０３に接続される外付け素子１０４とを含む回路１０１の開発に好適に使用されるシステムであって、例えば、図１に示すように、開発段階の電子回路ＩＣ２と、当該電子回路ＩＣ２に接続可能で、外部からの指示に応じて、電源回路Ｐ１の設計値（パラメータ）のうちの予め定められたパラメータを変更可能な電源プラットフォームＩＣ３と、電源回路Ｐ１を形成するために当該電源プラットフォームＩＣ３に接続される外付け素子４と、上記電源プラットフォームＩＣ３へ設定すべきパラメータを指示するコンピュータ５とを含んでいる。

なお、本実施形態では、上記電源プラットフォームＩＣ３が評価ボードＢ１上に設けられている。また、上記外付け素子４を当該評価ボードＢ１上に実装するために、評価ボードＢ１上には、外付け素子４を接続するための配線が設けられている。さらに、評価ボードＢ１上には、上記電子回路ＩＣ２およびコンピュータ５を接続するための端子が設けられている。

以下では、一例として、上記電源回路Ｐ１０１およびＰ１がスイッチング電源回路であり、電源プラットフォームＩＣ３が、電源回路Ｐ１のパラメータとして、スイッチングトランジスタのサイズ、および、出力電圧の目標値を変更可能な構成について説明する。

すなわち、図２に示すように、本実施形態に係る回路１０１の電源回路Ｐ１０１は、例えば、電池などの電源１１１から供給される電力を断続して電子回路ＩＣ１０２へ供給するためのスイッチングトランジスタ１１２と、電子回路ＩＣ１０２へ供給される出力電圧Ｖｏｕｔに応じて、スイッチングトランジスタ１１２のデューティ比を調整して、当該出力電圧Ｖｏｕｔが予め定められた一定の電圧Ｖｃになるように調整するスイッチング制御回路１１３と、スイッチング制御回路１１３に基準電圧を供給するリファレンス回路１１４とを備えている。なお、本実施形態では、上記部材１１２〜１１４が電源ＩＣ１０３内に集積されている。

ここで、電源回路Ｐ１０１・Ｐ１としては、例えば、降圧型チョッパ方式、昇圧型チョッパ方式あるいは、反転型チョッパ方式のスイッチング電源回路など、種々のスイッチング電源が挙げられるが、以下では、一例として、電源回路Ｐ１０１・Ｐ１が、チョッパ方式で昇圧型のスイッチング電源回路の場合について詳細に説明する。すなわち、本実施形態に係る電源回路Ｐ１０１・Ｐ１では、上記スイッチングトランジスタ１１２は、外付け素子１０４としてのコイルＬ１０１を介して、上記電源１１１に接続される端子Ｔ１と、接地される端子Ｔ２との間に介在している。さらに、上記端子Ｔ１は、ダイオードＤ１０１を介して、電源回路Ｐ１０１の出力端子Ｔｏｕｔに接続されており、当該出力端子Ｔｏｕｔは、コンデンサＣ１０１を介して接地されている。また、出力端子Ｔｏｕｔは、上記電子回路ＩＣ１０２に接続されている。さらに、出力端子Ｔｏｕｔの出力電圧Ｖｏｕｔは、端子Ｔａｄｊを介して、上記スイッチング制御回路１１３に印加されている。

上記構成において、スイッチングトランジスタ１１２がＯＮしてる間は、コイルＬ１０１の両端に、電源１１１の電源電圧Ｖｉが印加され、当該コイルＬ１０１にエネルギが蓄積される。次に、スイッチングトランジスタ１１２がＯＦＦされると、当該コイルＬ１０１に蓄積されたエネルギは、ダイオードＤ１０１を介してコンデンサＣ１０１に供給され、コンデンサＣ１０１にて平滑化された出力電圧Ｖｏｕｔが出力される。ここで、上記端子Ｔ１の電位は、コイルＬ１０１の両端電圧をＶｌとするとき、Ｖｉ＋Ｖｌとなるので、電源回路Ｐ１０１は、電源１１１からの入力電圧Ｖｉを昇圧して、電子回路ＩＣ１０２に印加することができる。

ここで、入力電圧Ｖｉ、スイッチングトランジスタ１１２のデューティ比、または、電子回路ＩＣ１０２の負荷が変化すると、上記平滑後の出力電圧Ｖｏｕｔは変化する。ところが、上記スイッチング制御回路１１３は、端子Ｔａｄｊに印加された電圧によって出力電圧Ｖｏｕｔを監視しており、例えば、電源１１１からの入力電圧Ｖｉの変動や電子回路ＩＣ１０２の負荷変動などによって、出力電圧Ｖｏｕｔが微小に変化して上記定電圧Ｖｃを超えようとすると、デューティ比が小さくなるように、スイッチングトランジスタ１１２のデューティ比を制御する。一方、スイッチング制御回路１１３は、出力電圧Ｖｏｕｔが微小に変化して上記定電圧Ｖｃを下回ろうとすると、デューティ比が大きくなるように制御する。これにより、電源回路Ｐ１０１は、電子回路ＩＣ１０２の負荷変動や入力電圧Ｖｉの変動などに拘わらず、一定の電圧Ｖｃを、電子回路ＩＣ１０２に供給できる。

ところで、上記スイッチングトランジスタ１１１のサイズが変化すると、(a) 「電子回路ＩＣ１０２に必要な電力を供給できるか否か」、(b) 「効率」、および、(c) 「出力端子Ｔｏｕｔから出力される出力電圧波形に重畳されるノイズ量」などが変化するが、一般に、これら(a) 〜(c) は、負荷となる電子回路ＩＣ１０２の入出力特性によっても変化する。したがって、スイッチングトランジスタ１１１の好適なサイズを正確に求めるためには、電子回路ＩＣ１０２の把握する必要がある。

ここで、電子回路ＩＣ１０２が開発中の場合、その負荷としての入出力特性を求めるために、電子回路ＩＣ１０２の負荷モデルを抽出すると共に、その抽出したモデルを使用してのシミュレーションすることが広く行われている。

ところが、負荷モデルの抽出や、それを用いた電源回路のシミュレーションなどの作業には、比較的長い時間と比較的高いスキルとが必要になる。したがって、電子回路ＩＣ１０２が開発中である場合、電子回路ＩＣ１０２の試作品（電子回路ＩＣ２）が完成する前の暫定的な仕様に基づいて、これらの作業を行う必要があり、これらの作業で用いた仕様と、実際の電子回路ＩＣ１０２（２）の仕様とが異なっていることがある。また、仮に正確な負荷モデルが抽出されたとしても、電源回路のシミュレーションを正確に実施すると時間がかかるので、実用的な時間でシミュレーションを終了させるために、簡略化モデルによるシミュレーションが行われることも多い。これらの結果、シミュレーションで求めた電子回路ＩＣ１０２の入出力特性は、確度の低いものにならざるを得ない。

したがって、上記シミュレーションによってスイッチングトランジスタのサイズを決定する方法を採用した場合は、曖昧な仕様に対するリスクと、簡略化モデルによるシミュレーションの確度低下に対するリスクとの２重のリスクに対して、２重のマージンを確保する必要があり、スイッチングトランジスタのサイズを最適な値に近づけることが難しくなってしまう。この結果、電源回路および電子回路ＩＣを含むシステムの消費電力を充分に低減することが難しい。

一方、ＩＣ内に複数の電源回路を用意しておき、それらのうちの適切な電源回路のみをデバイスとを接続する構成の場合は、本来不要な電源回路をＩＣ内に集積する必要があるため、回路規模およびチップサイズが増大しがちであり、製造コストが高騰する虞れがある。

これに対して、本実施形態に係る開発支援システム１を用いた場合、完成品となる回路１０１の電源回路Ｐ１０１において、スイッチングトランジスタ１１１のサイズは、電子回路ＩＣ１０２を開発する段階で製作された電子回路ＩＣ２を上述した電源プラットフォームＩＣ３に接続することによって検証／評価された、適切な値に設定されている。

したがって、シミュレーションにより決定する構成よりも、適切な値に電源回路Ｐ１０１のパラメータを決定でき、電源回路Ｐ１０１および電子回路ＩＣ１０２を含む回路１０１の消費電力を低減できる。また、複数の電源回路群を用意しておく構成よりも、回路規模およびチップサイズを縮小でき、製造コストを抑制できる。

以下では、開発支援システム１の構成の詳細と、それを用いた、スイッチングトランジスタ１１１のサイズの決定方法とについて説明する。すなわち、本実施形態に係る開発支援システム１の電源プラットフォームＩＣ３は、回路１０１で使用される電源回路Ｐ１０１と同じく、昇圧型でチョッパ方式の電源回路Ｐ１を形成するためのＩＣであって、外付け素子４を接続することによって、電源１１１と同様の電源１１から供給された電力をスイッチングした後、平滑して、電子回路ＩＣ２へ供給できる。

具体的には、本実施形態に係る電源プラットフォームＩＣ３は、図２に示すスイッチングトランジスタ１１２に代えて設けられたスイッチングトランジスタアレイ１２と、図２に示すスイッチング制御回路１１３およびリファレンス回路１１４と略同様のスイッチング制御回路１３およびリファレンス回路１４とを備えている。

上記スイッチングトランジスタアレイ１２は、外部からの指示に応じて、電源回路Ｐ１のスイッチングトランジスタとして動作するトランジスタのサイズを変更可能な回路であって、例えば、図３に示すように、互いに並列に設けられたスイッチングトランジスタ２１…と、外部からの選択信号に応じて、各スイッチングトランジスタ２１…をスイッチングトランジスタとして動作させるか否かを個別に制御するセレクタ回路２２とを備えている。

より詳細には、図３に示す構成例では、上記セレクタ回路２２は、スイッチングトランジスタ２１に、それぞれ対応して設けられたゲート回路（図３の例では、ＡＮＤゲート）２３を備えている。各ゲート回路２３は、上記対応するスイッチングトランジスタ２１用の選択信号が有効を示している場合は、スイッチング制御回路１３からのスイッチング信号を当該スイッチングトランジスタ２１へ伝えることができる。一方、無効を示している場合、ゲート回路２３は、上記スイッチング信号に拘わらず、上記対応するスイッチングトランジスタ２１をＯＦＦできる。

さらに、電源プラットフォームＩＣ３には、上記コンピュータ５からの指示に応じて、上記各スイッチングトランジスタ２１…をスイッチングトランジスタとして動作させるか否かを示す選択信号を、上記スイッチングトランジスタアレイ１２へ出力する制御回路１６が設けられている。

また、本実施形態に係るスイッチング制御回路１３およびリファレンス回路１４は、図２に示すスイッチング制御回路１１３およびリファレンス回路１１４と略同様であるが、例えば、リファレンス回路１４から供給され、スイッチング制御回路１３が端子Ｔａｄｊに印加される電圧と比較するための基準電圧を指示に応じて増減するなどして、外部からの指示に応じて、出力電圧の目標値Ｖｃを変更できるように構成されている。これに伴なって、上記制御回路１６は、コンピュータ５からの指示に応じて、スイッチング制御回路１３およびリファレンス回路１４の少なくとも一方へ、出力電圧の目標値Ｖｃを指示できる。

なお、本実施形態では、外付け素子４は、外付け素子１０４と同様に接続されている。具体的には、電源プラットフォームＩＣ３の各端子Ｔ１には、電源回路Ｐ１０１のコイルＬ１０１およびＤ１０１と同様に、コイルＬ１およびダイオードＤ１が接続されている。また、ダイオードＤ１と電子回路ＩＣ２との間の端子Ｔｏｕｔには、電源回路Ｐ１０１のコンデンサＣ１０１と同様に、コンデンサＣ１が接続されている。また、電源回路Ｐ１０１と同様に、端子Ｔｏｕｔの電圧Ｖｏｕｔが、電源プラットフォームＩＣ３の端子Ｔａｄｊに印加されており、端子Ｔ２が接地されている。

さらに、本実施形態では、詳細は後述するように、電源回路Ｐ１の電気的特性の測定結果に基づいて、電源回路Ｐ１を評価しており、評価時点では、図１に示すように、電源回路Ｐ１には、測定器６が接続されている。本実施形態に係る測定器６は、電源回路Ｐ１の電気的特性として、入力電圧および入力電流と、出力電圧および出力電流とを測定している。

ここで、本実施形態に係る上記測定器６は、平均電圧または平均電流を測定できる。さらに、本実施形態に係る測定器６は、入力電流Ｉｉｎを測定する際、平均電流だけではなく、ピーク電流も測定することができる。また、本実施形態に係る測定器６は、出力電圧Ｖｏｕｔを測定する際、平均電圧だけではなく、出力電圧Ｖｏｕｔに重畳されたノイズ量を測定するために、ピーク電圧も測定できる。なお、上記測定器６は、測定結果を提示して、コンピュータ５へ測定結果を入力するようにユーザに促すものであってもよいが、本実施形態に係る測定器６は、測定結果をコンピュータ５へ出力している。

一方、本実施形態に係るコンピュータ５は、図４に示すように、例えば、入力仕様（定格入力電圧、入力電流、電圧変動範囲、最大ピーク電流など）、出力仕様（定格出力電圧（目標値Ｖｃ）、定格出力電流、電流変動範囲、許容可能なノイズ量の最大値など）、目標とする効率などの仕様の入力を受け付ける仕様入力部３１と、入力された仕様に基づいて、電源回路Ｐ１のパラメータのうち、上記予め定められたパラメータ（本実施形態の場合は、スイッチングトランジスタのサイズ）および外付け素子４の定数を決定するパラメータ・定数決定部３２と、例えば、信号線（Ｉ² バスなど）を介して信号を送るなどして、電源プラットフォームＩＣ３の制御回路１６へ、上記決定されたパラメータを指示するパラメータ設定部３３と、当該パラメータに設定された電源回路Ｐ１に電子回路ＩＣ２を接続した状態における上記測定器６の測定結果の入力を受け付ける測定結果入力部３４と、当該測定結果入力部３４の受け付けた測定結果を評価して、上記パラメータ・定数決定部３２へパラメータおよび定数の再決定を指示する評価部３５とを備えている。

なお、上記測定結果入力部３４は、ユーザからの入力された測定結果を受け付けてもよいが、本実施形態に係る測定結果入力部３４は、測定器６から出力された測定結果を受け付けている。また、コンピュータ５および評価ボードＢ１は、以下の構成、すなわち、互いに異なる定数を持った複数の外付け素子４と、それらのいずれを電源プラットフォームＩＣ３と接続するかを、外部からの指示によって切り換え可能なスイッチとを評価ボードＢ１に設けておいて、コンピュータ５が評価ボードＢ１に指示して、外付け素子４の定数を自動的に設定する構成であってもよいが、本実施形態に係るコンピュータ５のパラメータ・定数決定部３２は、上記決定された外付け素子４の定数をユーザに提示して、その定数の外付け素子４を電源プラットフォームＩＣ３に接続するよう、ユーザに促している。

また、上記コンピュータ５には、終了処理部３６が設けられており、上記パラメータ・定数決定部３２は、評価部３５の評価結果に基づいて、最適なパラメータおよび定数が見出されたか否かを判定し、見出されたと判定した場合は、さらなるパラメータおよび定数の設定と、その場合の測定値の測定とを繰り返すことを止めると共に、終了処理部３５に、最適な設定値の探索が終了したときの処理として、予め定められた処理を行わせることができる。本実施形態では、上記終了処理部３６は、上記終了処理として、最適なパラメータおよび定数を、コンピュータ５に設けられた記憶部３７に格納できる。

なお、上記各部材３１〜５５並びに６１〜６４（一部後述）は、コンピュータ５または９（後述）のＣＰＵが記憶装置に格納されたプログラムを実行し、図示しない入出力回路などの周辺回路を制御することによって実現される機能ブロックである。

上記評価部３５は、より詳細には、測定結果としての出力電圧（平均値）と、上記仕様入力部３１にて入力された出力電圧の目標値Ｖｃとを比較する出力電圧評価部５１と、測定結果としての入力電流（ピーク値）と、上記仕様入力部３１にて入力された最大ピーク電流とを比較するピーク電流評価部５２と、測定結果としての入出力電圧および入出力電流（いずれも平均値）から変換効率を算出し、当該実際の変換効率と、上記仕様入力部３１にて入力された変換効率とを比較する変換効率評価部５３と、測定結果としての出力電圧に基づいて、出力電圧Ｖｏｕｔに重畳されているノイズ量を算出し、上記仕様として入力された最大ノイズ量と比較するノイズ量評価部５４とを備えている。なお、上記ノイズ量評価部５４は、例えば、測定結果としての出力電圧（ピーク値）と上記目標値Ｖｃとの差をノイズ量として算出できる。

また、上記パラメータ・定数決定部３２は、例えば、予め定められたテーブルや関数などによって、上記仕様入力部３１が入力を受け付けた各仕様から、外付け素子４の各定数と、スイッチングトランジスタのサイズの初期値とを決定できる。

さらに、上記パラメータ・定数決定部３２は、ピーク電流評価部５２によって、最大ピーク電流を超過していると評価された場合、外付け素子４のうち、コイルＬ１のインダクタンスを増加させることができる。これにより、コイルＬ１が飽和してエネルギを蓄積できなくなり、コイルＬ１と電子回路ＩＣ２とに不所望に大きな電流が流れるという不具合が発生することを防止できる。

また、上記パラメータ・定数決定部３２は、変換効率評価部５３によって、変換効率が不足していると評価された場合は、スイッチングトランジスタのサイズを増大させることができる。ここで、スイッチングトランジスタのサイズを大きくすると、スイッチングトランジスタのＯＮ抵抗値が小さくなるので、スイッチングトランジスタ自体での電力損失を小さくすることができる。したがって、変換効率が不足している場合にスイッチングトランジスタのサイズを増大させることによって、スイッチングトランジスタ自体での電力損失を低減でき、電源回路Ｐ１の変換効率を向上できる。

なお、パラメータ・定数決定部３２がパラメータ（この場合は、スイッチングトランジスタのサイズ）を増減する際の幅は、予め定められた値であってもよいし、評価結果および測定値の少なくとも一方に応じ、予め定められた手順で変更してもよい。また、パラメータ・定数決定部３２は、ユーザからの入力を受け付け、それに応じて変更してもよい。

一方、上記パラメータ・定数決定部３２は、変換効率評価部５３によって、変換効率が仕様として入力された変換効率を超過していると評価された場合は、スイッチングトランジスタのサイズを縮小させることができる。

ここで、スイッチングトランジスタのサイズが大きくなると、寄生容量の静電容量値が大きくなり、電源回路Ｐ１の電力損失が逆に増大する虞れがある。さらに、寄生容量の静電容量値が大きくなると、当該寄生容量と外付け素子４との共振によって高調波が発生する虞れもある。さらに、スイッチングトランジスタのサイズが大きくなり、ＯＮ抵抗値が小さくなると、スイッチングトランジスタをスイッチングする際に発生するスイッチングノイズが大きくなってしまう。これらの高調波およびスイッチングノイズが、電源プラットフォームＩＣ３（電源ＩＣ１０３）から電子回路ＩＣ２（電子回路ＩＣ１０２）への電源ラインおよびＧＮＤラインに重畳されると、電子回路ＩＣ２内のロジック回路の判定電圧に影響して、当該ロジック回路、並びに、当該ロジック回路へ直接または間接に接続されている他の回路が誤動作する虞れがある。さらに、これらの高調波およびスイッチングノイズが、電源プラットフォームＩＣ３（電源ＩＣ１０３）側に反射して、電源プラットフォームＩＣ３（電源ＩＣ１０３）、または、電子回路ＩＣ２（電子回路ＩＣ１０２）に、不所望に大きな電流が流れたり、不所望に大きな電圧が印加されたりすると、これらのデバイスが破壊される虞れさえある。

したがって、仕様として入力された変換効率を超過していると評価された場合は、スイッチングトランジスタのサイズを縮小させることによって、スイッチングトランジスタのサイズが不所望に大きなサイズに設定されることを防止でき、スイッチングトランジスタのサイズが大き過ぎる場合に発生する上記各不具合の発生を抑制できる。

さらに、上記パラメータ・定数決定部３２は、変換効率評価部５３によって、変換効率が仕様として入力された変換効率を超過も不足もしていないと評価された場合であっても、出力電圧評価部５１によって、測定された出力電圧Ｖｏｕｔが目標値Ｖｃに到達していないと判断された場合は、スイッチングトランジスタのサイズを増大させることができる。ここで、スイッチングトランジスタのサイズが大きくなり、スイッチングトランジスタのＯＮ抵抗に起因する電圧降下が減少すると、コイルＬ１に蓄積されるエネルギが大きくなり、出力電圧Ｖｏｕｔを増加させることができる。したがって、パラメータ・定数決定部３２が上記の場合にスイッチングトランジスタのサイズを増大させることによって、出力電圧Ｖｏｕｔの不足を抑制できる。

一方、パラメータ・定数決定部３２は、変換効率評価部５３によって、変換効率が仕様として入力された変換効率を超過も不足もしていないと評価され、しかも、出力電圧評価部５１によって、測定された出力電圧Ｖｏｕｔが目標値Ｖｃに到達していると判定された場合、スイッチングトランジスタのサイズを縮小させることができる。これにより、上記変換効率が仕様上の値を超過している場合と同様、スイッチングトランジスタのサイズが不所望に大きなサイズに設定されることを防止でき、スイッチングトランジスタのサイズが大き過ぎる場合に発生する上記各不具合の発生を抑制できる。

さらに、パラメータ・定数決定部３２は、ノイズ量評価部５４によって、上記実測されたノイズ量が上記仕様上許容される値（上記許容可能なノイズ量の最大値）を超過していると評価された場合は、スイッチングトランジスタのサイズを小さくすることができる。

ここで、スイッチングトランジスタのサイズが大きくなり、寄生容量の静電容量値が大きくなると、スイッチングトランジスタをＯＮ／ＯＦＦするためにスイッチングトランジスタに印加される制御信号（例えば、ゲート信号）が、寄生容量を介して、スイッチングトランジスタによってＯＮ／ＯＦＦされる信号線に伝わって、比較的大きな量のノイズが出力電圧Ｖｏｕｔに重畳される虞れがある。

したがって、上記実測されたノイズ量が上記仕様上許容される値を超過していると評価された場合に、パラメータ・定数決定部３２がスイッチングトランジスタのサイズを小さくすることによって、寄生容量を介して出力電圧Ｖｏｕｔに重畳されるノイズ量を抑制できる。

例えば、変換効率での評価がスイッチングトランジスタのサイズの増大を示し、ノイズ量での評価がサイズの縮小を示している場合など、ある評価結果がスイッチングトランジスタのサイズの増大を示し、他の評価結果がスイッチングトランジスタのサイズの縮小を示している場合、パラメータ・定数決定部３２は、予め設定された方の評価結果を優先して、スイッチングトランジスタのサイズを決定できる。具体的には、本実施形態に係るパラメータ・定数決定部３２は、予め変換効率およびノイズ量のいずれを優先してスイッチングトランジスタのサイズを決定するかの入力を受け付け可能であり、予め変換効率を優先すると設定されている場合は、変換効率での評価結果を優先してスイッチングトランジスタのサイズを設定し、予めのノイズ量での評価結果を優先すると設定されている場合は、ノイズ量での評価結果を優先してスイッチングトランジスタのサイズを決定できる。

上記構成において、開発支援システム１が電源回路Ｐ１のパラメータとして、スイッチングトランジスタのサイズを決定する場合の動作について、図５〜図７を参照して説明すると、以下の通りである。

まず、図５に示すステップ１（以下では、Ｓ１のように略称する）において、本実施形態に係るコンピュータ５のパラメータ・定数決定部３２は、例えば、変換効率での評価およびノイズ量での評価のうち、いずれを優先するかを示すボタンを表示するなどして、いずれを優先するかの入力を促す。

さらに、Ｓ２において、コンピュータ５の仕様入力部３１は、上記Ｓ１にて優先すると入力した評価で必要な仕様の入力を受け付ける。

例えば、上記Ｓ１にて、変換効率での評価を優先すると設定された場合、仕様入力部３１は、変換効率の仕様を決定するために、例えば、定格入力電圧、入力電流、定格出力電圧（目標値Ｖｃ）および定格出力電流の入力を促す画面を表示するなどして、それぞれの入力を促し、入力された定格入力電圧、入力電流、定格出力電圧（目標値Ｖｃ）および定格出力電流から、仕様上の変換効率（目標とする変換効率）を算出する。一方、上記Ｓ１にて、ノイズ量での評価を優先すると設定された場合、仕様入力部３１は、許容可能なノイズ量の最大値の入力を受け付ける。

また、上記Ｓ２において、仕様入力部３１は、外付け素子４の定数を決定するために必要な仕様と、出力電圧の目標値Ｖｃとの入力を受け付ける。さらに、本実施形態に係る仕様入力部３１は、上記いずれでの評価を優先すると入力した場合でも、それと矛盾しない仕様として、ピーク電流の最大値の入力を受け付ける。なお、本実施形態に係る仕様入力部３１は、これらのうち、例えば、変換効率の算出にも使用される出力電圧の目標値Ｖｃなど、複数の用途に用いられる仕様については、１度入力された値を、他の用途にも用い、同じ値を複数回入力することを防止している。

上記Ｓ２において、仕様が入力されると、パラメータ・定数決定部３２は、Ｓ３において、スイッチングトランジスタのサイズの初期値を決定すると共に、Ｓ４において、当該スイッチングトランジスタのサイズと、上記Ｓ２にて入力された仕様とに基づいて、外付け素子４の定数を決定する。

上述したように、本実施形態に係る開発支援システム１では、定数が決定されると、ユーザは、当該定数の外付け素子４を評価ボードＢ１上に実装して、図１に示す電源回路Ｐ１を構成する。なお、後述するＳ５でのパラメータ設定およびＳ６での測定に先立って、電源１１、電子回路ＩＣ２、コンピュータ５および測定器６も、評価ボードＢ１に接続される。

これらが評価ボードＢ１に接続され、外付け素子４が実装されると、コンピュータ５のパラメータ設定部３３は、Ｓ５において、電源プラットフォームＩＣ３へ、上記Ｓ２にて入力された出力電圧の目標値Ｖｃと、スイッチングトランジスタのサイズとを指示する。

上記Ｓ５において、目標値Ｖｃおよびスイッチングトランジスタのサイズが指定されると、電源回路Ｐ１は、動作を開始して、電子回路ＩＣ２へ電力を供給し始める。これにより、電子回路ＩＣ２が動作を開始する。

電源回路Ｐ１および電子回路ＩＣ２が動作を開始すると、コンピュータ５の測定結果入力部３４は、例えば、測定器６へ指示するなどして、測定器６による測定結果の入力を受け付ける（Ｓ６）。

上記Ｓ６にて、測定結果が入力されると、Ｓ７において、コンピュータ５の評価部３５は、測定結果を評価し、パラメータ・定数決定部３２は、Ｓ８において、終了条件が成立し、最適なパラメータが求められたか否かを判定できる。

最適なパラメータが未だ求められていない場合（上記Ｓ８にてNOの場合）、パラメータ・定数決定部３２は、Ｓ９において、上記Ｓ７での評価結果に基づいて、パラメータ（本実施形態では、スイッチングトランジスタのサイズ）を再決定すると共に、Ｓ１０において、当該新たなパラメータと、上記Ｓ２にて入力された仕様とに基づいて、外付け素子４の定数を再決定する。さらに、上記Ｓ９およびＳ１０の処理が終了すると、コンピュータ５は、上記Ｓ５以降の処理を繰り返す。

上記Ｓ５〜Ｓ１０の処理は、最適なパラメータが求められるまでの間（上記Ｓ８にてNOの間）繰り返され、最適なパラメータが求められると（上記Ｓ８にてYES の場合）、終了処理部３６は、Ｓ１１において、当該最適なパラメータを、記憶部３７に記憶して、ユーザに提示するなど、予め定められた終了処理を行う。

ここで、パラメータ・定数決定部３２は、上記Ｓ８において、最適なパラメータが求められたか否か、すなわち、終了条件が成立したか否かを、予め入力された条件式と、その条件式で参照している実際の測定値（例えば、測定器６からの入力など）とに基づいて判定してもよいが、本実施形態に係るパラメータ・定数決定部３２は、ユーザから、最適なパラメータが求められたか否かの入力を受け付け、それに基づいて、終了条件が成立したか否かを判定している。

なお、上記パラメータ・定数決定部３２またはユーザが、終了条件を判定する際の判定基準としては、例えば、(1) 「電子回路ＩＣに電力を正常に供給できているか否か（例えば、出力電圧安定度、リプル、ロードレギュレーション等が予め定められた条件を満足しているか否か）」、(2) 「効率（例えば、目標の効率を達成しているか否か）」、(3) 「ノイズ（例えば、電源プラットフォームＩＣ３（電源ＩＣ１０３）の入力側・出力側のノイズピーク値が予め定めた許容範囲内に収まっているか否か）」が挙げられる。さらに、(4) 「電子回路ＩＣ２を実際に動作させ、その電子回路ＩＣ２の出力品質（例えば、電子回路ＩＣ２が画像処理を行う場合は、出力される画像の画質など）」であってもよい。また、一般に、これらの各判定基準は、相互に関連しているので、例えば、それらの組み合わせを予め定められた評価関数で評価するなど、それらの組み合わせを終了条件としてもよい。

各判定基準の相互関係について、さらに詳細に説明すると、例えば、負荷となる電子回路ＩＣ２（１０２）の電圧依存性が高ければ、それに応じた安定した電圧を供給する必要があり、上記判定基準の(1) を満たしていることを充分に確認する必要がある。ただし、この性能を求め、出力電圧の安定性を向上しようとすると、スイッチング周波数を早くしたり、外付け素子４（１０４）としてのコンデンサを大きくしたり、スイッチングトランジスタの電流駆動能力を上げたりする必要があるので、それにより、損失が増大したり、外付け素子のサイズが大きくなったりというデメリットが生じる虞れがある。したがって、負荷となる電子回路ＩＣ２（１０２）の電圧依存性が低い場合には、出力電圧の安定性を、そこまで考慮する必要はない。

また、変換効率についても、高いにこしたことはないものの、ある電源回路の変換効率を向上させても、回路全体としては、余り意味がなく、それよりも、ノイズや出力電圧の安定度など、他の条件を満足される方が望ましい場合がある。一例として、例えば、ある電源回路が、入力電圧５Ｖから出力電圧３Ｖを作ったとして、その後で、他の別のレギュレータが、当該３Ｖの出力から、１．８Ｖの出力電圧を生成するとする。この場合、５→３Ｖの効率を向上させたとしても、１．８Ｖへダウンコンバートする際に発生するレぎゅレータの効率が悪く、回路全体としては、上記５→３Ｖへ変換する際の変換効率に注力しても意味がないことがある。この場合、ユーザは、当該変換効率の向上を追求するよりも、ノイズ面だったり、出力の安定度だったり、外付け部品の面積効率だったりと別のカテゴリに注力する方が望ましい。このように、実際の回路では、ある程度以上の変換効率を満たしていれば、他の判定基準を満たす方が望ましい場合も多い。

同様に、ノイズについても、小さいにこしたことはないものの、それだけに注力するよりも、他の判定基準を満たす方に注力する方が望ましい場合も多い。ここで、ノイズ量の削減のみを追求しようと、例えば、電源ＩＣ１０３に必要な電源・ＧＮＤ端子数の増加が必要になって、パッケージサイズが大きくなったり、スイッチングトランジスタのＯＮ抵抗値を高く設定することが必要になって、変換効率が低下したりするなど、種々のデメリットが発生する可能性がある。したがって、ノイズ量は、一概に小さくすればよいというわけではなく、例えば、以下の程度、すなわち、電源プラットフォームＩＣ３（電源ＩＣ１０３）の入力側・出力側のノイズピーク値が、電子回路ＩＣ２（１０２）の許容可能な値以下であり、電源側つまり供給側にどのくらいのノイズまで反射しても他のデバイスに影響を及ぼさない程度であれば、それ以上に削減するよりも、他の判定基準を満たす方に注力することが望まれる。

このように、上記各判定基準は、互いに影響を及ぼし合うため、どこを重視するかは、電子回路ＩＣ２（１０２）の用途などによって互いに異なり、ユーザは、それらを考慮して、どこを重視するかを判定し、例えば、パラメータ・定数決定部３２へ、終了条件の判定手順（上述の条件式や評価関数を含む）を指示したり、終了条件の判定結果を入力したりしている。なお、ユーザは、電源プラットフォームＩＣ３に電子回路ＩＣ２を実際に接続した状態で上述したパラメータの評価／検証を繰り返している際に、評価／検証結果、あるいは、電子回路ＩＣ２の出力品質などに基づいて、上記どこを重視するかを修正し、パラメータ・定数決定部３２へ指示してもよい。

ここで、上記Ｓ９におけるスイッチングトランジスタのサイズの再決定について、さらに詳細に説明する。すなわち、図５に示すＳ１において、変換効率での評価を優先すると設定された場合、コンピュータ５のパラメータ・定数決定部３２は、図６に示すＳ２１〜Ｓ２７の処理を行う。

具体的には、パラメータ・定数決定部３２は、Ｓ２１において、変換効率評価部５３による評価結果に基づいて、変換効率の実測値が仕様上の値と一致しているか否かを判定する。一致していない場合（上記Ｓ２１にて、NOの場合）パラメータ・定数決定部３２は、Ｓ２２において、変換効率評価部５３による評価結果に基づいて、変換効率の実測値が仕様上の値を下回っているか否かを判定し、下回っている場合（YES の場合）、Ｓ２３にて、スイッチングトランジスタのサイズをより大きな値に設定して、変換効率に基づくサイズの再決定処理を終了する。これとは逆に、上記Ｓ２２にて、上回っていると判定した場合（NOの場合）、パラメータ・定数決定部３２は、Ｓ２４において、スイッチングトランジスタのサイズをより小さな値に設定して、変換効率に基づくサイズの再決定処理を終了する。

一方、上記Ｓ２１において、一致していると判断された場合（YES の場合）、パラメータ・定数決定部３２は、Ｓ２５において、出力電圧評価部５１による評価結果に基づいて、出力電圧Ｖｏｕｔの実測値（平均値）が目標値Ｖｃに到達しているか否かを判定し、到達している場合（YES の場合）、Ｓ２６において、スイッチングトランジスタのサイズをより小さな値に設定して、出力電圧に基づくサイズの再決定処理を終了する。これとは逆に、上記Ｓ２５において目標値Ｖｃに到達していないと判定した場合（NOの場合）、Ｓ２７において、スイッチングトランジスタのサイズをより大きな値に設定して、出力電圧に基づくサイズの再決定処理を終了する。

また、図５に示すＳ１において、ノイズ量による評価を優先すると設定した場合は、図７に示すＳ３１およびＳ３２の処理が行われる。すなわち、パラメータ・定数決定部３２は、Ｓ３１において、ノイズ量評価部５４による評価結果に基づいて、出力電圧Ｖｏｕｔに重畳されたノイズ量が仕様上許容された値を超えているか否かを判定し、超えている場合は、Ｓ３２において、スイッチングトランジスタのサイズをより小さな値に設定して、ノイズ量に基づくサイズの再決定処理を終了する。

なお、いずれを選択した場合であっても、パラメータ・定数決定部３２は、図５に示すＳ９において、ピーク電流評価部５２での評価結果に基づいて、入力電流のピーク値が最大ピーク電流を超えているか否かを判定し、超えている場合は、コイルＬ１のリアクタンスを増加させる。

なお、上記では、一例として、電源回路（Ｐ１・Ｐ１０１）が昇圧型チョッパ方式の電源回路について説明したが、例えば、降圧型チョッパ方式および反転型チョッパ方式をはじめとして、他の方式のスイッチング電源回路であっても、その電源回路の出力電圧と目標値とを比較し、その誤差が少なくなるように、スイッチングトランジスタのデューティ比を制御できるように、上記スイッチング制御回路（１３・１１３）を構成すれば、それら種々の方式のスイッチング電源回路のパラメータを決定する際に広く適用できる。特に、出力電圧および目標値を絶対値とした場合、昇圧、降圧、反転型のチョッパ方式のスイッチング電源回路同士の間では、出力電圧および目標値を絶対値とした場合、出力電圧（絶対値）が目標値（絶対値）よりも大きくなろうとすると、スイッチングトランジスタのデューティ比を小さくし、出力電圧（絶対値）が目標値（絶対値）よりも小さくなろうとすると、スイッチングトランジスタのデューティ比を大きくする点では、互いに同じなので、１つの電源プラットフォームＩＣ３を、これら各方式のスイッチング電源回路間で共通して使用できる。

以上のように、本実施形態に係る開発支援システム１において、電源プラットフォームＩＣ３は、コンピュータ５の指示に応じて、電源回路Ｐ１のパラメータのうち、予め定められたパラメータ（本実施形態では、スイッチングトランジスタのサイズ）を種々の値に変更しながら、開発段階の電子回路ＩＣ２へ電力を供給できる。したがって、実際の電子回路ＩＣ２を電源プラットフォームＩＣ３に実際に接続した状態で、スイッチングトランジスタのサイズとして、いずれの値が好適であるかを検証／評価できる。

この結果、開発段階にある電子回路ＩＣ２（電子回路ＩＣ１０２）の負荷モデルの抽出や、その抽出したモデルを使用してのシミュレーション等、時間およびスキルの要する作業を行うことなく、電源回路Ｐ１（Ｐ１０１）のスイッチングトランジスタのサイズを含むパラメータの好適な値を決定できる。

したがって、負荷モデルの抽出作業およびシミュレーションに要する時間を確保するために、電子回路ＩＣ２（１０２）が完成する前の暫定的な仕様に基づいて、確度の低いシミュレーションを行うと共に、シミュレーション結果と相違していても、電源回路Ｐ１（Ｐ１０１）が正しく動作するように、比較的大きなマージンを持って電源回路を設計する構成よりも、電源回路および電子回路ＩＣからなるシステム全体の消費電力を削減できる。また、ＩＣ内に複数の電源回路を用意しておき、それらのうちの適切な電源回路のみを電子回路ＩＣとを接続する構成よりも、システム全体の回路規模を削減できる。これらの結果、システムの製造コストを大幅に抑制できる。

なお、電源プラットフォームＩＣ３には、スイッチングトランジスタアレイ１２が設けられているが、完成品となる回路１０１の電源回路Ｐ１０１では、当該スイッチングトランジスタアレイ１２によって提供可能な種々のサイズのスイッチングトランジスタのうち、好適なサイズのスイッチングトランジスタ１１２のみが設けられている。また、電源回路Ｐ１０１では、電源プラットフォームＩＣ３とは異なって、スイッチングトランジスタのサイズ等を制御するための回路（制御回路１６）も省略されている。したがって、ＩＣ内に複数の電源回路を用意しておき、それらのうちの適切な電源回路のみをデバイスとを接続する構成よりも、システム全体の回路規模を大幅に削減できる。

加えて、シミュレーションでは確認しにくい項目として、高調波などの環境に対する問題が挙げられるが、本実施形態に係る開発支援システム１では、上述したように、実際の電子回路ＩＣ２を電源プラットフォームＩＣ３に実際に接続した状態で、電源回路Ｐ１のパラメータを検証／評価できるので、当該環境に対する問題の発生も抑制できる。

より詳細には、電力を供給するために内蔵されたスイッチングトランジスタのターンオン・ターンオフ時には、その寄生容量と外付け素子とによって、スイッチングノイズが発生する。また、スイッチングトランジスタのターンオン・ターンオフ時に貫通電流が発生すると、貫通電流ノイズが発生する。

製品化した際（回路１０１を構成したとき）に、上記ノイズが発生すると、その高調波は、高調波ノイズとなり、当該高調波ノイズは、電源側やＧＮＤラインから他のデバイスへ影響を及ぼして、誤動作の原因になるだけではなく、最悪の場合、そのデバイスの破損の原因になる可能性がある。さらに、扱う電力が大きい場合には、当該高調波ノイズが、人体に影響を及ぼす電磁波の原因になる可能性も否定できない。

ただし、当該高調波ノイズが発生するか否か、および、発生する高調波ノイズの程度は、外付け素子によっても大きく影響をうけることから、上記の通り、シミュレーションによって、その検証を事前に評価することは非常に困難である。

したがって、シミュレーションによって検証／評価した場合には、高調波などの環境に対する問題が発生する虞れがある。

これに対して、上記開発支援システム１では、実際の電子回路ＩＣ２を電源プラットフォームＩＣ３に実際に接続した状態で、電源回路Ｐ１のパラメータ（本実施形態では、スイッチングトランジスタのサイズ）を検証／評価できるので、当該環境に対する問題の発生も抑制できる。

以上のように、本実施形態に係る開発支援システム１では、該電源半導体集積回路の負荷となるデバイスに必要とされる電力をドライブするスイッチングトランジスタを複数個有し、かつそれらを選択的に制御する論理回路としての制御回路１６とを有する専用集積回路によって、この負荷デバイスの負荷モデルの抽出やその抽出したモデルを使用してのシミュレーションなど、時間とスキルの要する作業を行う必要もなく、最適なスイッチングトランジスタのサイズを抽出することができる。

より詳細には、上記電源プラットフォームＩＣ３は、そのスイッチングトランジスタサイズを選択により可変させることにより、もっとも高効率でかつノイズが少ない条件を実デバイスで評価し最適化することができる。

例えば、図３に示す構成例では、いくつのスイッチングトランジスタを同時に動作させるかをセレクタ回路２２によって決定し、その上で、スイッチング制御回路１３から入力されてくるスイッチング信号によって選択されたスイッチングトランジスタ２１のみを動作させ、負荷デバイスとなる電子回路ＩＣ２に電力を供給する。

この選択作業を何度か繰り返すことによって最適なスイッチングトランジスタサイズを決定し、選択信号設定値を、この負荷デバイスに最適な設計目標とすることができる。これをもとに作成された電源ＩＣ１０３は、実デバイス・実外付け部品によって検討されていることから、変換効率がよくかつ低ノイズになる。

さらに、本実施形態に係る開発支援システム１では、該電源半導体集積回路の負荷となる負荷デバイスに必要とされる電力をドライブする選択可能な複数個のスイッチングトランジスタと、その選択を行うために論理回路以外に、基準電圧を作成するリファレンス回路と、その基準電圧を用いて該電源半導体集積回路の負荷となるデバイスに出力する電圧の誤差を検出し目標の電圧になるようスイッチングトランジスタのスイッチング制御信号を送る制御回路としてのスイッチング制御回路１３と、その目標電圧を任意に外部から選択できる手段を要する論理回路としての制御回路１６とを有する専用集積回路によって、この負荷デバイスの負荷モデルの抽出やシミュレーション等の、時間とスキルの要する作業を行う必要もなく、最適なスイッチングトランジスタのサイズを抽出することができ、かつ負荷デバイスへの印加電圧を変更し評価できる環境を提供することによって、その負荷デバイスの最適な動作条件をユーザが入手できる。

〔第２の実施形態〕
ところで、上記第１の実施形態では、例えば、電源回路Ｐ１がチョッパ型の場合のように、電源回路Ｐ１内のスイッチングトランジスタが１つのスイッチングトランジスタと等価である場合（電源回路Ｐ１内に互いに異なるタイミングでＯＮ／ＯＦＦしているスイッチングトランジスタがない場合）について説明した。

これに対して、本実施形態では、例えば、電源回路が同期整流型のスイッチング電源である場合やチャージポンプ型のスイッチング電源である場合など、電源回路内に、互いに異なるタイミングでＯＮ／ＯＦＦしているスイッチングトランジスタがある場合に使用される開発支援システム１ａについて説明する。

以下では、電源回路が同期整流型のスイッチング電源である場合を例にして説明する。すなわち、本実施形態において、完成品となる回路１０１ａでは、図８に示すように、電源回路Ｐ１０１ａとして、同期整流型のスイッチング電源が設けられている。

当該電源回路Ｐ１０１ａの電源ＩＣ１０３ａには、電源１１１に接続された端子Ｔ１と接地された端子Ｔ２との間に、２つの互いに直列に接続されたスイッチングトランジスタ１１２１・１１２２が設けられている。

さらに、上記両スイッチングトランジスタ１１２１・１１２２の接続点に接続された端子Ｔ３は、コイルＬ１０１を介して、電源回路Ｐ１０１ａの出力端子Ｔｏｕｔに接続されている。さらに、出力端子Ｔｏｕｔは、コンデンサＣ１０１を介して接地されている。また、出力端子Ｔｏｕｔと接地レベルとの間には、負荷としての電子回路ＩＣ１０２が接続されている。なお、本実施形態では、上記コイルＬ１０１およびコンデンサＣ１０１が外付け素子１０４ａとなる。

また、上記出力端子Ｔｏｕｔの出力電圧Ｖｏｕｔは、端子Ｔａｄｊを介して、電源ＩＣ１０３ａ内のスイッチング制御回路１１３ａに印加されている。当該スイッチング制御回路１１３ａは、電源ＩＣ１０３ａ内に設けられたリファレンス回路１１２から印加される基準電圧によって動作しており、上記両スイッチングトランジスタ１１２１・１１２２のＯＮ／ＯＦＦを個別に制御できる。

より詳細には、スイッチング制御回路１１３ａは、両スイッチングトランジスタ１１２１・１１２２のうち、電源１１に接続されている方のスイッチングトランジスタ１１２１を繰り返しＯＮ／ＯＦＦして、ＯＮ時にコイルＬ１０１にエネルギを蓄積できる（チャージ動作）。一方、スイッチングトランジスタ１１２１がＯＦＦされてから、予め定められた遅延時間が経過すると、スイッチング制御回路１１３ａは、スイッチングトランジスタ１１２２をＯＮする。これにより、接地された端子Ｔ２およびスイッチングトランジスタ１１２２を介して、コイルＬ１０１に電流が供給される。この結果、電源回路Ｐ１ａの出力端子Ｔｏｕｔは、電源１１から切断されているにも拘わらず、電子回路ＩＣ２へ電力を供給できるディスチャージ動作）。

さらに、スイッチング制御回路１１３ａは、スイッチングトランジスタ１１２２のＯＮ期間が経過すると、スイッチングトランジスタ１１２２をＯＦＦし、その後、予め定められた遅延時間が経過すると、スイッチングトランジスタ１１２１をＯＮする。ここで、スイッチング制御回路１１３ａは、例えば、両スイッチングトランジスタ１１２１・１１２２のＯＮ期間の少なくとも一方を制御するなどして、上記スイッチングトランジスタ１１２１のデューティ比を、上記端子Ｔａｄｊを介して印加される出力電圧Ｖｏｕｔに応じて制御している。なお、図では、説明の便宜上、出力電圧Ｖｏｕｔの端子Ｔａｄｊへの印加の図示を省略している。

さらに詳細には、スイッチング制御回路１１３ａは、出力電圧Ｖｏｕｔが目標値Ｖｃを超過しようとすると、デューティ比を低く設定し、目標値Ｖｃを下回ろうとすると、デューティ比を高く設定する。これにより、電源回路Ｐ１０１ａは、電子回路ＩＣ１０２の負荷変動や入力電圧Ｖｉの変動などに拘わらず、一定の電圧Ｖｃを、電子回路ＩＣ１０２に供給できる。

ここで、通常のスイッチング電源では、スイッチングトランジスタ１１２２の代わりにダイオードＤ１によってＧＮＤ端子とコイルとを接続してディスチャージ動作時のループを形成しているが、このダイオードに電流が流れるときに発生するダイオードの順方向電圧が高い為、それによって生じる電力損失が高い。

これに対して、同期整流型のスイッチング電源では、ディスチャージ動作の時にスイッチングトランジスタ１１２２をＯＮさせてループを形成する為、その時の電圧降下は、小さく（約１／４以下）、結果、電力損失も低い。

ただし、この同期整流型スイッチング電源は、スイッチングトランジスタ１２１とスイッチングトランジスタ１２２とは、入力端子とＧＮＤ端子との間に直列に接続されているため、同時にＯＮするタイミングが生じると入力端子とＧＮＤ端子との間をショートすることとなり、多大な電力損失を発生してしまう。このため、この２つのトランジスタの立ち上がり時間、立ち下り時間を鑑みて、２つのトランジスタが両方ＯＦＦする時間、すなわち、ディレイ時間を作成する必要がある。

ここで、上記両スイッチングトランジスタ１１２１・１１２２のサイズ、並びに、一方がＯＦＦしてから他方がＯＮするまでの遅延時間は、本実施形態に係る電源プラットフォームＩＣ３ａを電子回路ＩＣ２に接続して検証／評価された好適な値に設定されている。

本実施形態に係る開発支援システム１ａは、図９に示すように、図１に示す開発支援システム１と略同様の構成であるが、電源プラットフォームＩＣ３に代えて、電源プラットフォームＩＣ３ａが設けられている。

当該電源プラットフォームＩＣ３ａは、各スイッチングトランジスタのサイズだけではなく、各スイッチングトランジスタをＯＮ／ＯＦＦ制御する際の遅延時間をも、外部からの指示に応じて設定できる。また、本実施形態に係る電源プラットフォームＩＣ３ａは、図１に示す電源プラットフォームＩＣ３と同様に、出力電圧の目標値Ｖｃも、外部からの指示に応じて設定できる。

具体的には、本実施形態に係る電源プラットフォームＩＣ３ａは、電源回路Ｐ１０１ａに設けられるスイッチングトランジスタの数以上のスイッチングトランジスタアレイ１２１ａ…を備えている。なお、図９の例では、電源プラットフォームＩＣ３ａには、電源回路Ｐ１０１ａと同じく、２つのスイッチングトランジスタアレイ１２１ａ・１２２ａが設けられている。なお、各スイッチングトランジスタアレイ１２１ａ・１２２ａの構成は、図１に示すスイッチングトランジスタ１２と同一である。

また、スイッチングトランジスタアレイ１２１ａの両端は、電源プラットフォームＩＣ３ａの端子Ｔ１およびＴ２に接続されている。また、スイッチングトランジスタ１２２ａの両端は、電源プラットフォームＩＣ３ａの端子Ｔ３およびＴ４に接続されている。

さらに、電源プラットフォームＩＣ３ａには、図１に示す制御回路１６と略同様の制御回路１６ａが設けられている。ただし、当該制御回路１６ａは、制御回路１６とは異なって、１つのスイッチングトランジスタアレイではなく、２つのスイッチングトランジスタアレイ１２１ａ・１２２ａへ、スイッチングトランジスタのサイズを指示できる。なお、図９では、制御回路１６ａによるスイッチングトランジスタアレイ１２１ａ・１２２ａへの指示を破線で示している。

また、電源プラットフォームＩＣ３ａは、図８に示すスイッチング制御回路１１３ａおよびリファレンス回路１１４と略同様のスイッチング制御回路１３ａおよびリファレンス回路１４を備えている。

ただし、スイッチング制御回路１３ａおよびリファレンス回路１４は、図１に示すスイッチング制御回路１３およびリファレンス回路１４と同様に、コンピュータ５ａからの指示に応じて、出力電圧の目標値Ｖｃを変更できる。さらに、本実施形態では、スイッチング制御回路１３ａと各スイッチングトランジスタアレイ１２１ａ・１２２ａとの間に、ディレイ時間設定部１７ａが設けられており、両スイッチングトランジスタ１２１ａ・１２２ａの一方を構成するスイッチングトランジスタがＯＦＦしてから、他方を構成するスイッチングトランジスタがＯＮするまでの遅延時間を、外部からの指示に応じて変更できる。これに伴なって、上記制御回路１６ａは、コンピュータ５ａからの指示に応じた遅延時間を示すディレイ時間設定信号を、ディレイ時間設定部１７ａへ出力できる。

また、本実施形態に係る評価ボードＢ１ａでは、上記電源プラットフォームＩＣ３ａの端子Ｔ２およびＴ３が短絡されており、両端子Ｔ２・Ｔ３の接続点が、コイルＬ１を介して、出力端子Ｔｏｕｔに接続されている。また、出力端子Ｔｏｕｔは、コンデンサＣ１を介して接地されていると共に、負荷となる電子回路ＩＣ２を介して接地されている。さらに、図８に示す電源回路Ｐ１０１ａと同様に、出力端子Ｔｏｕｔの電圧Ｖｏｕｔは、電源プラットフォームＩＣ３ａの端子Ｔａｄｊを介して、スイッチング制御回路１３ａに印加されている。また、電源プラットフォームＩＣ３ａの端子Ｔ１は、電源１１に接続されていると共に、端子Ｔ４は接地されている。

一方、本実施形態に係るコンピュータ５ａは、図４に示すコンピュータ５と略同様の構成であるが、図１０に示すように、評価部３５において、出力電圧Ｖｏｕｔに重畳しているノイズの種類を判定するノイズ種別評価部５５が加えられており、本実施形態に係るパラメータ・定数決定部３２ａは、ノイズ種別評価部５５での評価結果も参照して、上記遅延時間を含むパラメータを決定できる。これに伴なって、本実施形態に係るパラメータ設定部３３は、上記制御回路１６ａを介して、電源プラットフォームＩＣ３ａのディレイ時間設定部１７ａへ遅延時間を指示できる。

より詳細には、本実施形態に係るノイズ種別評価部５５は、出力電圧Ｖｏｕｔに重畳しているノイズが、スイッチングトランジスタへの制御信号に起因するノイズであるか、主となるスイッチングトランジスタ（この場合は、電源１１とコイルＬ１との間に配されたスイッチングトランジスタアレイ１２１ａを構成するスイッチング）のＯＮに起因するノイズであるか、あるいは、主となるスイッチングトランジスタのＯＦＦに起因するノイズであるかを判定できる。ここで、ノイズ種別評価部５５は、詳細は後述するように、出力電圧Ｖｏｕｔの波形に基づいて、いずれの種類のノイズであるかを自動判定してもよいが、本実施形態に係る測定結果入力部３４は、例えば、いずれの種類のノイズであるかの入力を促す画面を表示してユーザに選択させるなどして、いずれの種類のノイズであるかの入力を受け付け、ノイズ種別評価部５５は、当該入力によって、いずれの種類のノイズであるかを判定している。

一方、パラメータ・定数決定部３２ａは、図４に示すパラメータ・定数決定部３２と略同様に動作して、スイッチングトランジスタのサイズを含むパラメータを決定できるが、上記のように、遅延時間を設定できる点と、ノイズ種別評価部５５での評価に応じてもスイッチングトランジスタのサイズを決定できる点とが異なっている。

具体的には、パラメータ・定数決定部３２ａは、ノイズ種別評価部５５によって、ノイズがスイッチングトランジスタの制御信号に起因するノイズであると判定され、しかも、ノイズ量評価部５４によって、ノイズ量が上記仕様上許容される値を超過していると判定された場合、第１の実施形態に係るパラメータ設定部３３と同様に、スイッチングトランジスタ１２１ａを構成するスイッチングトランジスタのサイズと、スイッチングトランジスタ１２２ａを構成するスイッチングトランジスタのサイズとをより小さな値に変更できる。

さらに、パラメータ・定数決定部３２ａは、ノイズ種別評価部５５によって、ノイズが主となるスイッチングトランジスタのＯＮに起因するノイズであると判定され、しかも、ノイズ量評価部５４によって、ノイズ量が上記仕様上許容される値を超過していると判定された場合は、上記遅延時間をより長い値に変更できる。

また、パラメータ・定数決定部３２ａは、ノイズ種別評価部５５によって、ノイズが主となるスイッチングトランジスタのＯＦＦに起因するノイズであると判定され、しかも、ノイズ量評価部５４によって、ノイズ量が上記仕様上許容される値を超過していると判定された場合は、上記遅延時間をより短い値に変更できる。

上記構成では、図７に示す各工程Ｓ３１・Ｓ３２に加えて、図１１に示す各工程Ｓ３３〜Ｓ３４が実施される。すなわち、Ｓ３１において、ノイズ量が多いと判断された場合、パラメータ・定数決定部３２ａは、Ｓ３３において、そのノイズの種類を判定し、制御信号に起因するノイズであった場合（上記Ｓ３３にて、制御信号の場合）は、Ｓ３２において、上記両スイッチングトランジスタのサイズをより小さな値に設定して、ノイズに関係するパラメータの再設定処理を終了する。

一方、上記Ｓ３３にて、主となるスイッチングトランジスタのＯＮに起因するノイズであった場合（上記Ｓ３３にて、ＯＮの場合）、パラメータ・定数決定部３２ａは、Ｓ３４において、上記遅延時間をより長い値に設定して、ノイズに関係するパラメータの再設定処理を終了する。また、上記Ｓ３３にて、主となるスイッチングトランジスタのＯＦＦに起因するノイズであった場合（上記Ｓ３３にて、ＯＦＦの場合）、パラメータ・定数決定部３２ａは、Ｓ３５において、上記遅延時間をより短い値に設定して、ノイズに関係するパラメータの再設定処理を終了する。

ここで、遅延時間が短過ぎると、上記両スイッチングトランジスタが同時にＯＮしている期間が発生し、貫通電流が流れてしまう。当該貫通電流は、出力電圧Ｖｏｕｔにノイズを重畳させるだけではなく、電源回路Ｐ１ａ（Ｐ１０１ａ）の消費電力を大幅に低下させてしまう。

一方、上記遅延時間が長過ぎると、上記両スイッチングトランジスタが同時にＯＦＦしている期間が長くなる。当該同時にＯＦＦしている期間は、負荷となる電子回路ＩＣ２へ電力を供給できない無効期間となるため、この期間が長くなると、主となるスイッチングトランジスタのＯＦＦに起因するノイズが大きくなるだけではなく、電源回路Ｐ１ａのスイッチング周波数が高速になっていくと、最悪の場合、負荷となる電子回路ＩＣ２へ充分な負荷電流を供給できなくなる虞れさえある。

ここで、上記各スイッチングトランジスタの立ち上がり時間および立ち下がり時間は、スイッチングトランジスタの制御信号端子の容量（ゲート容量）、各スイッチングトランジスタをスイッチングトランジスタを駆動している前段のトランジスタの能力だけでは決定されず、負荷となる電子回路ＩＣ２のＡＣ的な負荷電流特性や外付け素子４の影響も受けるため、最適な値を決定することが難しい。したがって、シミュレーションなどによって遅延時間を決定する場合には、上述した、曖昧な仕様に対するリスクと、簡略化モデルによるシミュレーションの確度低下に対するリスクとの２重のリスクに対して、２重のマージンを確保する必要があり、遅延時間を最適な値に近づけることが難しい。

これに対して、本実施形態に係る開発支援システム１ａでは、主となるスイッチングトランジスタのＯＮに起因するノイズ量が多いときには、パラメータ・定数決定部３２ａが上記遅延時間をより長く設定している。この結果、両スイッチングトランジスタが同時にＯＮしている期間の発生を抑制できる。これにより、主となるスイッチングトランジスタのＯＮに起因するノイズ量を低減できるだけではなく、電源回路Ｐ１（Ｐ１０１）の消費電力も低減できる。

また、上記パラメータ・定数決定部３２ａは、主となるスイッチングトランジスタのＯＦＦに起因するノイズ量が多い場合、上記の場合に上記遅延時間をより短い値に変更している。したがって、上記遅延時間が長過ぎる場合の不具合の発生を抑制できる。

このように、本実施形態に係る開発支援システム１ａでは、上記のように、電源プラットフォームＩＣ３ａと電子回路ＩＣ２とを実際に接続した状態で、その電子回路ＩＣ２を接続した場合に適した遅延時間を検証／評価することができ、その電子回路ＩＣ２を接続した場合に適した遅延時間を、余り大きなマージンを設けることなく決定できる。

なお、上記では、ユーザの入力によって、ノイズ種別評価部５５がノイズの種類を判定する構成について説明したが、これに限るものではない。例えば、測定結果入力部３４が測定器６から出力電圧Ｖｏｕｔの波形の入力を受け付けている場合、ノイズ種別評価部５５が出力電圧Ｖｏｕｔの波形に基づいて、いずれの種類のノイズであるかを判定してもよい。例えば、ノイズ種別評価部５５が出力電圧Ｖｏｕｔの波形に基づいて、スイッチングトランジスタアレイ１２１ａのスイッチングトランジスタのＯＮタイミングおよびＯＦＦタイミングを抽出すると共に、当該出力電圧Ｖｏｕｔの波形と予め記憶された理想的な波形とを比較するなどして、ノイズの波形を抽出する。さらに、ノイズ種別評価部５５は、ノイズのピークのタイミングを、スイッチングトランジスタのＯＮタイミングおよびＯＦＦタイミングとを比較して、例えば、スイッチングトランジスタのＯＮタイミングとの差が予め定められた時間以内であれば、スイッチングのＯＮに起因するノイズであると判定し、ＯＦＦタイミングとの差が予め定められた時間以内であれば、スイッチングトランジスタのＯＦＦに起因するノイズであると判定する。一方、いずれでもなければ、スイッチングトランジスタへの制御信号に起因するノイズと判定する。

以上のように、本実施形態にかかる開発支援システム１ａでは、電源半導体集積回路の負荷となるデバイスに必要とされる電力をドライブする複数個のスイッチングトランジスタをいくつかのグループに選別的に制御する論理回路としての制御回路１６と、そのグループ毎に遅延を発生させる遅延回路としてのディレイ時間設定部１７ａと、その遅延時間を選択的に制御する論理回路としての制御回路１６とを有する専用集積回路によって、この負荷デバイスの負荷モデル、外付け素子の寄生効果によるドライバ遅延時間モデルの抽出やその抽出したモデルを使用してのシミュレーションなど、時間とスキルを要する作業を行う必要もなく、適切なスイッチングトランジスタサイズや複数のスイッチングトランジスタの同時ＯＮ防止用ディレイ時間を抽出することができる。

このように、このディレイ時間を決定する１パラメータであるスイッチングトランジスタサイズの変更だけではなく、そのディレイ時間そのものも負荷デバイスを接続した状態で、任意に可変し検討を行う電源デバイスを提供することにより、大電力・高効率な電源デバイスを構成することができる。

さらに、本実施形態に係る開発支援システム１ａでは、該電源半導体集積回路の負荷となるデバイスに必要とされる電力をドライブする複数個のスイッチングトランジスタをいくつかのグループに選別的に制御する論理回路と、そのグループ毎に遅延を発生させる遅延回路と、その遅延時間を選択的に制御する論理回路以外に、基準電圧を作成するリファレンス回路と、その基準電圧を用いて該電源半導体集積回路の負荷となるデバイスに出力する電圧の誤差を検出し目標の電圧になるようスイッチングトランジスタのスイッチング制御信号を送る制御回路としてのスイッチング制御回路１３と、その目標電圧を任意に外部から選択できる手段を要する論理回路としての制御回路１６とを有する専用集積回路によって、この負荷デバイスの負荷モデルの抽出やシミュレーション等の、時間とスキルの要する作業を行う必要もなく、最適なスイッチングトランジスタのサイズを抽出することができ、かつ負荷デバイスへの印加電圧を変更し評価できる環境を提供することによって、その負荷デバイスの最適な動作条件をユーザが入手できる。

〔第３の実施形態〕
ところで、上記第１および第２の実施形態では、電源回路がスイッチング電源である場合について説明した。これに対して、本実施形態では、電源回路がリニアレギュレータである場合について説明する。

本実施形態において、完成品となる回路１０１ｂでは、図１２に示すように、電源回路Ｐ１０１ｂがリニアレギュレータとして構成されている。具体的には、本実施形態に係る電源ＩＣ１０３ｂでは、電源１１１から入力電圧Ｖｉｎが印加される端子Ｔ１と、電源回路Ｐ１０１ｂの出力端子Ｔｏｕｔを介して電子回路ＩＣ１０２に接続される端子Ｔ２との間には、ドライバトランジスタ１１２ｂが設けられている。また、電源ＩＣ１０３ｂは、その端子Ｔａｄｊを介して印加される出力電圧Ｖｏｕｔに応じたレベルの制御信号を上記ドライバトランジスタ１１２ｂの制御端子（例えば、ゲート端子）へ与えるドライバ制御回路１１３ｂと、当該ドライバ制御回路１１３ｂへ基準電圧を供給するリファレンス回路１１４ｂとを備えている。さらに、上記電源ＩＣ１０３ｂにおいて、上記ドライバトランジスタ１１２ｂの出力端子（端子Ｔ２に接続されている端子）と制御端子との間には、位相補償回路１１８が設けられており、当該位相補償回路１１８は、電源回路Ｐ１０１ｂの出力の位相遅れを補償して、出力電圧Ｖｏｕｔが変化してから、それに応じて、ドライバトランジスタ１１２ｂが制御されるまでの制御システムの利得および位相余裕を適切な値に設定できる。

これにより、電源回路Ｐ１０１ｂは、電源１１１から供給された電圧Ｖｉｎを電子回路ＩＣ１０２に必要な電圧分だけ降圧し、降圧後の電圧Ｖｏｕｔを電子回路ＩＣ１０２に供給できる。ここで、ドライバ制御回路１１３ｂは、上記端子Ｔａｄｊに印加された出力電圧Ｖｏｕｔに応じて、降圧させる電圧を制御しており、出力電圧Ｖｏｕｔが目標値Ｖｃを超えようとすると、より大きく降圧させるようにドライバトランジスタ１１２ｂを制御する。これとは逆に、出力電圧Ｖｏｕｔが目標値Ｖｃを下回ろうとすると、ドライバ制御回路１１３ｂは、降圧量を小さくするように、ドライバトランジスタ１１２ｂを制御する。これにより、電源回路Ｐ１０１ｂは、電源１１１からの入力電圧Ｖｉの変動や電子回路ＩＣ１０２の負荷変動が発生しても、何ら支障なく、安定した電圧Ｖｏｕｔを、電子回路ＩＣ１０２に供給できる。

また、上記ドライバ制御回路１１３ｂは、ソフトスタートの機能も有しており、電源回路Ｐ１０１ｂの電源投入時点から、予め定められたソフトスタート期間の間、ドライバトランジスタ１１２ｂのインピーダンスを定常状態よりも低く制御できる。これによって、電源投入時に不所望に大きな電流が、電源１１１から電源回路Ｐ１０１ｂを介して電子回路ＩＣ１０２に流れるという不具合の発生を防止できる。

このソフトスタート機能とは、レギュレータ起動時に出力端子に接続されている負荷デバイスや平滑コンデンサへに流れ込む貫通電流を低減し、入力端子に接続されている電源側の負担を減らす動作を行う機能のことである。

この手法としては、ドライバのＯＮ抵抗を十分に高くしておき、起動時には電流制限をかけることが一般的な手法だが、この制限をきつくするとレギュレータの起動時間は長くなってしまう。

この電流制限値の最適値は入力側の電源のインピーダンス・過電流保護定数、そして負荷デバイスの立ち上がり時負荷特性によって決定している。この最適なソフトスタートを正確に検討するためには、この条件が必要となる。

ここで、上記ドライバトランジスタ１１２ｂのサイズ、および、上記ソフトスタート期間の長さは、本実施形態に係る電源プラットフォームＩＣ３ｂを電子回路ＩＣ２に接続して検証／評価された好適な値に設定されている。

なお、本実施形態に係る電源プラットフォームＩＣ３ｂでは、選択信号を使用してドライバのインピーダンスを段階的に低下させていくことにより、そのソフトスタートの最適化を図っており、この最適化されたインピーダンス移行時間及びドライバのサイズを抽出することができる。

より詳細には、本実施形態に係る開発支援システム１ｂは、図１に示す開発支援システム１と略同様の構成であるが、図１３に示すように、電源プラットフォームＩＣ３に代えて、電源プラットフォームＩＣ３ｂが設けられており、当該電源プラットフォームＩＣ３ｂを用いることによって、電源回路Ｐ１ｂとして、図１２と同様のリニアレギュレータが形成されている。

上記電源プラットフォームＩＣ３ｂは、ドライバトランジスタのサイズおよびソフトスタート期間の長さを外部からの指示に応じて設定可能であり、図１３に示すドライバ制御回路１１３ｂおよびリファレンス回路１１４ｂと同様のドライバ制御回路１３ｂおよびリファレンス回路１４ｂとを備えている。ただし、本実施形態にかかる電源プラットフォームＩＣ３ｂでも、上記各実施形態と同様、外部からの指示に応じて、出力電圧の目標値Ｖｃを変更可能であり、上記ドライバ制御回路１３ｂおよびリファレンス回路１４ｂは、上記各実施形態に係るスイッチング制御回路およびリファレンス回路と同様に、外部からの指示に応じて、出力電圧Ｖｃを変更できるように構成されている。

さらに、本実施形態に係る電源プラットフォームＩＣ３ｂには、図１３に示すドライバトランジスタ１１２ｂとは異なって、端子Ｔ１およびＴ２の間に、ドライバトランジスタアレイ１２ｂが設けられており、ドライバトランジスタアレイ１２ｂに関連して、位相補償アレイ１８ｂが設けられている。

上記ドライバアレイ１２ｂは、図１４に示すように、互いに並列に接続された複数のドライバトランジスタ２１ｂ…と、ドライバ制御回路１３ｂからのドライバ制御信号を各ドライバトランジスタ２１ｂ…の制御端子（図の例では、ゲート端子）に伝えるか否かを選択するアナログスイッチ２２ｂ…とを備えている。上記各アナログスイッチ２２ｂは、それぞれに対応する選択信号に応じて、それぞれに対応するドライバトランジスタ２１ｂの制御端子へ上記ドライバ制御信号を伝えるか否かを制御できる。

一方、位相補償アレイ１８ｂは、上記各選択信号に対応するスイッチ２３ｂ…と位相補償回路２４ｂ…とを備えている。同一の選択信号に対応するスイッチ２３ｂと位相補償回路２４ｂとは、互いに接続されており、スイッチ２３ｂおよび位相補償回路２４ｂからなる直列回路の一端は、ドライバアレイ１２ｂの出力端子（上記端子Ｔ２に接続されている端子）に接続されている。一方、上記直列回路の他端は、上記対応する上記アナログスイッチ２２ｂがＯＮしている場合に上記対応するドライバトランジスタ２１ｂの制御端子に接続されるように構成されている。なお、図の例では、上記直列回路の他端は、ドライバアレイ１２ｂにおいて、上記ドライバ制御信号が印加される端子に接続されている。また、上記各位相補償回路２４ｂによる位相補償定数は、それぞれに対応するドライバトランジスタ２１ｂに起因する、電源回路Ｐ１ｂの出力の位相遅れを補償できるように設定されている。

上記構成では、選択信号によって、あるドライバトランジスタ２１ｂが有効になると、それに連動して、当該ドライバトランジスタ２１ｂの出力端子と制御端子との間に、それに対応する位相補償回路２４ｂが接続される。したがって、ドライバトランジスタのサイズが変更され、適切な位相補償特性が変化しても、それに連動して、それに適した位相補償定数に変更できる。この結果、いずれのドライバトランジスタ２１ｂ、あるいは、それらの組み合わせを有効にする場合であっても、何ら支障なく、電源回路Ｐ１ｂの出力の位相遅れを補償できる。

また、上記電源プラットフォームＩＣ３ｂには、図１に示す制御回路１６と略同様の制御回路１６ｂが設けられている。ただし、本実施形態では、スイッチングトランジスタのサイズではなく、ドライバトランジスタのサイズを制御するので、制御回路１６ｂは、スイッチングトランジスタアレイ１２へ選択信号を出力する代わりに、コンピュータ５から指示されたサイズに応じて、各ドライバトランジスタ２１ｂ…を有効にするか否かを示す選択信号を上記ドライバアレイ１２ｂへ出力できる。

さらに、本実施形態に係る制御回路１６ｂは、定常状態では、ある数のドライバトランジスタ２１ｂを有効にする場合であっても、電源を投入してから、予め定められたソフトスタート期間が経過するまでの間は、例えば、それらのドライバトランジスタ２１ｂを、予め定められた時間をおいて順番に有効に設定するなどして、有効に設定されているドライバトランジスタ２１ｂの数を、段階的に増加させることができる。ここで、コンピュータ５ｂは、有効に設定されているドライバトランジスタ２１ｂの数を、段階的に増加させるタイミングになる度に制御回路１６ｂへ指示してもよいが、本実施形態に係るコンピュータ５は、ソフトスタート期間の長さを示す情報を制御回路１６ｂへ指示しており、制御回路１６ｂは、電源投入タイミングと、当該情報とに基づいて、有効に設定されているドライバトランジスタ２１ｂの数を、段階的に増加させるタイミングを決定している。

これにより、電源プラットフォームＩＣ３ｂは、ソフトスタート期間の間、定常状態と比較して、ドライバトランジスタアレイ１２ｂのインピーダンスを低く抑えることができる。また、電源プラットフォームＩＣ３ｂは、外部からの指示に応じて、ソフトスタート期間の長さを変更できる。

一方、本実施形態に係るコンピュータ５ｂは、図４に示すように、コンピュータ５と略同様の構成である。ただし、パラメータ・定数決定部３２に代えて設けられたパラメータ・定数決定部３２ｂは、スイッチングトランジスタのサイズを決定する代わりに、ドライバトランジスタのサイズを決定している。また、パラメータ・定数決定部３２ｂは、ピーク電流評価部５２によって、最大ピーク電流を超過していると評価された場合、ソフトスタート期間をより長い値に設定できる。

ここで、電源回路（Ｐ１ｂ、Ｐ１０１ｂ）がリニアレギュレータの場合、電子回路ＩＣ（２、１０２）へ供給する電流は、電源回路のドライバトランジスタを介して流れるため、一般に、負荷電流が大きくなると、それに比例して、ドライバトランジスタのサイズを増大させて、ドライバトランジスタの抵抗値を下げることが望ましい。

一方で、負荷となる電子回路ＩＣの電流は、ＤＣ的に動作しているだけではなく、ＡＣ的に変化することも多いため、電源回路は、この変化に対して、充分な追従性を持つ必要がある。ただし、ドライバトランジスタのサイズが大きくなると、ドライバトランジスタの寄生容量も大きくなる。この結果、当該寄生容量が電源回路の周波数特性に影響し、電源回路の追従性を低下させてしまう。

したがって、ドライバトランジスタのサイズを適切に設定するためには、電子回路ＩＣの入出力特性の把握が不可欠であるが、上述したように、電子回路ＩＣの負荷モデルを抽出して、シミュレーションで電子回路ＩＣの入出力特性を正確に算出することは難しい。この結果、スイッチング電源の場合と同様に、シミュレーションによってドライバトランジスタのサイズを決定しようとすると、曖昧な仕様に対するリスクと、簡略化モデルによるシミュレーションの確度低下に対するリスクとの２重のリスクに対して、２重のマージンを確保する必要があり、ドライバトランジスタのサイズを最適な値に近づけることが難しくなってしまう。

これに対して、本実施形態に係るパラメータ・定数決定部３２ｂは、第１の実施形態と同様、実際の変換効率が仕様として入力された変換効率を超過していると評価された場合は、ドライバトランジスタのサイズを縮小させ、実際の変換効率が不足していると評価された場合は、ドライバトランジスタのサイズを増大させる。また、実際の変換効率が仕様として入力された変換効率を超過も不足もしていないと評価され、しかも、出力電圧評価部５１によって、測定された出力電圧Ｖｏｕｔが目標値Ｖｃに到達していると判定された場合は、ドライバトランジスタのサイズを縮小し、変換効率が仕様として入力された変換効率を超過も不足もしておらず、しかも、測定された出力電圧Ｖｏｕｔが出力値Ｖｃに到達していないと判定された場合は、ドライバトランジスタのサイズを増大させる。

加えて、本実施形態に係るパラメータ・定数決定部３２ｂは、ピーク電流に応じて、ソフトスタート期間の長さを変更している。

このように、本実施形態に係る開発支援システム１ｂでも、上記のように、電源プラットフォームＩＣ３ｂと電子回路ＩＣ２とを実際に接続した状態で、その電子回路ＩＣ２を接続した場合に適したドライバトランジスタのサイズおよびソフトスタート期間の長さを検証／評価することができ、その電子回路ＩＣ２を接続した場合に適したドライバトランジスタのサイズおよびソフトスタート期間の長さを、余り大きなマージンを設けることなく決定できる。

以上のように、本実施形態に係る開発支援システム１ｂでは、該電源半導体集積回路の負荷となるデバイスに必要とされる電力をドライブするアンプのドライバトランジスタ複数個有し、かつそれらを選択的に制御する論理回路を有し、かつそのドライバトランジスタの選択情報に連動して定数を可変する位相補償定数選択回路を有する専用集積回路によって、この負荷デバイスの負荷モデルの抽出やその抽出したモデルによるシミュレーション等、時間とスキルの要する作業を行う必要もなく、かつドライバサイズを可変することによって変化する位相余裕に対して補正作業という２次的な技術検討を要することなく、最適なトランジスタのサイズを抽出できる。

さらに、本実施形態に係る開発支援システム１ｂでは、ドライバトランジスタを選択的に制御する際に段階的に一定の時間をかけて段階的に選択信号を変更していく複数の時間パラメータを要するディレイ回路とそのディレイ回路の時間成分のパラメータを変更可能な論理回路を有する専用集積回路によって、電源用半導体集積回路が起動する際に発生する、負荷デバイスへの突入電流を低減し、入力端子に接続された電源へのストレスを低減することができる。

なお、これらの作業によって抽出したデータ（パラメータ）は、全てデジタル的な情報であるため、詳細は後述するように、精度良く電源デバイスの設計側（ベンダ側）にフィードバックすることができ、低リスクにてユーザの要望する電源デバイスを開発することができる。

〔第４の実施形態〕
ところで、上記では、電源回路（Ｐ１〜Ｐ１ｂ、Ｐ１０１〜Ｐ１０１ｂ）が１系統（１チャネル）の場合について説明した。これに対して、本実施形態では、複数チャネルのスイッチング電源回路が設けられており、各スイッチング電源回路において、実際の電子回路ＩＣに接続しながらスイッチングトランジスタがＯＦＦするタイミングを検証可能な開発支援システムについて説明する。なお、本実施形態に係る開発支援システム１ｃは、スイッチング電源であれば、上記第１および第２の実施形態のいずれにも適用できるが、以下では、基本的に第１の実施形態に適用した場合について説明する。

すなわち、本実施形態に係る開発支援システム１ｃでは、図１に示す電源プラットフォームＩＣ３に代えて、図１５に示す電源プラットフォームＩＣ３ｃが設けられている。当該電源プラットフォームＩＣ３ｃは、複数の電子回路ＩＣを接続するために、スイッチングトランジスタアレイ１２およびスイッチング制御回路１３が、各チャネル毎に設けられており、各チャネルのスイッチングトランジスタアレイ１２およびスイッチング制御回路１３は、互いに独立して動作できる。

なお、図では、一例として、３チャネル分のスイッチングトランジスタアレイ１２およびスイッチング制御回路１３が設けられている場合を例示している。また、以下では、説明の便宜上、各チャネルの部材を区別する必要がある場合は、例えば、チャネルα用の電子回路ＩＣ２αのように、部材を示す参照符号にチャネルを示すギリシャ文字を付して参照する。

また、本実施形態に係る電源回路Ｐ１α〜Ｐ１γ（Ｐ１０１α〜Ｐ１０１γ）では、電源１１（１１１）が共用されており、電源プラットフォームＩＣ３（電源ＩＣ１０３）において、電源１１（１１１）から電源電圧Ｖｉが印加される電源端子および接地されるＧＮＤ端子も、各チャネル間で共通に設けられている。さらに、本実施形態に係る電源プラットフォームＩＣ３ｃでは、各チャネルに共通のリファレンス回路１４が上記各スイッチング制御回路１３α〜１３γへ基準電圧を供給している。なお、外付け素子４および電子回路ＩＣ２は、各チャネルに個別に設けられており、それぞれ対応するスイッチングトランジスタアレイ１２およびスイッチング制御回路１３に接続されている。また、測定器６も各チャネル毎に設けられている。ただし、これら各部材は、各チャネル毎に設けられている点を除いて、適用した実施形態の図面（例えば、図１）と同様に接続されているので、図示および説明を省略している。

さらに、本実施形態では、電源プラットフォームＩＣ３ｃに設けられた制御回路１６ｃが、コンピュータ５ｃからの指示に応じて、上記各チャネルのスイッチングトランジスタアレイ１２α〜１２γおよびスイッチング制御回路１３α〜１３γを個別に制御できる。

また、本実施形態に係る電源プラットフォームＩＣ３ｃには、チャネル間位相差生成回路１９が設けられている。これに伴なって、制御回路１６ｃは、コンピュータ５ｃからの指示に応じて、チャネル間に生成すべき位相差をチャネル間位相差生成回路１９へ指示でき、チャネル間位相差生成回路１９は、例えば、各チャネルのスイッチング制御回路１３α〜１３γへ指示して、各チャネルのスイッチングトランジスタのＯＦＦタイミングが上記指示に応じた位相差を持つように制御できる。

一例として、チャネル間位相差生成回路１９を一般的なＣＲ遅延回路またはカウンタロジックによる遅延回路を用いて構成してもよい。この構成例では、制御回路１６ｃが、当該ＣＲ遅延回路の時定数またはカウンタロジックのカウント値を制御することによって、チャネル間位相差生成回路１９の生成する遅延時間を制御する。さらに、チャネル間位相差生成回路１９は、当該生成した遅延時間だけズレたタイミングで、上記各スイッチング制御回路１３α〜１３γを動作させる。

一方、コンピュータ５ｃは、図４に示すように、コンピュータ５と略同様の構成である。ただし、各部材３１〜３５の動作は、各チャネル毎に行われている。さらに、パラメータ・定数決定部３２に代えて設けられたパラメータ・定数決定部３２ｃは、上記各実施形態に係るパラメータ・定数決定部の動作に代えて／加えて、いずれかのチャネルにおいて実測されたノイズ量が上記仕様上許容される値を超えている場合、制御回路１６ｃを介して、上記チャネル間位相差生成回路１９へ指示している位相差を変更できる。

ここで、本実施形態のように、システム内に複数のチャネルのスイッチング電源回路が存在する場合、各チャネル間の相互干渉が問題となる。より詳細には、各チャネルのスイッチング電源回路（Ｐ１α〜Ｐ１γ）において、スイッチングトランジスタがスイッチングされる時には、スパイク電流が発生する。上述したように、本実施形態に係るスイッチング電源回路Ｐ１α〜Ｐ１γ（Ｐ１０１α〜Ｐ１０１γ）では、電源端子およびＧＮＤ端子が共通に設けられており、各チャネル間で発生したスパイク電流が当該電源端子およびＧＮＤ端子に集中すると、その端子に電圧降下が発生してしまう。この場合、各チャネルの電源回路、および、それに接続された電子回路ＩＣが動作する際に誤差が発生したり、これらの回路の配線（例えば、電源回路から電子回路ＩＣへの電力供給線など）にノイズが重畳されたり、これらの回路が誤動作したりする虞れがある。

また、上記スパイク電流は、高調波の原因となり、この影響は、電源デバイスに接続されているものだけではなく、入力電圧を形成している電源ラインから、他のデバイスへ影響を及ぼし、最悪の場合、当該デバイスの誤動作や、そのデバイス自体の破壊の原因になる可能性がある。

さらに、上記各チャネルのスイッチング制御回路（１３α〜１３γ、１１３α〜１１３γ）は、各チャネルのスイッチングトランジスタをＯＮ／ＯＦＦしており、各チャネルの電源回路は、スイッチングトランジスタのＯＦＦにおいて、比較的大きなスパイク状のリンギングノイズパルスを放出する。このスパイク状のリンギングノイズパルスは、スイッチングトランジスタのドレイン−ソース間の寄生容量や周辺素子の寄生容量と、外付けのコイルの共振によって発生する。このノイズパルスは、多チャネルの電源では、打ち消しあったり、重畳したりと、互いに影響を及ぼし合う。この影響が打ち消し合う場合は、特に問題がないが、重畳した場合には、上記電源端子に接続されている電源（１１、１１１）へのストレスの原因になったり、各チャネルの出力電圧Ｖｏｕｔα〜Ｖｏｕｔγを不安定にさせる原因になったりして、種々の問題が生じる可能性がある。

この相互間の影響も、負荷となる電子回路ＩＣの負荷電流パターン、外付け素子とスイッチングトランジスタの寄生容量との関係などによって変化するため、上述したスイッチングトランジスタのサイズを決定する場合と同様に、シミュレーションで相互間の影響を正確に確認し、影響を低減する方策を講じることは難しい。

これに対して、本実施形態に係る開発支援システム１ｃでは、コンピュータ５ｃのパラメータ・定数決定部３２ｃがノイズ量に応じて位相差の変更を指示し、電源プラットフォームＩＣ３ｃのチャネル間位相差生成回路１９が各チャネル間の動作タイミングの位相差を上記指示されたように変更する。

このように、本実施形態に係る開発支援システム１ｃでは、上記各実施形態と同様に、電源プラットフォームＩＣ３ｃと電子回路ＩＣ２α〜２γとを実際に接続した状態で、それらの電子回路ＩＣ２α〜２γを接続した場合に適した位相差を検証／評価することができ、その電子回路ＩＣ２α〜２γを接続した場合に適した位相差を余り大きなマージンを設けることなく決定できる。

この結果、完成品となる回路１０１ｃにおいて、各チャネル間の位相差を電子回路ＩＣ１０２α〜１０２γに適した値に設定でき、電源１１１にかかるストレスなどを軽減できる。なお、当該回路１０１ｃにおいても、上記各チャネル間の位相差は、一般的なＣＲ遅延回路またはカウンタロジックによる遅延回路によって設定される。ただし、回路１０１ｃでは、電源プラットフォームＩＣ３ｃとは異なって、遅延時間を変更する必要がないので、ＣＲ回路の時定数およびカウンタロジックによる遅延回路のカウント値は、電源プラットフォームＩＣ３ｃを用いて決定された好適な位相差に応じた値に固定されている。

〔第５の実施形態〕
本実施形態では、開発支援システムにおいて、複数の電源１１…が設けられており、電源回路のパラメータとして、複数のチャネル間で、電源を共用するか否かを選択可能な構成について説明する。なお、本実施形態は、複数のチャネルの電源回路（Ｐ１…、Ｐ１０１…）が設けられる回路であれば、上記各実施形態のいずれにも適用できる。したがって、以下では、スイッチングトランジスタアレイおよびスイッチング制御回路、あるいは、ドライバトランジスタアレイおよびドライバ制御回路をチャネル部１５と総称して説明する。

すなわち、本実施形態に係る開発支援システム１ｄでは、上記各電源プラットフォームＩＣ３〜３ｃに代えて、図１６に示す電源プラットフォームＩＣ３ｄが設けられている。当該電源プラットフォームＩＣ３ｄは、複数の電子回路ＩＣを接続するために、チャネル部１５が各チャネル毎に設けられており、各チャネルのチャネル部１５α〜１５γは、それぞれ独立して、それぞれに接続された電子回路ＩＣ２α〜２γへ供給する出力電圧Ｖｏｕｔα〜Ｖｏｕｔγを制御できる。

さらに、本実施形態に係る電源プラットフォームＩＣ３ｄには、各チャネル毎に電源１１と接続するための入力端子（Ｔｉα〜Ｔｉγ）と接地するための端子（Ｔｇα〜Ｔｇγ）とが設けられている。なお、図では、説明の便宜上、端子Ｔｉα〜Ｔｉγのみを図示し、端子Ｔｇα〜Ｔｇγの図示を省略している。

なお、各チャネル部１５α〜１５γには、適用する実施形態と同一の外付け素子４α〜４γ、電子回路ＩＣ２α〜２γが接続されている。さらに、上記入力端子Ｔｉα〜Ｔｉγは、それぞれに対応する各チャネル部１５α〜１５γの内部において、適用する実施形態において、電源１１が印加されている部材と同一の部材（例えば、図１の例では、スイッチングトランジスタアレイ１２）が接続されている。ただし、それらの接続は、適用する実施形態と同一なので、図示および説明を省略する。また、本実施形態に係る電源プラットフォームＩＣ３ｄでは、リファレンス回路１４が各チャネルに共通に設けられている。

一方、本実施形態に係る評価ボードＢ１ｄには、複数の電源１１（図の例では、１１α〜１１γ）を接続するための端子Ｔ１１α〜Ｔ１１γと、各電源１１α〜１１γの接地ラインに接続するための端子Ｔ１２α〜Ｔ１２γとが設けられている。さらに、上記各入力端子Ｔｉα〜Ｔｉγには、上記各端子Ｔ１１α〜Ｔ１１γのいずれかを選択して接続するためのスイッチＳＷ１α〜ＳＷ１γが設けられている。同様に、上記各入力端子Ｔｇα〜Ｔｇγには、上記各端子Ｔ１２α〜Ｔ１２γのいずれかを選択して接続するためのスイッチＳＷ２α〜ＳＷ２γ（いずれも図示せず）が設けられている。例えば、上記入力端子Ｔｉαに対応して設けられたスイッチＳＷ１αは、上記各端子Ｔ１１α〜Ｔ１１γのいずれかを選択して、当該入力端子Ｔｉαに接続できる。

一方、本実施形態に係るコンピュータ５ｄも、図４に示すように、コンピュータ５と略同様の構成である。ただし、第４の実施形態と同様に、各部材３１〜３５の動作は、各チャネル毎に行われている。また、本実施形態に係るパラメータ設定部３３は、電源プラットフォームＩＣ３ｄだけではなく、上記各スイッチＳＷ１α〜ＳＷ２γがいずれを選択するかも制御できる。

さらに、パラメータ・定数決定部３２に代えて設けられたパラメータ・定数決定部３２ｄは、上記各実施形態に係るパラメータ・定数決定部の動作に代えて／加えて、いずれかのチャネルにおいて実測されたノイズ量が上記仕様上許容される値を超えている場合、パラメータ設定部３３を介して、上記各スイッチＳＷ１α〜ＳＷ２γがいずれを選択するかを切り換えることができる。

また、本実施形態に係る仕様入力部３１は、仕様として、電源ＩＣ１０３に接続可能な電源１０１の数の入力を受け付けることができ、上記パラメータ・定数決定部３２ｄは、上記各スイッチＳＷ１α〜ＳＷ２γがいずれを選択する際、各チャネル部１５α〜１５γに接続される電源１１α〜１１γの数が上記入力された仕様を超えない範囲で、上記各スイッチＳＷ１α〜ＳＷ２γの選択を切り換えることができる。

なお、上記パラメータ・定数決定部３２ｄは、各チャネル部１５α〜１５γに接続される電源１１α〜１１γの数が上記入力された仕様を超えない範囲で取り得る、上記各スイッチＳＷ１α〜ＳＷ２γの組み合わせの数が予め定められた閾値よりも低い場合、ノイズ量に拘わらず、全ての組み合わせへの切り換えを順次指示すると共に、上記各実施形態のように、各組み合わせにおける他のパラメータ（トランジスタのサイズなど）を好適に設定し、その場合のノイズ量を、各組み合わせ間で比較することによって、最適な組み合わせを選択してもよい。

ここで、開発支援システムまたは完成品となる回路内に、複数チャネルの電源回路が存在する場合、各チャネル間の相互干渉が問題となる。なお、各電源回路がスイッチング電源の場合は、上述したようにスイッチングに起因するノイズが大きく影響するが、各電源回路がリニアレギュレータの場合であっても、例えば、互いに電源が共通の電源回路に接続された電子回路ＩＣの負荷変動によって、当該電源からの入力電圧Ｖｉが変動するなど、各チャネル間の相互干渉が発生する。

ここで、各チャネル間の相互干渉を防止するためには、各チャネルに入力電圧を印加する電源を分離する方が望ましい。ただし、電源を分離すると、完成品となる回路１０１ｄにおいて、電源１１１の数が増加してしまう。さらに、電源ＩＣ１０３においても、各電源１１１を個別に接続するための端子を設ける必要があるため、電源ＩＣ１０３の端子数が増加し、電源ＩＣ１０３のサイズを増大させてしまう。また、電源１１１の数が増加すると、各電源１１１と電源ＩＣ１０３とを接続する手間も増加してしまう。これらの結果、各チャネル間の相互干渉の多寡に拘わらず、各チャネルの電源を別々にすると、回路１０１ｄの製造コストが高騰してしまう。

一方で、上述したように、各チャネル間に、どの程度の相互干渉が発生するかは、負荷となる電子回路ＩＣの負荷電流パターンなどによっても変化するため、上述したスイッチングトランジスタのサイズを決定する場合と同様に、シミュレーションで相互間の影響を正確に確認し、悪影響が出ない範囲で、いずれの各チャネル間で電源を共有すればよいかを決定することは難しい。特に、複数の電子回路ＩＣ間で、それぞれのＡＣ的な負荷電流のタイミングが同期するか非同期になるかは、アプリケーション（例えば、携帯電話、ＤＳＣなど）の使用方法によっても変化するため、シミュレーションで相互間の影響を正確に確認し、影響を低減する方策を講じることは、さらに難しい。

これに対して、本実施形態に係る開発支援システム１ｄでは、コンピュータ５ｄのパラメータ・定数決定部３２ｄが上記各スイッチＳＷ１α〜ＳＷ２γの切り換えを指示して、各チャネル間で電源を共有するか否かを変更できる。

このように、本実施形態に係る開発支援システム１ｄでは、上記各実施形態と同様に、電源プラットフォームＩＣ３ｄと電子回路ＩＣ２α〜２γとを実際に接続し、しかも、上記アプリケーションを駆動している状態において、それらの電子回路ＩＣ２α〜２γを接続して上記アプリケーションを駆動した場合に適した、電源端子Ｔｉα〜ＴｉγおよびＧＮＤ端子Ｔｇα〜Ｔｇγのグルーピングを検証／評価することができる。

したがって、例えば、各チャネル間で、お互いの電源・ＧＮＤラインを共通化したときに、最もチャネル間の干渉の少ないグループを形成するなど、好ましい組み合わせ（グルーピング）を決定でき、チャネル間の干渉の発生を的確に抑制できる。

この結果、完成品となる回路１０１ｄにおいて、当該組み合わせのチャネル間で電源を共有することによって、チャネル間の干渉の発生を抑制しながら、回路１０１ｄの製造コストを大幅に低減できる。

〔第６の実施形態〕
本実施形態では、複数チャネルの電源回路に対して、個別に起動／停止を指示しなくても、予め定める順序で各チャネルの電源回路を起動／停止でき、しかも、その起動／停止順序を、電源プラットフォームＩＣの端子間の配線によって決定可能な開発支援システム１ｄについて説明する。なお、本実施形態も、上記各実施形態のいずれにも適用できるので、第５の実施形態と同様、チャネル部１５を用いて説明する。

すなわち、本実施形態に係る開発支援システム１ｅでは、各電源プラットフォームＩＣ３〜３ｄに代えて、図１７に示す電源プラットフォームＩＣ３ｅが設けられている。当該電源プラットフォームＩＣ３ｅには、チャネル部１５の出力電圧Ｖｏｕｔを監視して、当該出力電圧Ｖｏｕｔが、そのチャネル部１５が電力を供給する電子回路ＩＣ２の駆動し得る電圧として、予め定められた電圧に到達しているか否かを判定する判定回路２０α〜２０γと、判定回路２０の判定結果を示すＰｏｗｅｒＧｏｏｄ信号を出力する出力端子Ｔｐα〜Ｔｐγとが、チャネル毎に設けられている。

さらに、上記電源プラットフォームＩＣ３ｅには、各チャネルに対応して、ＯＮ／ＯＦＦ制御入力端子Ｔｃα〜Ｔｃγが設けられており、各チャネル部１５（より詳細には、そのスイッチング制御回路１３またはドライバ制御回路１３ｂ）は、それぞれに対応するＯＮ／ＯＦＦ制御入力端子Ｔｃに印加されている、他のチャネルからのＰｏｗｅｒＧｏｏｄ信号が、上記電圧に到達していることを示す値に変化したときに、電源投入動作を開始し、当該値から上記電圧に到達していないことを示す値に変化したときに、電源遮断動作を開始するように構成されている。

なお、図１７では、各チャネルが互いに同一の電源プラットフォームＩＣ３ｅ内に設けられている場合を例示したが、これに限るものではなく、あるチャネルのＰｏｗｅｒＧｏｏｄ信号を、他の電源プラットフォームＩＣ３ｅのチャネルのＯＮ／ＯＦＦ制御入力端子Ｔｃに入力してもよい。

また、図１７は、チャネルα→チャネルγ→チャネルβの順に立ち上がり、かつ、その順番で停止するように、上記各端子Ｔｐα〜ＴｐγおよびＴｃα〜Ｔｃγが接続されている場合を図示している。具体的には、チャネルαの端子Ｔｐαが、次に立ち上がるチャネルγの端子Ｔｃγに接続され、当該チャネルγの端子Ｔｐγが、その次に立ち上がるチャネルβの端子Ｔｃβに接続されている。

上記のように接続され、全てのチャネルの電源回路がＯＦＦしている状態において、コンピュータ５ｅが最初に起動すべきチャネルαのチャネル部１５αへ起動を指示すると、当該チャネルαのチャネル部１５αが電源投入動作を開始して、チャネルαの出力電圧Ｖｏｕｔαは、目標値Ｖｃαに向かって変化する。そして、チャネルαの出力電圧Ｖｏｕｔαが上記め定められた電圧に到達すると、チャネルαの判定部２０αは、出力端子Ｔｐαから、到達を示すＰｏｗｅｒＧｏｏｄ信号をチャネルγのＯＮ／ＯＦＦ制御入力端子Ｔｃγへ出力する。

これに応じて、チャネルγのチャネル部１５γが電源投入動作を開始する。そして、チャネルγの出力電圧Ｖｏｕｔγが上記め定められた電圧に到達すると、チャネルγの判定部２０γは、出力端子Ｔｐγから、到達を示すＰｏｗｅｒＧｏｏｄ信号をチャネルβのＯＮ／ＯＦＦ制御入力端子Ｔｃβへ出力し、チャネルβのチャネル部１５βへ電源投入を指示する。これにより、コンピュータ５ｅが最初のチャネルαのチャネル部１５αのみに起動を指示しているにも拘わらず、各チャネルの電源回路は、上記各端子Ｔｐα〜ＴｐγおよびＴｃα〜Ｔｃγの接続によって予め定められた順番で動作を開始する。

同様に、停止する場合は、コンピュータ５ｅが最初に停止すべきチャネルαのチャネル部１５αへ停止を指示すると、チャネルαのチャネル部αが電源遮断動作を開始して、チャネルαの出力電圧Ｖｏｕｔαは、目標値Ｖｃαから接地レベルへと変化する。そして、チャネルαの出力電圧Ｖｏｕｔαが上記め定められた電圧を下回ると、チャネルαの判定部２０αは、出力端子Ｔｐαから、未到達を示すＰｏｗｅｒＧｏｏｄ信号をチャネルγのＯＮ／ＯＦＦ制御入力端子Ｔｃγへ出力し、チャネルγのチャネル部１５γへ電源遮断を指示する。さらに、チャネルγの出力電圧Ｖｏｕｔγが上記め定められた電圧を下回ると、チャネルγの判定部２０γがチャネルβのチャネル部１５βへ電源遮断を指示する。これにより、コンピュータ５ｅが最初のチャネルαのチャネル部１５αのみに動作停止を指示しているにも拘わらず、各チャネルの電源回路は、電源投入時と同じ順番で、動作を停止する。

なお、上記では、各チャネルの電源回路が起動時と同じ順番で停止する場合を例にして説明したが、到達を示すＰｏｗｅｒＧｏｏｄ信号を出力する端子および起動指示を受け付ける端子とは別に、未到達を示す信号を出力する端子および停止指示を受け付ける端子を各チャネル毎に設ければ、これらの接続によって、起動時とは別の順序で停止させることができる。

このように、本実施形態に係る電源プラットフォームＩＣ３ｅでは、各チャネル毎に出力電圧を監視する判定回路と、判定結果を出力する端子と、起動／停止指示を受け付ける端子とが設けられている。これにより、複数チャネルの電源回路に対して、個別に起動／停止を指示しなくても、あるチャネルの電源回路が予め定められた電圧になると、次に起動／停止すべきチャネルの電源回路を起動／停止させることができる。また、その起動／停止順序を、電源プラットフォームＩＣの端子間の配線によって決定できる。

この結果、各チャネルの電源回路の起動／停止を個別に指示する構成や、予め定められた順番で、各チャネルの電源回路の起動／停止を制御するために、ＣＲ回路やカウンタ回路などを用いた遅延回路によって、各チャネルの電源回路の起動／停止タイミングを制御する構成と比較して、開発時に必要な手間およびコストを削減できる。

〔第７の実施形態〕
上記各実施形態では、終了処理部３６の終了処理として、見出されたパラメータを提示して、評価／検証するユーザに、当該パラメータを持った電源回路を構成するための電源ＩＣの開発を促したり、そのパラメータに対応する電源ＩＣの購入を促す構成について説明した。

これに対して、本実施形態では、終了処理部３６が、パラメータに応じた電源回路を構成するための電源ＩＣを提供するベンダとして予め定められた送信先へ、上記探索により見出されたパラメータを送信して、上記ベンダへ、当該パラメータに応じた電源回路を構成するための電源ＩＣの提供を依頼する構成について説明する。なお、当該構成は、上記各実施形態のいずれにも適用できるが、以下では、基本的には、第１の実施形態に適用した場合を例について説明する。

すなわち、本実施形態に係る開発支援システム１ｆでは、コンピュータ５と通信可能なベンダ側のコンピュータとして、図１８に示すコンピュータ９が設けられている。また、コンピュータ５の上記終了処理部３６には、送信先として、コンピュータ９へデータを送信するための情報（例えば、メールアドレスなど）が登録されており、最適なパラメータおよび定数の探索処理が終了して終了処理が指示されると、上記探索により見出されたパラメータをコンピュータ９に送信できる。

一方、コンピュータ９には、図１８に示すように、コンピュータ５から送られたデータを受信する受信処理部６１と、データベース６２と、上記データに応じて上記データベース６２を検索する検索処理部６３とが設けられている。

上記データベース６２には、既に開発された電源ＩＣの情報が、電源ＩＣによって構成される電源回路のパラメータと関連付けて記憶されている。また、当該データベース６２には、上記既に開発された電源ＩＣと関連付けて、開発過程で発生した問題点も記憶されている。

また、検索処理部６３は、受信処理部６１が受信したデータから、上記パラメータを抽出すると共に、上記データベース６２に、既に開発された電源ＩＣの情報として、当該パラメータに関連付けられた電源ＩＣの情報が格納されているか否か（当該パラメータが新規か否か）を検索できる。

検索によって、電源ＩＣの情報が見出された場合、検索処理部６３は、その電源ＩＣの情報を提示して、ベンダ側のユーザに、提供が依頼された電源ＩＣが既に開発されていることを通知すると共に、その電源ＩＣの情報とを提示できる。

これにより、ベンダは、新たに電源ＩＣを開発することなく、例えば、当該電源ＩＣを納入するための処理を開始でき、より早い時点で、上記依頼された電源ＩＣをユーザに納入できる。

一方、検索処理部６３は、上記データベース６２を検索しても、上記受信したデータから抽出されたパラメータに関連付けられた電源ＩＣの情報が見つからなかった場合、ベンダ側の開発者に、当該パラメータを提示して、当該パラメータを持った電源回路を形成するための電源ＩＣを新たに開発するように指示できる。

ここで、本実施形態に係るコンピュータ９には、自動レイアウト処理部６４も設けられており、自動レイアウト処理部６４は、開発者に電源ＩＣの開発を指示する際、上記受信したデータから抽出されたパラメータに基づいて、電源ＩＣのレイアウトも自動生成して、開発者に当該レイアウトの電源ＩＣを試作するように指示できる。

より詳細には、自動レイアウト処理部６４は、例えば、電源ＩＣのパラメータが指定されると、当該パラメータに基づいて、予め用意されたＩＰの中から、当該電源ＩＣを製造するために使用するＩＰを選択する。ここで、上記ＩＰは、トランジスタのサイズなど、予め定められたパラメータに応じて修正できるように設定されており、さらに、自動レイアウト処理部６４は、電源ＩＣのパラメータに基づいて、当該ＩＰを修正し、予め定められた手順で、各ＩＰを自動レイアウトできる。

また、本実施形態に係るコンピュータ９の検索処理部６３は、新たな電源ＩＣの開発を指示する際、データベース６２を検索して、上記受信したデータから抽出されたパラメータに類似しているパラメータを持った電源ＩＣの情報と、当該電源ＩＣの情報に関連付けられた問題点の情報とが登録されているか否かを確認できる。さらに、これらの情報が見つかった場合、検索処理部６３は、これらの情報を開発者に提示できる。

ここで、パラメータが類似している場合、それらの電源ＩＣは、開発する際に、互いに同じ問題点が発生する可能性が高い。また、例えば、ユーザからのフィードバックなどによって、電源ＩＣを納入した後に問題点が発見された場合、その電源ＩＣに類似したパラメータを持った電源ＩＣを開発する際に、同様の問題点を持った電源ＩＣを開発してしまう可能性が高い。

したがって、上記検索処理部６３が、上記受信したデータから抽出されたパラメータに類似しているパラメータを持った電源ＩＣの情報と、当該電源ＩＣの情報に関連付けられた問題点の情報とを開発者に提示することによって、これらの情報を全く提示しない場合と比較して、開発期間を短縮できる可能性を向上できると共に、問題のある電源ＩＣを製造してしまうリスクを低減できる。

また、本実施形態に係るコンピュータ５では、仕様入力部３１が入力された仕様を記憶部３７に格納すると共に、パラメータ・定数決定部３２がパラメータおよび定数を再設定する度に、当該パラメータおよび定数と、そのパラメータおよび定数の場合に図４に示す測定結果入力部３４が受け付けた測定結果との履歴も、記憶部３７に記憶している。さらに、上記終了処理部３６は、見出されたパラメータをコンピュータ９へ送信する際、パラメータと共に、記憶部３７に格納された仕様および履歴の情報を送信できる。

一方、コンピュータ９の受信処理部６１は、パラメータを受信した場合、例えば、当該パラメータ、あるいは、コンピュータ５から送信されてきたユーザを示す情報に関連付けるなどして、上記仕様および履歴の情報をデータベース６２に格納できる。

これにより、ベンダの開発者は、データベース６２を検索して履歴情報および仕様の情報を確認することによって、上記パラメータ・定数決定部３２による演算効率に問題がないかなどを確認でき、電源回路の開発支援システム全体をより的確にバージョンアップできる。

上記構成において、ベンダは、図１９に示すＳ４１ｖにおいて、電源プラットフォームＩＣ３、および、ユーザのコンピュータをコンピュータ５として動作させるためのプログラム（設計支援ソフトウェア）とを開発すると共に、これらをユーザに提供して、電源プラットフォームＩＣ３を用いた電子回路ＩＣ２の評価／検証を促す。

一方、ユーザは、Ｓ４１ｕにおいて、当該提供されたプログラムをコンピュータに実行させて、コンピュータ５を形成し、上述したように、当該コンピュータ５と当該提供された電源プラットフォームＩＣ３とを含む開発支援システム１ｆに、上記電子回路ＩＣ２へ電力を供給するための電源回路Ｐ１に適切なパラメータを決定させる。

上記Ｓ４１ｕにおいて、適切なパラメータが決定されると、コンピュータ５は、Ｓ４２ｕにおいて、当該パラメータ、並びに、上記仕様および履歴の情報を、ベンダ側のコンピュータ９に送信する。

一方、ベンダ側のコンピュータ９は、Ｓ４２ｖにおいて、当該当該パラメータ、並びに、上記仕様および履歴の情報を受信し、Ｓ４３ｖにおいて、コンピュータ５から受信したパラメータなどの情報に基づいて、電子回路ＩＣ１０２へ電力を供給するための電源回路Ｐ１０１を形成するための電源ＩＣ１０３が既に開発されているか否かを判定し、開発されている場合（上記Ｓ４３ｖにて、NOの場合）、Ｓ４４ｖにおいて、ベンダの担当者へ指示して、当該電源ＩＣ１０３をユーザへ提供させる。なお、図１９では、当該電源ＩＣ１０３が未だ開発されていない場合を例示しており、説明の便宜上、ベンダからユーザへの電源ＩＣ１０３の提供を破線で示している。

これに対して、電源回路Ｐ１０１を形成するための電源ＩＣ１０３が未だ開発されていない場合（上記Ｓ４３ｖにて、YES の場合）、コンピュータ９は、Ｓ４５ｖにおいて、ベンダの開発者へ指示して、当該電源ＩＣ１０３を開発させ、開発が終了すると、ベンダは、Ｓ４６ｖにおいて、開発された電源ＩＣ１０３をユーザへ提供する。

上記Ｓ４３ｖまたはＳ４６ｖによって、ベンダからユーザに電源ＩＣ１０３が提供されると、ユーザは、Ｓ４３ｕにおいて、当該電源ＩＣ１０３を用いて電源回路Ｐ１０１を製造し、当該電源回路Ｐ１０１と、実際に使用／製造する電子回路ＩＣ２としての電子回路ＩＣ１０２とを用いて、完成品としての回路１０１を製造する。

これにより、電子回路ＩＣ２を電源プラットフォームＩＣ３に実際に接続した状態で評価／検証されたパラメータを持った電源回路Ｐ１０１を用いて、回路１０１を製造でき、回路１０１を開発する際のリスクを低減しつつ、回路１０１を製造する際のコストを削減できる。

また、ベンダは、上記Ｓ４２ｖにて各ユーザのコンピュータ５から受信した、パラメータと仕様および履歴の情報とを用いて、電源プラットフォームＩＣ３および上記プログラムの妥当性を検証し、電源プラットフォームＩＣ３および上記プログラムのバージョンアップの際に、よりユーザの要望に合うようにバージョンアップする（Ｓ４７ｖ）。

一例として、上記各ユーザのコンピュータ５から送信されてきたパラメータと仕様および履歴の情報とが、電源プラットフォームＩＣ３に用意したチャネル数（第１の実施形態に適用した場合は１）よりも多くのチャネル数の電源ＩＣ１０３の提供を示している場合、例えば、第４の実施形態のように、チャネル数が多くなるように、電源プラットフォームＩＣ３をバージョンアップできる。また、例えば、上記履歴の情報が、最適解を探索する際の繰り返し回数が多すぎることを示している場合は、パラメータ・定数決定部３２がパラメータおよび定数を再決定する際のアルゴリズムを変更したり、再決定する際の変化量など、電源回路Ｐ１のパラメータおよび定数を再決定するアルゴリズムにおけるパラメータを調整するなどして、上記プログラムをバージョンアップできる。

続いて、上記Ｓ４３ｖおよびＳ４６ｖにおけるコンピュータ９の動作について、さらに詳細に説明する。図２０のＳ５１において、コンピュータ９の受信処理部６１は、コンピュータ５からのデータ送信を待ち受けている。受信処理部６１がデータを受信した場合（Ｓ５１にてYES の場合）、コンピュータ９の検索処理部６３は、Ｓ５２において、データベース６２を検索して、受信したデータに含まれるパラメータが新規なパラメータであるか否かを判定する。

新規でない場合（Ｓ５３にてNOの場合）、検索処理部６３は、Ｓ５４において、ベンダ側のユーザに、提供が依頼された電源ＩＣが既に開発されていることを通知すると共に、その電源ＩＣの情報とを提示して、当該電源ＩＣをユーザへ提供するように指示する。

一方、新規な場合（上記Ｓ５３にてYES の場合）、コンピュータ９の自動レイアウト処理部６４は、Ｓ５５において、上記パラメータに基づいて、使用するＩＰを選択すると共に、Ｓ５６において、当該パラメータ（例えば、トランジスタのサイズなど）に応じて当該ＩＰを修正する。さらに、自動レイアウト処理部６４は、Ｓ５７において、修正されたＩＰを用いて電源ＩＣを自動レイアウトする。

なお、自動レイアウト処理部６４によって自動レイアウトされた電源ＩＣは、ベンダ側の開発者によって試作され、正常に動作することが確認された後、ユーザに提供される。

以上のように、本実施形態に係る開発支援システム１ｆは、電源プラットホームとなる電源プラットフォームＩＣ３と、評価基板（評価ボード）、設計支援ソフトウェアおよびデータベース（コンピュータ５）を備えている。

そして、ユーザは、負荷となるデバイスの暫定的な仕様値を設計支援ソフトウェアに入力することから開発がスタートする。この設計支援ソフトウェアから提示された外付け素子定数を評価ボードに準備し、かつ、設計支援ソフトウェアで演算した暫定選択条件を電源プラットホームに入力しその状態で負荷デバイスの評価を行う。この評価結果からユーザが負荷となるデバイスが想定どおり問題なく動作しているか、また入力電源に対してリンギングノイズが回りこんでいないか（電源へのストレスとなる高調波の確認）、複数のデバイスを同時に動作させたとき、組み合わせ動作によって挙動に問題が生じていないか等の動作検証と、入力電力に対する出力電力の変換効率が最適か等の電気的特性検証を確認し、それが最適かどうか判断しそれが最適でなければその結果を設計支援ソフトウェアに入力する。その入力されるべき情報は各チャネルの変換効率情報、出力電圧のリプル情報、どのチャネルを同時に動かしたときにノイズが回りこむかの相互干渉情報、入力端子電圧の変動値情報、負荷デバイスの動作安定度情報から形成されの情報をもとにどの部分に問題があるか判定し、設計支援ソフトが選択条件及び外付け定数の演算方法のパラメータ優先順序を組み替え、再度演算を行う。その結果を再度電源プラットホーム及び評価基板に展開する。

これを繰り返すことによって電源デバイスの最適化行い、最適と判断されると、設計支援ソフトウェアに接続されているデータベースからその最適と判断された電源プラットホームの設定値が自動的に電源デバイス設計側（ベンダ）へ、そのデータが転送される。その転送された設定値はベンダ側の開発データベースで検索され既存電源デバイスで存在するか検索を行う。この検索結果で既存品に存在することが判明すれば、次にサンプル在庫データベースの検索を行い、サンプルの在庫があればすぐさまユーザへ提出を行い、なければ試作の依頼を行う。これにより担当者が別業務や休暇等の原因によって対応が困難な場合でも早急な対応が可能となる。またこの最適化された設定値が開発データベースで発見されなかった場合は、その構成にもっとも近いデバイス情報をピックアップし、その開発時に発生した問題のリストアップを行うとともに、その設定値から使用するＩＰとチャネル数の選択を行い、次にドライバサイズの選択を行う。この選択結果は自動レイアウトに反映され、すぐさまチップレイアウトを構築する。ここで作成された開発リストやレイアウトを電源デバイス開発者が最終チェックを行い、試作を投入する。この時開発データベースには新たにこの設定値が登録される。試作が完了しサンプルが完成次第、ユーザにサンプルを提供する。

この開発フローによりユーザの負荷モデル抽出という高いスキルと時間を要する作業を強いることなく、設計目標情報（最適化設定値）をデジタル的に入手することができかつ、その設計目標情報は再度シミュレーションを行う必要がないことから短期間に開発を低リスクに行うことが出来る。またこの作業によりシミュレーションによって判断が難しい高調波問題等の２次的災害も開発段階で確認し、対応することができる。

また、ユーザから最適化された設定値を入手する際に最適化にいたるまでの補正処理を一緒に入手し、その情報をもとに設計支援ソフトの演算方法の最適化を行っていく。

このシステムはユーザに随時提供し続け、ソフトの定期的なバージョンアップだけではなく電源プラットホームもユーザにニーズに応じて定期的なバージョンアップを行う。

これによりユーザから情報入手が困難な最新のニーズを抽出することができ、その結果電源デバイスの製品価値をあげることができる。

さらに、本実施形態に係る開発支援システム１ｆを第１の実施形態に適用した場合には、スイッチングトランジスタサイズの選択信号の初期設定値をユーザの使用条件によって算出し、提示後電源用半導体集積回路にその設定値を入力し、ユーザがその設定値によって最適な動作を確認するまで設定値の補正を繰り返す設計支援ソフトウェア（コンピュータ５）と、その最適化が完了したときにその設定値を保存し、かつ電源デバイス開発側であるベンダへ転送し、その結果から自動でレイアウト処理まで行う電源用半導体集積回路開発システムによって、電源デバイスを開発する上で必要な負荷デバイスの負荷モデルの抽出やシミュレーション等の、時間とスキルの要する作業を行う必要もなく、最適なスイッチングトランジスタのサイズを抽出からレイアウト完まで自動で行うことができることから、製品化した際のノイズ・損失問題等のリスクを低減し、かつチップサイズの大半を要するスイッチングトランジスタを最小にすることから低コストにて、そして設計期間が短いことから短納期で電源デバイスを完成することができる。

また、本実施形態に係る開発支援システム１ｆを第２の実施形態に適用した場合には、スイッチングトランジスタサイズ及び各スイッチングトランジスタのスイッチング駆動遅延時間の選択信号の初期設定値をユーザの使用条件によって算出し、提示後電源用半導体集積回路にその設定値を入力し、ユーザがその設定値によって最適な動作を確認するまで設定値の補正を繰り返す設計支援ソフトウェアと、その最適化が完了したときにその設定値を保存し、かつ電源デバイス開発側であるベンダへ転送し、その結果から自動でレイアウト処理まで行う電源用半導体集積回路開発システムによって、電源デバイスを開発する上で必要な負荷デバイスの負荷モデルの抽出やシミュレーション等の、時間とスキルの要する作業を行う必要もなく、最適なスイッチングトランジスタのサイズ及び各スイッチングトランジスタのスイッチング駆動遅延時間を抽出からレイアウト完まで自動で行うことができることから、製品化した際のノイズ・損失・電流能力問題等のリスクを低減し、かつチップサイズの大半を要するスイッチングトランジスタを最小にすることから低コストにて、そして設計期間が短いことから短納期で電源デバイスを完成することができる。

さらに、本実施形態に係る開発支援システム１ｆを第３の実施形態に適用した場合には、ドライバトランジスタサイズ及びソフトスタート条件の選択信号の初期設定値をユーザの使用条件によって算出し、提示後電源用半導体集積回路にその設定値を入力し、ユーザがその設定値によって最適な動作を確認するまで設定値の補正を繰り返す設計支援ソフトウェアと、その最適化が完了したときにその設定値を保存し、かつ電源デバイス開発側であるベンダへ転送し、その結果から自動でレイアウト処理まで行う電源用半導体集積回路開発システムによって、電源デバイスを開発する上で必要な負荷デバイスの負荷モデルの抽出やシミュレーション等の、時間とスキルの要する作業を行う必要もなく、最適なスイッチングトランジスタのサイズを抽出からレイアウト完まで自動で行うことができることから、製品化した際の電流能力及び起動時の貫通電流等のリスクを低減し、かつチップサイズの大半を要するドライバトランジスタを最小にすることから低コストにて、そして設計期間が短いことから短納期で電源デバイスを完成することができる。

さらに、本実施形態に係る開発支援システム１ｆを第４〜第６の実施形態に適用した場合には、電源デバイスの負荷仕様が確定しにくい事によって生じる製品の価値の低下という問題に対し、複数の電源回路を有し、かつチップサイズ・損失・ノイズ問題に影響及ぼす可能性のあるスイッチングトランジスタ、ドライバのサイズを外部からの選択信号によって可変可能な電源プラットホームを用い、負荷デバイスを評価することによって最適な回路構成をデジタル的に抽出することによって、時間を要し確度の低いシミュレーションをしなくとも低リスク・短期間に負荷デバイスに適した電源デバイスを開発することができる。またこの電源プラットホームの周辺素子を配置したり、電源・ＧＮＤラインのグルーピングを行うことが出来る評価基板と、設定値の最適化する演算機能を有する設計開発支援ソフトとその結果を保存するデータベースと、最適化された情報を受け入れるベンダ側の設計データベースと電源サンプルの在庫を管理するデータベースと自動レイアウトシステムから構成される電源デバイス開発システムを構築することによって、低リスクにて短期間の電源デバイスの開発を実現するだけではなく、アプリケーション開発者の現場の最新のニーズを入手することによって電源デバイスの製品価値を向上させ、他社との差別化を図ることができる。

また、本実施形態に係る開発支援システム１ｆでは、ユーザより転送されてきた設定信号に対し、過去に開発した機種の設定データ及びそれにリンクしたサンプル保有数を保存したデータベースにて自動的に検索を行い、過去に開発を行ったことがあると判定された場合はサンプル保有数をリストアップし、新機種と判定された場合は近い設定の機種をリストアップし、その開発過程で発生した問題点をリストアップし、電源開発技術者へ提示することによって、早期のユーザ対応及び開発体制を構築できる。

また、本実施形態に係る開発支援システム１ｆでは、ユーザが設計支援ソフトウェアによって最適な動作を確認するまで設定値の補正を繰り返した作業ログを最適な設定値のデータ転送時に同時に転送することによって、ユーザの補正作業時に入力された入力条件・出力負荷条件・変換効率・外付け定数の累積データから矛盾点を判定し、そのデータ自体の確からしさを判定し、かつ、補正結果から演算効率に問題がないかでシステムをデバックできる。

加えて、本実施形態に係る開発支援システム１ｆでは、本システムを随時にユーザへ提出し、各種製品開発の検討用に使用してもらうことにより発生する要望を定期的に取り入れ、バージョンアップすることにより、入手が困難とされているユーザの最新のニーズを抽出することができ、その結果電源デバイスの価値を高めることができる。

なお、上記各実施形態では、コンピュータ５および９を構成する各部材が、「ＣＰＵなどの演算手段がＲＯＭやＲＡＭなどの記録媒体に格納されたプログラムコードを実行することで実現される機能ブロックである」場合を例にして説明したが、同様の処理を行うハードウェアで実現してもよい。また、処理の一部を行うハードウェアと、当該ハードウェアの制御や残余の処理を行うプログラムコードを実行する上記演算手段とを組み合わせても実現することもできる。さらに、上記各部材のうち、ハードウェアとして説明した部材であっても、処理の一部を行うハードウェアと、当該ハードウェアの制御や残余の処理を行うプログラムコードを実行する上記演算手段とを組み合わせても実現することもできる。なお、上記演算手段は、単体であってもよいし、装置内部のバスや種々の通信路を介して接続された複数の演算手段が共同してプログラムコードを実行してもよい。また、上記各部材のうちの記憶部３７およびデータベース６２は、メモリなどの記憶装置自体であってもよい。

上記演算手段によって直接実行可能なプログラムコード自体、または、後述する解凍などの処理によってプログラムコードを生成可能なデータとしてのプログラムは、当該プログラム（プログラムコードまたは上記データ）を記録媒体に格納し、当該記録媒体を配付したり、あるいは、上記プログラムを、有線または無線の通信路を介して伝送するための通信手段で送信したりして配付され、上記演算手段で実行される。

なお、通信路を介して伝送する場合、通信路を構成する各伝送媒体が、プログラムを示す信号列を伝搬し合うことによって、当該通信路を介して、上記プログラムが伝送される。また、信号列を伝送する際、送信装置が、プログラムを示す信号列により搬送波を変調することによって、上記信号列を搬送波に重畳してもよい。この場合、受信装置が搬送波を復調することによって信号列が復元される。一方、上記信号列を伝送する際、送信装置が、デジタルデータ列としての信号列をパケット分割して伝送してもよい。この場合、受信装置は、受信したパケット群を連結して、上記信号列を復元する。また、送信装置が、信号列を送信する際、時分割／周波数分割／符号分割などの方法で、信号列を他の信号列と多重化して伝送してもよい。この場合、受信装置は、多重化された信号列から、個々の信号列を抽出して復元する。いずれの場合であっても、通信路を介してプログラムを伝送できれば、同様の効果が得られる。

ここで、プログラムを配付する際の記録媒体は、取外し可能である方が好ましいが、プログラムを配付した後の記録媒体は、取外し可能か否かを問わない。また、上記記録媒体は、プログラムが記憶されていれば、書換え（書き込み）可能か否か、揮発性か否か、記録方法および形状を問わない。記録媒体の一例として、磁気テープやカセットテープなどのテープ、あるいは、フロッピー（登録商標）ディスクやハードディスクなどの磁気ディスク、または、ＣＤ−ＲＯＭや光磁気ディスク（ＭＯ）、ミニディスク（ＭＤ）やデジタルビデオディスク（ＤＶＤ）などのディスクが挙げられる。また、記録媒体は、ＩＣカードや光カードのようなカード、あるいは、マスクＲＯＭやＥＰＲＯＭ、ＥＥＰＲＯＭまたはフラッシュＲＯＭなどのような半導体メモリであってもよい。あるいは、ＣＰＵなどの演算手段内に形成されたメモリであってもよい。

なお、上記プログラムコードは、上記各処理の全手順を上記演算手段へ指示するコードであってもよいし、所定の手順で呼び出すことで、上記各処理の一部または全部を実行可能な基本プログラム（例えば、オペレーティングシステムやライブラリなど）が既に存在していれば、当該基本プログラムの呼び出しを上記演算手段へ指示するコードやポインタなどで、上記全手順の一部または全部を置き換えてもよい。

また、上記記録媒体にプログラムを格納する際の形式は、例えば、実メモリに配置した状態のように、演算手段がアクセスして実行可能な格納形式であってもよいし、実メモリに配置する前で、演算手段が常時アクセス可能なローカルな記録媒体（例えば、実メモリやハードディスクなど）にインストールした後の格納形式、あるいは、ネットワークや搬送可能な記録媒体などから上記ローカルな記録媒体にインストールする前の格納形式などであってもよい。また、プログラムは、コンパイル後のオブジェクトコードに限るものではなく、ソースコードや、インタプリトまたはコンパイルの途中で生成される中間コードとして格納されていてもよい。いずれの場合であっても、圧縮された情報の解凍、符号化された情報の復号、インタプリト、コンパイル、リンク、または、実メモリへの配置などの処理、あるいは、各処理の組み合わせによって、上記演算手段が実行可能な形式に変換可能であれば、プログラムを記録媒体に格納する際の形式に拘わらず、同様の効果を得ることができる。

なお、上記各実施形態では、上記スイッチング制御回路（ドライバ制御回路）およびリファレンス回路を電源プラットフォームＩＣ内に集積しているが、これに限るものではない。例えば、これらを別体に形成してもよい。

ただし、完成品としての回路に含まれる電源ＩＣでは、スイッチングトランジスタ（ドライバトランジスタ）だけではなく、スイッチング制御回路（ドライバ制御回路）およびリファレンス回路も集積していることが多い。したがって、電源プラットフォームＩＣにおいても、これらの回路を集積する方が、検証／評価の精度を向上できる。

また、上記各実施形態では、パラメータ決定用の電源回路と完成品に含まれる電源回路とで、互いに同じ素子を外付け素子とする場合について説明したが、これに限るものではない。パラメータ決定用の電源回路では、定数が可変される可能性が高いなどの理由で、外付けされている素子であっても、完成品に含まれる電源回路を構成する電源ＩＣに集積可能であれば、集積してもよい。

例えば、ＬＣＤ、ＣＣＤ、ＬＳＩなど、種々のデバイスに電力を供給する電源回路のパラメータを決定するために、上記電源回路に代えて上記デバイスに接続される、パラメータ決定用の電源回路を構成する電源用半導体集積回路、それを用いた電源用半導体集積回路システムおよび電源回路の開発支援システム、並びに、そのプログラムおよび記録媒体として、広く好適に使用できる。

本発明の実施形態を示すものであり、パラメータを評価／検証する時点に形成される電源回路と、当該電源回路から電力の供給を受ける電子回路ＩＣとを含む開発支援システムの要部構成を示すブロック図である。 上記パラメータを用いて開発された電源回路と当該電源回路から電力の供給を受ける電子回路ＩＣとの要部構成を示すブロック図である。 上記電源回路の電源プラットフォームＩＣに設けられたスイッチングトランジスタアレイの要部構成を示す回路図である。 上記電源プラットフォームＩＣへ設定すべきパラメータを指示するコンピュータの要部構成を示すブロック図である。 上記開発支援システムの動作を示すフローチャートである。 上記フローチャートのパラメータを再決定する工程における開発支援システムの動作を示すものであり、変換効率を優先して再決定する場合を示すフローチャートである。 上記フローチャートのパラメータを再決定する工程における開発支援システムの動作を示すものであり、ノイズ量を優先して再決定する場合を示すフローチャートである。 本発明の他の実施形態を示すものであり、同期整流型のスイッチング電源としての電源回路と、当該電源回路から電力の供給を受ける電子回路ＩＣとの要部構成を示すブロック図である 上記電源回路のパラメータを決定する際に使用される開発支援システムの要部構成を示すブロック図である。 上記開発支援システムのコンピュータの要部構成を示すブロック図である。 上記開発支援システムの動作を示すものであり、ノイズ量を優先してパラメータを再決定する場合を示すフローチャートである。 本発明のさらに他の実施形態を示すものであり、リニアレギュレータとしての電源回路と、当該電源回路から電力の供給を受ける電子回路ＩＣとの要部構成を示すブロック図である 上記電源回路のパラメータを決定する際に使用される開発支援システムの要部構成を示すブロック図である。 上記開発支援システムの電源プラットフォームＩＣに設けられたドライバアレイおよび位相補償アレイを示す回路図である。 本発明のまた別の実施形態を示すものであり、電源プラットフォームＩＣの要部構成を示すブロック図である。 本発明のさらに他の実施形態を示すものであり、電源プラットフォームＩＣを含む評価ボードの要部構成を示すブロック図である。 本発明の別の実施形態を示すものであり、電源プラットフォームＩＣの要部構成を示すブロック図である。 本発明のさらに他の実施形態を示すものでり、ベンダ側のコンピュータの要部構成を示すブロック図である。 上記実施形態に係る開発支援システムにおけるユーザおよびベンダでの処理を示すフローチャートである。 上記ベンダ側のコンピュータの動作を示すフローチャートである。

符号の説明

１〜１ｆ 開発支援システム
３〜３ｅ 電源プラットフォームＩＣ（電源用半導体集積回路）
３２〜３２ｄ パラメータ・定数決定部（パラメータ決定手段）
３３ パラメータ設定部（指示手段）
３６ 終了処理部（送信手段）
６２ データベース（記憶手段）
６１ 受信処理部（受信手段）
６３ 検索処理部（提示手段）
Ｂ１〜Ｂ１ｅ 評価ボード（電源用半導体集積回路システム）

Claims (17)

1. 負荷となるデバイスに電力を供給するスイッチング電源回路のパラメータを決定するために、上記スイッチング電源回路に代えて上記デバイスに接続される、パラメータ決定用スイッチング電源回路であって、
   上記パラメータ決定用スイッチング電源回路は、電源用半導体集積回路を含み、
   上記電源用半導体集積回路は、
   上記パラメータ決定用スイッチング電源回路のスイッチングトランジスタとして動作可能な複数のトランジスタからなるトランジスタアレイと、
   当該複数のトランジスタの中から、スイッチングトランジスタとして動作させるトランジスタを選択することにより、当該スイッチングトランジスタとして動作するトランジスタのサイズを制御する選択回路とを備え、
   上記パラメータ決定用スイッチング電源回路は、
   パラメータであるトランジスタのサイズを外部からの指示として入力する手段と、
   入力されたパラメータであるトランジスタのサイズを制御回路としての上記選択回路に出力して、上記トランジスタのサイズを変更する手段とを有していることを特徴とするパラメータ決定用スイッチング電源回路。
2. 上記トランジスタアレイが複数設けられていると共に、
   上記電源用半導体集積回路は、上記複数のトランジスタアレイのうちの少なくとも１つを構成するトランジスタのＯＮ／ＯＦＦタイミングと、残余のトランジスタアレイを構成するトランジスタのＯＮ／ＯＦＦタイミングとの位相差を制御する位相差制御回路をさらに備え、
   上記制御回路としての上記位相差制御回路は、外部からの指示に応じ、上記スイッチング電源回路のパラメータとして、上記位相差を変更することを特徴とする請求項１記載のパラメータ決定用スイッチング電源回路。
3. 上記電源用半導体集積回路は、上記パラメータ決定用スイッチング電源回路の出力電圧を監視して、当該出力電圧が予め定められた目標値になるように、上記スイッチングトランジスタのＯＮ／ＯＦＦ動作を制御するスイッチング制御回路と、
   当該スイッチング制御回路が出力電圧を監視する際に参照する基準電圧を生成する基準電圧生成回路とをさらに備え、
   上記制御回路としての上記スイッチング制御回路は、外部からの指示に応じて、上記目標値を変更することを特徴とする請求項１または２記載のパラメータ決定用スイッチング電源回路。
4. 負荷となるデバイスに電力を供給するリニアレギュレータのパラメータを決定するために、上記リニアレギュレータに代えて上記デバイスに接続される、パラメータ決定用リニアレギュレータであって、
   上記パラメータ決定用リニアレギュレータは、電源用半導体集積回路を含み、
   上記電源用半導体集積回路は、
   上記パラメータ決定用リニアレギュレータにて上記デバイスへの電力をドライブするドライバトランジスタとして動作可能な複数のトランジスタからなるトランジスタアレイと、
   予め定められた位相補償定数で、上記パラメータ決定用リニアレギュレータの出力の位相を補償する位相補償回路と、
   当該複数のトランジスタの中から、ドライバトランジスタとして動作させるトランジスタを選択することにより、当該ドライバトランジスタとして動作するトランジスタのサイズを制御すると共に、当該トランジスタのサイズに連動して、上記位相補償回路の位相補償定数を変更する選択回路とを備え、
   上記パラメータ決定用リニアレギュレータは、
   パラメータであるトランジスタのサイズを外部からの指示として入力する手段と、
   入力されたパラメータであるトランジスタのサイズを制御回路としての上記選択回路に出力して、上記トランジスタのサイズを変更する手段とを有していることを特徴とするパラメータ決定用リニアレギュレータ。
5. 上記制御回路は、起動時には、ドライバトランジスタとして動作させるトランジスタの数が、上記トランジスタのサイズとして指示されたサイズに応じた数になるまで、当該トランジスタの数を段階的に増加させると共に、
   当該制御回路は、外部からの指示に応じて、上記トランジスタの数を段階的に増加させる際のタイミングを、上記リニアレギュレータのパラメータとして変更することを特徴とする請求項４記載のパラメータ決定用リニアレギュレータ。
6. 上記電源用半導体集積回路は、上記パラメータ決定用リニアレギュレータの出力電圧を監視して、予め定められた電圧を超過しているか否かを判定する判定回路と、
   当該判定回路の判定結果を出力する判定結果出力端子と、
   起動または終了指示を受け付ける入力端子と、
   当該入力端子への起動または終了指示に応じて、上記パラメータ決定用リニアレギュレータの起動動作または終了動作を開始する起動／終了制御回路とを備えていることを特徴とする請求項４に記載のパラメータ決定用リニアレギュレータ。
7. 互いに同一のデバイス上に集積された、複数の請求項３記載のパラメータ決定用スイッチング電源回路を備え、当該各パラメータ決定用スイッチング電源回路の電源用半導体集積回路によって、複数チャネルのパラメータ決定用のスイッチング電源回路を構成可能なパラメータ決定用スイッチング電源回路システムであって、
   当該各電源用半導体集積回路におけるスイッチングトランジスタのＯＮ／ＯＦＦタイミング間の位相差を制御するチャネル間位相差制御回路を備え、
   上記制御回路としてのチャネル間位相差制御回路は、外部からの指示に応じて、上記スイッチング電源回路のパラメータとして、上記各電源用半導体集積回路におけるスイッチングトランジスタのＯＮ／ＯＦＦタイミング間の位相差を変更することを特徴とするパラメータ決定用スイッチング電源回路システム。
8. 請求項１〜３のいずれか１項に記載のパラメータ決定用スイッチング電源回路を複数備え、当該各パラメータ決定用スイッチング電源回路の電源用半導体集積回路によって、複数チャネルのパラメータ決定用スイッチング電源回路を構成可能なパラメータ決定用スイッチング電源回路システムであって、
   上記各パラメータ決定用スイッチング電源回路へ電力を供給するための電源に接続するための複数の電源入力端子と、
   上記各電源用半導体集積回路のそれぞれに対応して設けられ、上記各電源入力端子の中の１つを選択して、上記対応する電源用半導体集積回路に接続するスイッチとを備え、
   上記制御回路としてのスイッチは、外部からの指示に応じて、上記スイッチング電源回路のパラメータとして、上記各電源用半導体集積回路のうちの互いに同じ電源入力端子に接続される電源用半導体集積回路の組み合わせを変更することを特徴とするパラメータ決定用スイッチング電源回路システム。
9. 上記各電源用半導体集積回路は、請求項３記載の電源用半導体集積回路であり、互いに同一のデバイス上に集積されていると共に、
   当該各電源用半導体集積回路におけるスイッチングトランジスタのＯＮ／ＯＦＦタイミング間の位相差を制御するチャネル間位相差制御回路を備え、
   上記制御回路としてのチャネル間位相差制御回路は、外部からの指示に応じて、上記スイッチング電源回路のパラメータとして、上記各電源用半導体集積回路におけるスイッチングトランジスタのＯＮ／ＯＦＦタイミング間の位相差を変更することを特徴とする請求項８記載のパラメータ決定用スイッチング電源回路システム。
10. 請求項１〜３のいずれか１項に記載のパラメータ決定用スイッチング電源回路の制御回路へ、上記パラメータを指示する指示手段と、
    当該パラメータに設定された電源用半導体集積回路を用いて構成される上記パラメータ決定用の電源回路が上記負荷となるデバイスへ電力を供給している状態の評価結果の入力を受け付け、入力された評価結果に応じて上記制御回路へ、次に指示するパラメータを、負荷となるデバイスに電力を供給する電源回路がもっとも高効率であり、かつ、出力電圧に重畳されたノイズが少なくなる程度に増減させて変更するパラメータ決定手段とを備えていることを特徴とするスイッチング電源回路の開発支援システム。
11. 上記パラメータ決定手段は、上記評価結果の入力受け付けおよびパラメータ変更を繰り返して、負荷となるデバイスに電力を供給する電源回路がもっとも高効率であり、かつ、出力電圧に重畳されたノイズが少なくなるパラメータを探索すると共に、
    パラメータに応じたスイッチング電源回路を構成するための半導体集積回路を提供するベンダとして予め定められた送信先へ、上記探索により見出されたパラメータを送信して、上記ベンダへ、当該パラメータに応じた電源回路を構成するための半導体集積回路の提供を依頼する送信手段を備えていることを特徴とする請求項１０記載のスイッチング電源回路の開発支援システム。
12. 上記パラメータ決定手段は、上記繰り返される、評価結果の入力受け付けおよびパラメータ変更の履歴を記憶すると共に、
    上記送信手段は、上記探索により見出されたパラメータと共に、当該履歴を示す履歴情報も送信することを特徴とする請求項１１記載のスイッチング電源回路の開発支援システム。
13. 既に開発された上記半導体集積回路の情報を、当該半導体集積回路によって構成されるスイッチング電源回路のパラメータと関連付けて記憶する記憶手段と、
    上記送信先として、上記送信手段から送信されたパラメータを受信する受信手段と、
    上記記憶手段を検索して、当該受信手段の受信したパラメータと関連付けられた半導体集積回路が存在する場合は、その半導体集積回路の情報を提示する提示手段とを備えていることを特徴とする請求項１１または１２記載のスイッチング電源回路の開発支援システム。
14. 上記記憶手段には、上記既に開発された半導体集積回路と関連付けて、開発過程で発生した問題点も記憶されていると共に、
    上記提示手段は、上記受信したパラメータと関連付けられた半導体集積回路が上記記憶手段に存在しなかった場合は、上記記憶手段に記憶されている半導体集積回路の中から、上記受信したパラメータに近いパラメータに関連付けられた半導体集積回路を、その開発過程で発生した問題点と共に提示することを特徴とする請求項１３記載のスイッチング電源回路の開発支援システム。
15. 請求項１０〜１４のいずれか１項に記載のスイッチング電源回路の開発支援システムの各手段として、コンピュータを機能させるためのプログラム。
16. 請求項１５記載のプログラムが記録された、コンピュータ読み取り可能な記録媒体。
17. 請求項７〜９のいずれか１項に記載のパラメータ決定用スイッチング電源回路システムの制御回路へ、上記パラメータを指示する指示手段と、
    当該パラメータに設定された電源用半導体集積回路を用いて構成される上記パラメータ決定用の電源回路が上記負荷となるデバイスへ電力を供給している状態の評価結果の入力を受け付け、入力された評価結果に応じて上記制御回路へ、次に指示するパラメータを、負荷となるデバイスに電力を供給する電源回路がもっとも高効率であり、かつ、出力電圧に重畳されたノイズが少なくなる程度に増減させて変更するパラメータ決定手段とを備えていることを特徴とするスイッチング電源回路の開発支援システム。

Images