CN102741937B - 移位寄存器、信号线驱动电路、液晶显示装置 - Google Patents

Abstract

一种移位寄存器，其包括多级的包含触发器的单位电路，各单位电路基于触发器的输出取入同步信号，由此生成本级的输出信号，在上述触发器中设置有：第一开关和第二开关（11、12）；以及将被输入的信号锁存而作为触发器的输出的锁存电路（LC），并且第一移位方向信号（UD）经由第一开关（11）输入锁存电路（LC），且第二移位方向信号（UDB）经由第二开关（12）输入锁存电路（LC），在初级和末级以外的各单位电路中，前一级的输出信号被输入第一开关的控制端子，并且后一级的输出信号被输入第二开关的控制端子。由此，能够减少移位寄存器的元件数，实现移位寄存器的小型化和低成本化。

Description

移位寄存器、信号线驱动电路、液晶显示装置

技术领域

本发明涉及能够切换移位方向的移位寄存器。

背景技术

图31是表示能够切换扫描方向的栅极驱动器的现有结构的图。该栅极驱动器具备：INITB（反转初始化信号）线、GCK1B（第一反转栅极时钟）线、GCK2B（第二反转栅极时钟）线、UD（移位方向信号）线、UDB（反转移位方向信号）线和包括第一～第m级（m为2以上的整数）的单位电路的移位寄存器100（现有的移位寄存器）。此外，INITB（反转初始化信号）在有效状态变为“Low”。

在此，例如在第n级（n为2以上的整数）的单位电路Cn中包括：触发器（FlipFlop）fn；2个模拟开关SWn、swn；逆变器IBn；和作为与扫描信号线的连接端子的驱动端子Un。触发器fn具备：输入侧的A～D端子和X、Y端子；以及输出侧的Q端子（输出端子）和QB端子（反转输出端子）。模拟开关SWn、swn分别为包括1个P沟道晶体管和1个N沟道晶体管的CMOS型，具备：P沟道晶体管的栅极端子即P端子；N沟道栅极晶体管的栅极端子即N端子；和2个导通端子。

并且，在单位电路Cn中，触发器fn的Q端子、模拟开关SWn的N端子和模拟开关swn的P端子相连接，触发器fn的QB端子、模拟开关SWn的P端子和模拟开关swn的N端子相连接，模拟开关SWn的一个导通端子、模拟开关swn的一个导通端子和逆变器IBn的输入端子相连接，逆变器IBn的输出端子和驱动端子Un相连接，模拟开关swn的另一个导通端子和INITB线相连接，模拟开关SWn的另一个导通端子和GCK2B线相连接。

触发器fn的A端子与前一级Cn-1的驱动端子Un-1连接，触发器fn的B端子与前一级Cn-1的逆变器IBn-1的输入端子连接，触发器fn的C端子与后一级Cn+1的驱动端子Un+1连接，触发器fn的D端子与后一级Cn-1的逆变器IBn+1的输入端子连接，触发器fn的X端子与UD线连接，触发器fn的Y端子与UDB线连接。

图32表示触发器fn的具体的电路结构。如该图所示，触发器fn具备：4个模拟开关71～74（分别为与上述模拟开关SWn相同的结构）；P沟道晶体管78；N沟道晶体管79；和2个逆变器75、76，B端子经由模拟开关71与晶体管78的栅极端子连接，并且D端子经由模拟开关72与晶体管78的栅极端子连接，A端子经由模拟开关73与晶体管79的栅极端子连接，并且C端子经由模拟开关74与晶体管79的栅极端子连接，模拟开关71的N端子、模拟开关72的P端子、模拟开关73的P端子、模拟开关74的N端子和X端子相连接，模拟开关71的P端子、模拟开关74的P端子和Y端子相连接，晶体管78的源极端子与高电位侧电源VDD连接，晶体管79的源极端子与低电位侧电源VSS连接。另外，晶体管78的漏极端子、晶体管79的漏极端子、逆变器75的输入端子、逆变器76的输出端子和Q端子相连接，逆变器75的输出端子、逆变器76的输入端子和QB端子相连接，通过逆变器75、76形成锁存电路。

图33是表示图31的栅极驱动器的动作的时序图。在图33中UD为“High”（以下简记作“H”），UDB为“Low”（以下简记作“L”），因此模拟开关72、73变为关断、模拟开关71、74变为导通，在t0，当On-1变为“H”且On+1变为“L”时，B端子变为“L”，C端子也变为“L”，锁存电路被更新，Q端子变为“H”，QB端子变为“L”。由此，模拟开关SWn变为导通，模拟开关swn变为关断，在此之后在On，输出GCK2B的反转信号（GCK2）。即，关于On，在t2上升变为“H”，在t3下降变为“L”。

在t4，当On-1变为“L”且On+1变为“H”时，B端子变为“H”，C端子也变为“H”，锁存电路被更新，Q端子变为“L”，QB端子变为“H”。由此，模拟开关SWn变为关断，模拟开关swn变为导通，在此之后，在On，输出INITB的反转信号。即On在t4以后变为“L”。像这样，在图33中按照On-1→On→On＋1的顺序变为有效（状态）“H”，能够实现顺方向扫描。此外，在图34中，由于UD为“L”，UDB为“H”，因此按照On＋1→On→On-1的顺序变为有效（状态）“H”，能够实现逆方向扫描。

现有技术文献

专利文献

专利文献1：WO2006/040904号公报（2006年4月20日公开）

专利文献2：日本特开2001-135093号公报（2001年5月18日公开）

发明内容

发明所要解决的课题

但是，上述现有的移位寄存器的元件数多，妨碍了小型化和低成本化。

本发明的目的在于：减少能够切换移位方向的移位寄存器的元件数，实现移位寄存器的小型化和低成本化。

用于解决课题的方法

本移位寄存器构成为：包括多级的包含触发器的单位电路，通过第一移位方向信号和第二移位方向信号切换移位方向，各单位电路基于触发器的输出取入同步信号，由此生成本级的输出信号，在上述触发器中，设置有：第一开关和第二开关；和将被输入的信号锁存而作为触发器的输出的锁存电路，并且上述第一移位方向信号经由第一开关输入上述锁存电路，且上述第二移位方向信号经由第二开关输入该锁存电路，在初级和末级以外的各单位电路中，前一级的输出信号被输入第一开关的控制端子，并且后一级的输出信号被输入第二开关的控制端子。

在本移位寄存器中，在顺方向移位时，当第一移位方向信号通过前一级的有效化而被输入锁存电路时，此后，直至第二移位方向信号通过后一级的有效化而被输入锁存电路为止，触发器的输出被有效化。另外，在逆方向移位时，当第二移位方向信号通过后一级的有效化而被输入锁存电路时，此后，直至第一移位方向信号通过前一级的有效化而被输入锁存电路为止，触发器的输出被有效化。

像这样，依据该结构，与现有技术相比，能够用少的元件实现能够切换移位方向的移位寄存器。由此，能够实现双方向移位寄存器的小型化、低成本化。

发明效果

依据本发明，能够减少能够切换移位方向的移位寄存器的元件数，实现移位寄存器的小型化、低成本化。

附图说明

图1是表示本实施方式的液晶显示装置的结构的电路框图。

图2是表示实施方式1的栅极驱动器的结构的电路图。

图3是表示实施方式1的栅极驱动器的结构（初级）的电路图。

图4是表示实施方式1的栅极驱动器的结构（末级）的电路图。

图5是表示栅极驱动器内的触发器的结构的电路图。

图6是表示图1所示的栅极驱动器的动作（顺方向移位时）的时序图。

图7是表示图1所示的栅极驱动器的动作（逆方向移位时）的时序图。

图8是表示实施方式1的栅极驱动器的其他结构（初级）的电路图。

图9是表示实施方式1的栅极驱动器的其他结构（末级）的电路图。

图10是表示具备图8、9所示的触发器的栅极驱动器的动作（顺方向移位时）的时序图。

图11是表示实施方式1的栅极驱动器的又一其它结构（初级）的电路图。

图12是表示实施方式1的栅极驱动器的又一其它结构（末级）的电路图。

图13是表示具备图11、12所示的触发器的栅极驱动器的动作（顺方向移位时）的时序图。

图14是表示图5所示的触发器的变形例的图。

图15是表示图5所示的触发器的其它变形例的图。

图16是表示具备图15所示的触发器的栅极驱动器的动作（全导通实施、顺方向移位时）的时序图。

图17是表示实施方式2的栅极驱动器的结构的电路图。

图18是表示实施方式2的栅极驱动器的结构（初级）的电路图。

图19是表示实施方式2的栅极驱动器的结构（末级）的电路图。

图20是表示图17所示的栅极驱动器内的触发器的结构的电路图。

图21是表示实施方式2的栅极驱动器的其它结构（初级）的电路图。

图22是表示实施方式2的栅极驱动器的其它结构（末级）的电路图。

图23是表示实施方式2的栅极驱动器的又一其它结构（初级）的电路图。

图24是表示实施方式2的栅极驱动器的又一其它结构（末级）的电路图。

图25是表示图20所示的触发器的变形例的图。

图26是表示图20所示的触发器的又一变形例的图。

图27是表示具备图26所示的触发器的栅极驱动器的动作（顺方向移位时）的时序图。

图28是表示图20所示的触发器的又一变形例的图。

图29是表示具备图27所示的触发器的栅极驱动器的动作（顺方向移位时）的时序图。

图30是表示逆变器的实现例的图。

图31是表示现有的栅极驱动器的结构的电路图。

图32是表示图31所示的栅极驱动器内的触发器的结构的电路图。

图33是表示图31所示的栅极驱动器的动作（顺方向移位时）的时序图。

图34是表示图31所示的栅极驱动器的动作（逆方向移位时）的时序图。

具体实施方式

在下文中使用图1～图30说明本发明的实施方式。

（实施方式1）

图1是表示本液晶显示装置1的结构的框图。如该图所示，本液晶显示装置1具备源极驱动器11、栅极驱动器12、液晶面板13和显示控制电路14。在液晶面板13设置有扫描信号线（Gn-1、Gn、Gm）、数据信号线（Si、Sk）和保持电容配线（Csn-1、Csn、Csm），栅极驱动器12能够切换扫描方向，驱动各扫描信号线。源极驱动器11驱动各数据信号线。另外，显示控制电路14控制源极驱动器11和栅极驱动器12。

图2是表示图1的栅极驱动器12（本栅极驱动器）的结构电路图。如图2所示，本栅极驱动器具备INITB（反转初始化信号）线、GCK1B（第一反转栅极时钟、同步信号）线、GCK2B（第二反转栅极时钟、同步信号）线、UD（移位方向信号）、UDB（反转移位方向信号）线和包括第一级（初级单位电路C1）～第m级（末级单位电路Cm）的移位寄存器10。

此外，GCK1B（第一反转栅极时钟）和GCK2B（第二反转栅极时钟）是相互在有效期间（Low期间）不重叠的2个时钟信号。另外，INITB（反转初始化信号）是在初始化时变为“Low（有效状态）”，除此以外为“High”的信号。另外，UD（移位方向信号）是在顺方向移位时为“High”且在逆方向移位时为“Low”的信号，UDB（反转移位方向信号）是在逆方向移位时为“High”且在顺方向移位时为“Low”的信号。

第n级（n为1～m的整数）的单位电路Cn包括：触发器Fn；2个模拟开关SWn、swn；逆变器IBn；和驱动端子Un（与液晶面板的扫描信号线Gn的连接节点）。

触发器Fn具备：输入侧的A～D端子和X、Y端子；以及变为输出侧的Q端子（输出端子）和QB端子（反转输出端子）。模拟开关SWn、swn分别是P沟道晶体管的一个导通端子与N沟道晶体管的个导通端子连接、并且P沟道晶体管的另一个导通端子与N沟道晶体管的另一个导通端子连接的模拟开关，具备：作为P沟道晶体管的栅极端子的P端子；作为N沟道晶体管的栅极端子的N端子；和变为电流通路的2个导通端子。

在单位电路Cn中，当n为2～m-1的整数时，触发器Fn的Q端子、模拟开关SWn的N端子和模拟开关swn的P端子连接，触发器Fn的QB端子、模拟开关SWn的P端子和模拟开关swn的N端子连接，模拟开关SWn的另一个导通端子、模拟开关swn的另一个导通端子和逆变器IBn的输入端子连接，逆变器IBn的输出端子与驱动端子Un连接，模拟开关swn的另一个导通端子与INITB线连接，模拟开关SWn的另一个导通端子与GCK2B线连接（n为偶数的情况）。另外，触发器Fn的A端子与前一级Cn-1的驱动端子Un-1连接，触发器Fn的B端子与前一级Cn-1的逆变器IBn-1的输入端子连接，触发器Fn的C端子与后端Cn+1的驱动端子Un+1连接，触发器Fn的D端子与后端Cn-1的逆变器IBn+1的输入端子连接，触发器Fn的X端子与UD线连接，触发器Fn的Y端子与UDB线连接。

另外，在初级的单位电路C1（n=1）中，如图3所示，触发器F1的A端子与GSP（栅极开始脉冲）线连接，触发器F1的B端子与GSPB（反转栅极开始脉冲）线连接，其它的连接关系与C2～Cm-1相同。在末级的单位电路Cm（n=m）中，如图4所示，触发器Fm的C端子与GSP（栅极开始脉冲）线连接，触发器Fm的D端子与GSPB（反转栅极开始脉冲）线连接，其它的连接关系与单位电路C2～Cm-1相同。

图5表示触发器Fn（n为1～m的整数）的具体的电路结构。如该图所示，触发器Fn具备模拟开关11、12（分别为与模拟开关SWn相同的结构）；和逆变器21、22，B端子与模拟开关11的P端子连接，A端子与模拟开关11的N端子连接，D端子与模拟开关12的P端子连接，C端子与模拟开关12的N端子连接，X端子经由模拟开关11与逆变器21的输入端子连接，Y端子经由逆变器12与逆变器21的输入端子连接。逆变器21的输出端子与逆变器22的输入端子连接，逆变器22的输出端子与逆变器21的输入端子连接。即，锁存电路LC为逆变器21的输出经由逆变器22反馈到逆变器21的输入的结构。

像这样，本移位寄存器10的单位电路Cn构成如下结构，即：当触发器Fn的输出（Q、QB端子的信号）非有效时，取入INITB（反转初始化信号），另一方面，当有效时，在奇数级取入GCK1B，在偶数级取入GCK2B，生成本级的输出信号On，并将其从驱动端子Un供给到液晶面板的扫描信号线Gn，UD（移位方向信号）经由模拟开关11被输入锁存电路LC，UDB（反转移位方向信号）经由模拟开关12被输入锁存电路LC，在初级和末级以外的触发器（F2～Fm-1）中，前一级Cn-1的输出信号On-1被输入模拟开关11的N端子，并且后一级Cn+1的输出信号On+1被输入模拟开关12的N端子。

图6是表示本栅极驱动器的顺方向移位时（初级→末级）的动作的时序图。此外，各信号的High的状态简记作“H”，Low的状态简记作“L”。在顺方向移位时，UD变为“H”，UDB变为“L”。

在t0，由于当前一级的输出信号On-1变为“H”时，后一级的输出信号On+1为“L”，因此触发器Fn的A端子变为“H”，B端子变为“L”，C端子变为“L”，D端子变为“H”，触发器Fn的模拟开关11变为导通，模拟开关12变为关断。由此，从X端子向锁存电路LC输入UD的“H”，锁存电路被更新，Q端子变为“H”，QB端子变为“L”（=模拟开关SWn为导通，模拟开关swn为关断），在t0以后（输出信号On-1下降模拟开关11关断之后），直至接下来锁存电路LC被更新为止，维持该状态。即，在本级的驱动端子Un输出GCK2B的反转信号（GCK2），本级的输出信号On，在t2上升而变为“H”，在t3下降而变为“L”。

在t4，后一级的输出信号On+1变为“H”时，前一级的输出信号On-1变为“L”，因此触发器Fn的A端子变为“L”，B端子变为“H”，C端子变为“H”，D端子变为“L”，触发器Fn的模拟开关11变为关断，模拟开关12变为导通。由此，从Y端子向锁存电路LC输入UDB的“L”，锁存电路被更新，Q端子变为“L”，QB端子变为“H”（=模拟开关SWn为关断，模拟开关swn为导通），在t4以后（输出信号On+1下降，模拟开关12关断之后），直至接下来锁存电路LC被更新为止，维持该状态。即，在本级的驱动端子Un输出INITB“H”的反转信号，本级的输出信号On在t4以后变为“L”。此外，GSP、GSPB在移位期间的开始前变为有效，由此，初级C1（移位开始级）的锁存电路LC被更新，F1的Q端子变为“H”，QB端子变为“L”（=模拟开关SW1为导通，模拟开关sw1为关断）。另外，GSP、GSPB在移位期间结束后也变为有效，由此，末级Cm（移位结束级）的锁存电路LC被更新，Fm的Q端子变为“L”，QB端子变为“H”（=模拟开关SWm为关断，模拟开关swm为导通）。

像这样，在图6按照前一级的输出信号On-1→本级的输出信号On→后一级的输出信号On+1的顺序变为有效“H”，能够实现顺方向移位。

图7是表示本栅极驱动器的逆方向移位时（末级→初级）的动作的时序图。当逆方向移位时，UD变为“L”，UDB变为“H”。

在t0，后一级的输出信号On+1变为“H”时，前一级的输出信号On-1变为“L”，因此触发器Fn的A端子变为“L”，B端子变为“H”，C端子变为“H”，D端子变为“L”，触发器Fn的模拟开关11变为关断，模拟开关12变为导通。由此，从Y端子向锁存电路LC输入UDB的“H”，锁存电路被更新，Q端子变为“H”，QB端子变为“L”（=模拟开关SWn为导通，模拟开关swn为关断），在t0以后（输出信号On+1下降，模拟开关12关断以后）直至接下来锁存电路LC被更新为止，维持该状态。即，在本级的驱动端子Un输出GCK2B的反转信号（GCK2），本级的输出信号On，在t2上升而变为“H”，在t3下降而变为“L”。

在t4，前一级的输出信号On-1变为“H”时，后一级的输出信号On+1变为“L”，因此触发器Fn的A端子变为“H”，B端子变为“L”，C端子变为“L”，D端子变为“H”，触发器Fn的模拟开关11变为导通，模拟开关12变为关断。由此，从X端子向锁存电路LC输入UD的“L”，锁存电路被更新，Q端子变为“L”，QB端子变为“H”（=模拟开关SWn为关断，模拟开关swn为导通），在t4以后（输出信号On-1下降，模拟开关11关断以后）直至接下来锁存电路LC被更新为止，维持该状态。即，在本级的驱动端子Un输出INITB“H”的反转信号，本级的输出信号On在t4以后变为“L”。此外，GSP、GSPB在移位期间的开始前变为有效，由此，末级Cm（移位开始级）的锁存电路LC被更新，Fm的Q端子变为“H”，QB端子变为“L”（=模拟开关SWm变为导通，模拟开关swm变为关断）。另外，GSP、GSPB在移位期间结束后也变为有效，由此，初级C1（移位结束级）的锁存电路LC被更新，F1的Q端子变为“L”，QB端子变为“H”（=模拟开关SW1为关断，模拟开关sw1为导通）。

像这样，在图7按照后一级的输出信号On+1→本级的输出信号On→后一级的输出信号On-1的顺序变为有效“H”，能够实现逆方向移位。

依据本移位寄存器10，与现有技术（参照图31、32）相比，能够消减触发器内的元件数，因此能够实现小型化、低成本的双向移位寄存器。

也能够将图3中表示的初级的单位电路C1形成如图8所示的结构，将图4中表示的末级的单位电路Cm形成如图9所示的结构。即形成如下结构：在单位电路C1中追加逆变器iB1和与非电路（nandcircuit）A1，与非电路A1的一个输入端子与本级C1的逆变器IB1的输入端子连接，与非电路A1的另一个输入端子与GSPB（反转栅极开始脉冲）连接，与非电路A1的输出端子与触发器F1的A端子连接，触发器F1的A端子和B端子经由逆变器iB1相连接。另外，在单位电路Cm中构成为如下结构：在单位电路Cm中追加逆变器iBm和与非电路（nandcircuit）Am，与非电路Am的一个输入端子与本级Cm的逆变器IBm的输入端子连接，与非电路Am的另一个输入端子与GSPB（反转栅极开始脉冲）连接，与非电路Am的输出端子与触发器Fm的C端子连接，触发器Fm的C端子和D端子经由逆变器iBm相连接。

在图8、图9的结构中，如图10所示，在顺方向移位开始前GSPB变为有效（“L”）时，初级C1的与非电路A1的输出从“L”变为“H”。即，触发器F1的A端子变为“H”，B端子变为“L”，C端子变为“L”，D端子变为“H”，触发器F1的模拟开关11变为导通，模拟开关12变为关断。由此，从X端子向锁存电路LC输入UD的“H”，锁存电路被更新，Q端子变为“H”，QB端子变为“L”（模拟开关SW1为导通，模拟开关sw1为关断），此后（GSPB返回“H”，模拟开关11变为关断后）直至接下来锁存电路LC被更新为止，维持该状态。即，输出信号O1，在tp上升而变为“H”，在tq下降而变为“L”。

另外，在tx，作为末级Cm的前一级的Cm-1的输出信号Om-1变为“H”时，触发器Fm的锁存电路被更新，Q端子变为“H”，QB端子变为“L”（=模拟开关SWm为导通，模拟开关swm为关断），因此此后（输出信号Om-1变为“L”后）维持该状态，在末级Cm的驱动端子Um输出GCK2B的反转信号（GCK2）。在此，由于GCK2B为“H”的期间与非电路Am的输出为“L”（因为2个输出均为“H”），因此锁存电路不更新。然后，在ty，GCK2B从“H”变为“L”时，末级Cm的输出信号Om暂时变为“H”，与此相伴与非电路Am的输出变为“H”时，触发器Fm的模拟开关11变为关断，模拟开关12变为关断。由此，从Y端子向锁存电路LC输入UDB的“L”，锁存电路被更新，Q端子变为“L”，QB端子变为“H”（=模拟开关SWm为关断，模拟开关swm为导通），因此在从ty至经过规定时间后的tz，末级Cm的输出信号Om被复位为“L”。在逆方向移位的情况下也是同样。

在图8、图9的结构中，如图10所示，由于在移位结束级（顺方向移位时在末级、逆方向移位时在初级）发生自复位，因此仅在移位期间开始前使GSP（移位开始信号）、GSPB（反转移位开始信号）为有效即可。

也可以将图8所示的初级的单位电路C1变形为图11所示的结构，将图9所示的末级的单位电路Cm变形为图12所示的结构。即，与图8的结构相比较，在图11中追加逆变器ib1和与非电路a1，触发器F1的Q、QB端子的连接位置被改变。具体而言，形成如下结构：与非电路a1的一个输入端子与本级C1的逆变器IB1的输入端子连接，与非电路a1的另一个输入端子与触发器F1的QB端子连接，与非电路a1的输出端子与逆变器ib1的输入端子、模拟开关SW1的P端子以及模拟开关sw1的N端子连接，逆变器ib1的输出端子与模拟开关SW1的N端子以及模拟开关sw1的P端子连接。此外，触发器F1的Q端子被关闭。同样地，与图9的结构相比较，在图12中追加逆变器ibm和与非电路am，触发器Fm的Q、QB端子的连接位置被改变。具体而言，形成为如下结构：与非电路am的一个输入端子与本级Cm的逆变器IBm的输入端子连接，与非电路am的另一个输入端子与触发器F1的QB端子连接，与非电路am的输出端子与逆变器ibm的输入端子、模拟开关SWm的P端子以及模拟开关swm的N端子连接，逆变器ibm的输出端子与模拟开关SWm的N端子以及模拟开关swm的P端子连接。此外，触发器Fm的Q端子被关闭。

如图13所示，在图11、图12的结构中，顺方向移位开始前GSPB变为有效（“L”）时，初级C1的与非电路A1的输出从“L”变为“H”。即，触发器F1的A端子变为“H”，B端子变为“L”，C端子变为“L”，D端子变为“H”，触发器F1的模拟开关11变为导通，模拟开关12变为关断。由此，锁存电路被更新，Q端子变为“H”，QB端子变为“L”（与非电路a1的输出为“H”，逆变器ib1的输出为“L”，模拟开关SW1为导通，模拟开关sw1为关断），因此，此后（GSPB返回“H”，模拟开关11变为关断后）直至锁存电路LC被更新为止，维持该状态。即，输出信号O1，在tp上升而变为“H”，在tq返回而变为“L”。

另外，在tx，作为末级Cm的前一级的Cm-1的输出信号Om-1变为“H”时，触发器Fm的锁存电路被更新，Q端子变为“H”，QB端子变为“L”（与非电路am的输出为“H”，逆变器ibm的输出为“L”，模拟开关SWm为导通，模拟开关swm为关断），因此，此后（输出信号Om-1变为“L”后）维持该状态，在末级Cm的驱动端子Um输出GCK2B的反转信号（GCK2）。在此，由于GCK2B为“H”的期间与非电路Am的输出为“L”（由于2个输入均为“H”），因此锁存电路不更新。然后，在ty，GCK2B从“H”变为“L”时，末级Cm的输出信号Om变为“H”，与非电路Am的输出变为“H”，触发器F1的模拟开关12变为导通，因此，锁存电路被更新，Q端子变为“L”，QB端子变为“H”（与非电路am的输出为“H”，逆变器ibm的输出为“L”，模拟开关SWm为导通，模拟开关swm为关断）。然后，在tz，GCK2B从“L”变为“H”时，与非电路am的输出变为“L”，因此模拟开关SWm变为关断，模拟开关swm变为导通。由此，末级Cm的输出信号Om被复位为“L”。在逆方向移位的情况下也是同样。

如图13所示，在图11、图12的结构中，在移位结束级（顺方向移位时为末级，逆方向移位时为初级）发生自复位，并且能够使移位结束级的输出信号的脉冲宽度与其他级相一致。

在本实施方式中，也能够将图5的触发器Fn的锁存电路LC按照如图14所示的方式变形。即，将图5所示的锁存电路LC的逆变器22的输出端子与逆变器21的输入端子并不直接连接，而是经由模拟开关13、14连接，模拟开关13的P端子与A端子连接，模拟开关13的N端子与B端子连接，模拟开关14的P端子与C端子连接，模拟开关14的N端子与D端子连接。如此，则能够当模拟开关11或者12为导通，对锁存电路LC进行UD或者UDB的输入时，模拟开关13或者14变为关断不施加反馈，当模拟开关11和12均为关断，对锁存电路LC不进行UD和UDB的输入时，模拟开关13和14变为导通被施加反馈。

另外，也可以将图5所示的触发器Fn按照图15所示进行变形。即，将图5所示的锁存电路LC的逆变器21的输出端子与和逆变器22的输入端子不直接连接，而经由模拟开关13连接，将图5所示的锁存电路LC的逆变器22的输出端子与逆变器21的输入端子不直接连接，而经由模拟开关14连接，将图5所示的触发器Fn的Y端子经由模拟开关12（不是逆变器21的输入端子）与逆变器22的输入端子连接，将模拟开关13的P端子与A端子连接，将模拟开关13的N端子与B端子连接，将模拟开关14的P端子与C端子连接，将模拟开关14的N端子与D端子连接。如此，能够当模拟开关11或者12为导通，对锁存电路LC进行UD或者UDB的输入时，模拟开关13或者14变为关断不施加反馈，当模拟开关11和12均为关断，对锁存电路LC不进行UD和UDB的输入时，模拟开关13和14变为导通施加反馈，当模拟开关11和12均为导通时，模拟开关13和14均为关断，锁存电路LC的逆变器21被输入（来自X端子的）UD，并且逆变器22被输入（来自Y端子的）UDB，而且不施加反馈。此外，在具备图15的触发器Fn的栅极驱动器中，在移位期间中使UD和UDB为同信号（顺方向移位时均为“H”，逆方向移位时均为“L”）。

在各级具备图15的触发器Fn的移位寄存器，即使当模拟开关11和12均导通，即，前一级的输出信号On-1和后一级的输出信号On+1同时为有效“H”，由于本级的触发器Fn内的X、Y端子间的短路问题不发生，因此优选适用于需要在移位开始前，使全级的输出信号为有效“H”，同时选择全部扫描信号线（所谓全导通）的情况。

图16是表示具备图15的触发器Fn的栅极驱动器的顺方向移位时（初级→末级）动作的时序图。

首先，在移位开始开始前的ta，使INITB信号为有效“L”并且使UD为“L”（UDB保持“H”），之后在tb，使INITB信号为非有效“H”（UD保持“L”，UDB保持“H”），再然后在tc（移位开始开始前），使UD为“H”（UDB保持“H”）（顺方向移位的情况）。如此，准确地进行全导通动作，并且对全级的触发器的锁存电路LC输入UD“L”，由此，能够使各触发器的Q端子为“L”，进行移位寄存器的初始化。

另外，在t0，前一级的输出信号On-1变为“H”时，后一级的输出信号On+1为“L”，因此触发器Fn的A端子变为“H”，B端子变为“L”，C端子变为“L”，D端子变为“H”，触发器Fn的模拟开关11变为导通，模拟开关12变为关断。由此，从X端子向逆变器21（参照图15）输入UD的“H”，锁存电路被更新，Q端子变为“H”，QB端子变为“L”（=模拟开关SWn为导通，模拟开关swn为关断），在t0以后（输出信号On-1下降，模拟开关11变为关断之后）直至接下来锁存电路LC被更新为止维持该状态。即，在本级的驱动端子Un输入GCK2B的反转信号（GCK2），本级的输出信号On，在t2上升而变为“H”，在t3下降而变为“L”。

在t4，由于当后一级的输出信号On+1变为“H”时，前一级的输出信号On-1为“L”，因此触发器Fn的A端子变为“L”，B端子变为“H”，C端子变为“H”，D端子变为“L”，触发器Fn的模拟开关11变为关断，模拟开关12变为导通。由此，从Y端子向逆变器22（参照图15）输入UDB的“H”，锁存电路被更新，Q端子变为“L”，QB端子变为“H”（=模拟开关SWn为关断，模拟开关swn为导通），在t4以后（输出信号On+1下降，模拟开关12变为关断之后）直至接下来锁存电路LC被更新为止维持该状态。即，在本级的驱动端子Un输出INITB“H”的反转信号，本级的输出信号On在t4以后变为“L”。

（实施方式2）

图17是表示图1的栅极驱动器12（本栅极驱动器）的其他结构的电路图。如图17所示，本栅极驱动器具备：INITB（反转初始化信号）线；GCK1B（第一反转栅极时钟）线；GCK2B（第二反转栅极时钟）线；UD（移位方向信号）线；UDB（反转移位方向信号）线；包括第一级（初级单位电路C1）～第m级（末级单位电路Cm）的移位寄存器10a（本移位寄存器）。

此外，GCK1B（第一反转栅极时钟）和GCK2B（第二反转栅极时钟）是相互在有效期间（Low期间）不重叠的2个时钟信号。另外，INITB（反转初始化信号）是在初始化时变为“Low（有效状态）”，除此以外变为“High”的信号。另外，UD（移位方向信号）是在顺方向移位时变为“High”，在逆方向移位时变为“Low”的信号，UDB（反转移位方向信号）是在逆方向移位时变为“High”，在顺方向移位时变为“Low”的信号。

第n级（n为1～m的整数）的单位电路Cn包括：触发器Fn；2个模拟开关SWn、swn；逆变器IBn和驱动端子Un（与液晶面板的扫描信号线Gn的连接节点）。

触发器Fn具备：输入侧的A、C端子和X、Y端子；以及成为输出侧的Q端子（输出端子）和QB端子（反转输出端子）。

在单位电路Cn中，当n为2～m-1的整数时，触发器Fn的Q端子、模拟开关SWn的N端子和模拟开关swn的P端子连接，触发器Fn的QB端子、模拟开关SWn的P端子和模拟开关swn的N端子连接，模拟开关SWn的另一个导通端子、模拟开关swn的另一个导通端子和逆变器IBn的输入端子连接，逆变器IBn的输出端子与驱动端子Un连接，模拟开关swn的另一个导通端子与INITB线连接，模拟开关SWn的另一个导通端子与GCK2B线连接（n为偶数的情况）。另外，触发器Fn的A端子与前一级Cn-1的驱动端子Un-1连接，触发器Fn的C端子与后端Cn+1的驱动端子Un+1连接，触发器Fn的X端子与UD线连接，触发器Fn的Y端子与UDB线连接。

另外，在初级的单位电路C1（n=1）中，如图18所示，触发器F1的A端子与GSP（栅极开始脉冲）线连接，其它的连接关系与C2～Cm-1相同。在末级的单位电路Cm（n=m）中，如图19所示，触发器Fm的C端子与GSP（栅极开始脉冲）线连接，其它的连接关系与单位电路C2～Cm-1相同。

图20表示触发器Fn（n为1～m的整数）的具体的电路结构。如该图所示，触发器Fn具备模拟开关11～14、和逆变器21、22、31、32，A端子与模拟开关11的N端子和模拟开关13的P端子连接，并且经由逆变器31与模拟开关11的P端子和模拟开关13的N端子连接，C端子与模拟开关12的N端子和模拟开关14的P端子连接，并且经由逆变器32与模拟开关12的P端子和模拟开关14的N端子连接，X端子经由模拟开关11与逆变器21的输入端子连接，Y端子经由逆变器12与逆变器21的输入端子连接。逆变器21的输出端子与逆变器22的输入端子连接，逆变器22的输出端子经由模拟开关13和模拟开关14与逆变器21的输入端子连接。即，锁存电路LC构成为：当模拟开关13、14为导通时，逆变器21的输出经由逆变器22反馈到逆变器21的输入。

像这样，本移位寄存器10a的单位电路Cn构成如下结构，即：当触发器Fn的输出（Q、QB端子的信号）非有效时取入INITB（反转初始化信号），另一方面当有效时，在奇数级取入GCK1B，在偶数级取入GCK2B，生成本级的输出信号On，将其从驱动端子Un供给到液晶面板的扫描信号线Gn，UD（移位方向信号）经由模拟开关11被输入锁存电路LC，UDB（反转移位方向信号）经由模拟开关12被输入锁存电路LC，在初级和末级以外的触发器（F2～Fm-1）中，前一级Cn-1的输出信号On-1被输入模拟开关11的N端子，并且后一级Cn+1的输出信号On+1被输入模拟开关12的N端子。

图17的栅极驱动器的顺方向移位时（初级→末级）的动作如图6所示。

在t0，由于当前一级的输出信号On-1变为“H”时，后一级的输出信号On+1为“L”，因此触发器Fn的A端子变为“H”，C端子变为“L”，触发器Fn的模拟开关11变为导通，模拟开关12变为关断。由此，从X端子向锁存电路LC输入UD的“H”，锁存电路被更新，Q端子变为“H”，QB端子变为“L”（=模拟开关SWn为导通，模拟开关swn为关断），在t0以后（输出信号On-1下降，模拟开关11关断之后），直至接下来锁存电路LC被更新为止维持该状态。即，在本级的驱动端子Un输出GCK2B的反转信号（GCK2），本级的输出信号On，在t2上升而变为“H”，在t3下降而变为“L”。

在t4，后一级的输出信号On+1变为“H”时，前一级的输出信号On-1为“L”，因此触发器Fn的A端子为“L”，C端子为“H”，触发器Fn的模拟开关11变为关断，模拟开关12变为导通。由此，从Y端子向锁存电路LC输入UDB的“L”，锁存电路被更新，Q端子变为“L”，QB端子变为“H”（=模拟开关SWn为关断，模拟开关swn为导通），在t4以后（输出信号On+1下降，模拟开关12关断之后），直至接下来锁存电路LC被更新为止，维持该状态。即，在本级的驱动端子Un输出INITB“H”的反转信号，本级的输出信号On在t4以后变为“L”。

此外，GSP、GSPB在移位期间的开始前变为有效，由此，初级C1（移位开始级）的锁存电路LC被更新，F1的Q端子变为“H”，QB端子变为“L”（=模拟开关SW1变为导通，模拟开关sw1变为关断）。另外，GSP、GSPB在移位期间结束后也变为有效，由此，末级Cm（移位结束级）的锁存电路LC被更新，Fm的Q端子变为“L”，QB端子变为“H”（=模拟开关SWm为关断，模拟开关swm为导通）。

图17的栅极驱动器的逆方向移位时（末级→初级）的动作如图7所示。

在t0，后一级的输出信号On+1变为“H”时，前一级的输出信号On-1为“L”，因此触发器Fn的A端子变为“L”，C端子变为“H”，触发器Fn的模拟开关11变为关断，模拟开关12变为导通。由此，从Y端子向锁存电路LC输入UDB的“H”，锁存电路被更新，Q端子变为“H”，QB端子变为“L”（=模拟开关SWn为导通，模拟开关swn为关断），在t0以后（输出信号On+1下降，模拟开关12关断以后）直至接下来锁存电路LC被更新为止，维持该状态。即，在本级的驱动端子Un输出GCK2B的反转信号（GCK2），本级的输出信号On在t2上升变为“H”，在t3下降变为“L”。

在t4，前一级的输出信号On-1变为“H”时，后一级的输出信号On+1为“L”，因此触发器Fn的A端子为“H”，C端子为“L”，触发器Fn的模拟开关11变为导通，模拟开关12变为关断。由此，从X端子向锁存电路LC输入UD的“L”，锁存电路被更新，Q端子变为“L”，QB端子变为“H”（=模拟开关SWn为关断，模拟开关swn为导通），在t4以后（输出信号On-1下降，模拟开关11关断以后）直至接下来锁存电路LC被更新为止维持该状态。即，在本级的驱动端子Un输出INITB“H”的反转信号，本级的输出信号On在t4以后变为“L”。此外，GSP、GSPB在移位期间的开始前变为有效，由此，末级Cm（移位开始级）的锁存电路LC被更新，Fm的Q端子变为“H”，QB端子变为“L”（=模拟开关SWm变为导通，模拟开关swm变为关断）。另外，GSP、GSPB在移位期间结束后也变为有效，由此，初级C1（移位结束级）的锁存电路LC被更新，F1的Q端子变为“L”，QB端子变为“H”（=模拟开关SW1为关断，模拟开关sw1为导通）。

图17的栅极驱动器与图2的栅极驱动器相比较，能够消减各信号线（INITB线、GCK1B线、GCK2B线、UD线、UDB线）与移位寄存器的连接配线。另外，在各级的触发器中，模拟开关11或12为导通，向锁存电路LC进行UD或者UDB的输入时，模拟开关13或14变为关断，不施加反馈，当模拟开关11和12均为关断，不对锁存电路LC进行UD和UDB的输入时，模拟开关13和14为导通，施加反馈。

也能够将图18中表示的初级的单位电路C1形成如图21所示的结构，将图19中表示的末级的单位电路Cm形成如图22所示的结构。即形成如下结构：在单位电路C1中追加逆变器iB1和与非电路A1，与非电路A1的一个输入端子与本级C1的逆变器IB1的输入端子连接，与非电路A1的另一个输入端子与GSPB（反转栅极开始脉冲）连接，与非电路A1的输出端子与触发器F1的A端子连接，另外，在单位电路Cm中构成为如下结构：在单位电路Cm中追加逆变器iB1和与非电路Am，与非电路Am的一个输入端子与本级Cm的逆变器IBm的输入端子连接，与非电路Am的另一个输入端子与GSPB（反转栅极开始脉冲）连接，与非电路Am的输出端子与触发器Fm的C端子连接。

在图21、图22的结构中，如图10所示，在顺方向移位开始前GSPB变为有效（“L”）时，初级C1的与非电路A1的输出从“L”变为“H”。即，触发器F1的A端子变为“H”，C端子变为“L”，触发器F1的模拟开关11变为导通，模拟开关12变为关断。由此，从X端子向锁存电路LC输入UD的“H”，锁存电路被更新，Q端子变为“H”，QB端子变为“L”（模拟开关SW1变为导通，模拟开关sw1变为关断），此后（GSPB返回“H”，模拟开关11变为关断后）直至接下来锁存电路LC被更新为止维持该状态。即，输出信号O1在tp上升而变为“H”，在tq下降而变为“L”。

另外，在tx，作为末级Cm的前一级的Cm-1的输出信号Om-1变为“H”时，触发器Fm的锁存电路被更新，Q端子变为“H”，QB端子变为“L”（=模拟开关SWm为导通，模拟开关swm为关断），因此，此后（输出信号Om-1变为“L”后）维持该状态，在末级Cm的驱动端子Um输出GCK2B的反转信号（GCK2）。在此，由于在GCK2B为“H”的期间，与非电路Am的输出为“L”（因为2个输出均为“H”），因此锁存电路不更新。然后，在ty，GCK2B从“H”变为“L”时，末级Cm的输出信号Om暂时变为“H”，与此相伴，当与非电路Am的输出变为“H”时，触发器Fm的模拟开关11变为关断，模拟开关12变为关断。由此，从Y端子向锁存电路LC输入UDB的“L”，锁存电路被更新，Q端子变为“L”，QB端子变为“H”（=模拟开关SWm变为关断，模拟开关swm变为导通），因此在从ty至经过规定时间后的tz，末级Cm的输出信号Om被复位为“L”。在逆方向移位的情况下也是同样。

在图21、图22的结构中，如图10所示，由于在移位结束级（顺方向移位时在末级、逆方向移位时在初级）发生自复位，因此仅在移位期间开始前使GSP（移位开始信号）、GSPB（反转移位开始信号）为有效即可。

也可以将图21所示的初级的单位电路C1变形为图23所示的结构，将图22所示的末级的单位电路Cm变形为图24所示的结构。即，与图21的结构相比较，在图23中追加逆变器ib1和与非电路a1，触发器F1的Q、QB端子的连接位置被改变。具体而言，形成如下结构：与非电路a1的一个输入端子与本级C1的逆变器IB1的输入端子连接，与非电路a1的另一个输入端子与触发器F1的QB端子连接，与非电路a1的输出端子与逆变器ib1的输入端子、模拟开关SW1的P端子以及模拟开关sw1的N端子连接，逆变器ib1的输出端子与模拟开关SW1的N端子以及模拟开关sw1的P端子连接。此外，触发器F1的Q端子被关闭。同样地，与图22的结构相比较，在图24中追加逆变器ibm和与非电路am，触发器Fm的Q、QB端子的连接位置被改变。具体而言，形成为如下结构：与非电路am的一个输入端子与本级Cm的逆变器IBm的输入端子连接，与非电路am的另一个输入端子与触发器F1的QB端子连接，与非电路am的输出端子与逆变器ibm的输入端子、模拟开关SWm的P端子以及模拟开关swm的N端子连接，逆变器ibm的输出端子与模拟开关SWm的N端子以及模拟开关swm的P端子连接。此外，触发器Fm的Q端子被关闭。

如图13所示，在图23、图24的结构中，顺方向移位开始前GSPB变为有效（“L”）时，初级C1的与非电路A1的输出从“L”变为“H”。即，触发器F1的A端子变为“H”，C端子变为“L”，触发器F1的模拟开关11变为导通，模拟开关12变为关断。由此，锁存电路被更新，Q端子变为“H”，QB端子变为“L”（与非电路a1的输出为“H”，逆变器ib1的输出为“L”，模拟开关SW1为导通，模拟开关sw1为关断），因此，此后（GSPB返回“H”，模拟开关11为关断后）直至锁存电路LC被更新为止维持该状态。即，输出信号O1在tp上升而变为“H”，在tq返回而变为“L”。

另外，在tx，作为末级Cm的前一级的Cm-1的输出信号Om-1变为“H”时，触发器Fm的锁存电路被更新，Q端子变为“H”，QB端子变为“L”（与非电路am的输出为“H”，逆变器ibm的输出为“L”，模拟开关SWm为导通，模拟开关swm为关断），因此，此后（输出信号Om-1变为“L”后）维持该状态，在末级Cm的驱动端子Um输出GCK2B的反转信号（GCK2）。在此，由于GCK2B为“H”的期间与非电路Am的输出为“L”（由于2个输入均为“H”），因此锁存电路不更新。然后，在ty，GCK2B从“H”变为“L”时，末级Cm的输出信号Om变为“H”，与非电路Am的输出变为“H”，触发器F1的模拟开关12变为导通，因此，锁存电路被更新，Q端子变为“L”，QB端子变为“H”（与非电路am的输出为“H”，逆变器ibm的输出为“L”，模拟开关SWm变为导通，模拟开关swm变为关断）。然后，在tz，GCK2B从“L”变为“H”时，与非电路am的输出变为“L”，因此模拟开关SWm变为关断，模拟开关swm变为导通。由此，末级Cm的输出信号Om被复位为“L”。在逆方向移位的情况下也是同样。

如图13所示，在图23、图24的结构中，在移位结束级（顺方向移位时为末级，逆方向移位时为初级）发生自复位，并且能够使移位结束级的输出信号的脉冲宽度与其他级相一致。

关于本移位寄存器，也能够将各级的触发器形成如图25所示的结构。图25的触发器Fn具备模拟开关11～14和逆变器21、22、31、32，A端子与模拟开关11的N端子和模拟开关13的P端子连接，并且经由逆变器31与模拟开关11的P端子和模拟开关13的N端子连接，C端子与模拟开关12的N端子和模拟开关14的P端子连接，并且经由逆变器32与模拟开关12的P端子和模拟开关14的N端子连接，X端子经由模拟开关11与逆变器21的输入端子连接，Y端子经由模拟开关12与逆变器22的输入端子连接。逆变器21的输出端子经由模拟开关14与逆变器22的输入端子连接，逆变器22的输出端子经由模拟开关13与逆变器21的输入端子连接。即，锁存电路LC构成为，当模拟开关13、14为导通时，逆变器21的输出经由逆变器22反馈到逆变器21的输入。如此，能够当模拟开关11或12为导通，锁存电路LC被进行UD或者UDB的输入时，模拟开关13或14变为关断不施加反馈，当模拟开关11或12均为关断，锁存电路LC不被进行UD和UDB的输入时，模拟开关13或者14变为导通，施加反馈，当模拟开关11和12均为导通时，模拟开关13和14均变为关断，锁存电路LC的逆变器21被输入（来自X端子的）UD，并且，在逆变器22被输入（来自Y端子的）UDB，而且不被施加反馈。此外，在具备图25的触发器Fn的栅极驱动器中，在移位期间使UD和UDB为同信号（顺方向移位时均为“H”，逆方向移位时均为“L”）。

在各级具备图25的触发器Fn的移位寄存器，即使当模拟开关11和12均导通，即，前一级的输出信号On-1和后一级的输出信号On+1同时为有效“H”，由于本级的触发器Fn内的X、Y端子间的短路问题不发生，因此优选适用于需要在移位开始前，使全级的输出信号为有效“H”，同时选择全部扫描信号线（所谓全导通）的情况。

图16是表示具备图25的触发器Fn的栅极驱动器的顺方向移位时（初级→末级）动作的图。

首先，在移位开始开始前的ta，使INITB信号为有效“L”并且使UD为“L”（UDB保持“H”），之后在tb，使INITB信号为非有效“H”（UD保持“L”，UDB保持“H”），再然后在tc（移位开始开始前），使UD为“H”（UDB保持“H”）（顺方向移位的情况）。如此，准确地进行全导通动作，并且对全级的触发器的锁存电路LC输入UD“L”，由此，能够使各触发器的Q端子为“L”，进行移位寄存器的初始化。

另外，在t0，前一级的输出信号On-1变为“H”时，后一级的输出信号On+1为“L”，因此触发器Fn的A端子变为“H”，C端子变为“L”，触发器Fn的模拟开关11变为导通，模拟开关12变为关断。由此，从X端子向逆变器21（参照图25）输入UD的“H”，锁存电路被更新，Q端子变为“H”，QB端子变为“L”（=模拟开关SWn变为导通，模拟开关swn变为关断），在t0以后（输出信号On-1下降，模拟开关11为关断之后）直至接下来锁存电路LC被更新为止维持该状态。即，在本级的驱动端子Un输入GCK2B的反转信号（GCK2），本级的输出信号On在t2上升变为“H”，在t3下降变为“L”。

在t4，由于当后一级的输出信号On+1变为“H”时，前一级的输出信号On-1为“L”，因此触发器Fn的A端子为“L”，C端子为“H”，触发器Fn的模拟开关11变为关断，模拟开关12变为导通。由此，从Y端子向逆变器22（参照图25）输入UDB的“H”，锁存电路被更新，Q端子变为“L”，QB端子变为“H”（=模拟开关SWn变为关断，模拟开关swn变为导通），在t4以后（输出信号On+1下降，模拟开关12变为关断之后）直至接下来锁存电路LC被更新为止维持该状态。即，在本级的驱动端子Un输出INITB“H”的反转信号，本级的输出信号On在t4以后变为“L”。

（关于各实施方式）

在本移位寄存器中，也可以将图20所示的触发器Fn的模拟开关11、12分别设为N沟道晶体管31、32，并且将模拟开关13、14分别设为P沟道晶体管33、34，形成图26所示的结构。另外，也可以将图25所示的触发器Fn的模拟开关11、12分别设为N沟道晶体管31、32，并且将模拟开关13、14分别设为P沟道晶体管33、34，形成图28所示的结构。

在图27中表示将移位寄存器的各级的触发器设为图26所示的结构的栅极驱动器的动作，在图29中表示将移位寄存器的各级的触发器设为图28所示的结构的栅极驱动器的动作，如图27、29所示，在图26、28的结构中。在t0～t1（触发器的输出有效化时）的期间中，触发器的Q端子不是变为“H（High侧的电源电压）”，而是变为“High侧的电源电压－N沟道晶体管31的阈值电压”。此外，在t1对锁存电路LC施加反馈时，Q端子变为“H（High侧的电源电压）”。因此，例如，GCK1B、GCK2B的振幅比UD、UDB充分大的情况下等，触发器的锁存电路被更新后，此时即使其输出（Q端子的电位）比阈值低也没有问题，能够采取图26、28的结构，可以消减触发器的元件数目。

此外，各实施方式中使用的逆变器例如能够由图30所示的电路实现，即：P沟道晶体管的一个导通端子、N沟道晶体管的一个导通端子和输出端子OUT连接，P沟道晶体管的另一个导通端子与High侧电源连接，并且，N沟道晶体管的另一个导通端子与Low侧电源连接，P沟道晶体管的控制端子、N沟道晶体管的控制端子和输入端子IN连接的电路。

本移位寄存器构成为：包括多级的包含触发器的单位电路，通过第一移位方向信号和第二移位方向信号切换移位方向，各单位电路基于触发器的输出取入同步信号，由此生成本级的输出信号，在上述触发器中，设置有：第一开关和第二开关；和将被输入的信号锁存而作为触发器的输出的锁存电路，并且上述第一移位方向信号经由第一开关输入上述锁存电路，且上述第二移位方向信号经由第二开关输入该锁存电路，在初级和末级以外的各单位电路中，前一级的输出信号被输入第一开关的控制端子，并且后一级的输出信号被输入第二开关的控制端子。

在本移位寄存器中，在顺方向移位时，当第一移位方向信号通过前一级的有效化而被输入锁存电路时，此后，直至第二移位方向信号通过后一级的有效化而被输入锁存电路为止，触发器的输出被有效化。另外，在逆方向移位时，当第二移位方向信号通过后一级的有效化而被输入锁存电路时，此后，直至第一移位方向信号通过前一级的有效化而被输入锁存电路为止，触发器的输出被有效化。

像这样，依据该结构，与现有技术相比，能够用少的元件实现能够切换移位方向的移位寄存器。由此，能够实现双方向移位寄存器的小型化、低成本化。

本移位寄存器能够构成为：上述锁存电路包括第一逆变器和第二逆变器，在上述触发器的2个输出端子之间连接有第一逆变器，上述第一移位方向信号经由第一开关输入第一逆变器，并且第二移位方向信号经由第二开关输入第一逆变器，第一逆变器的输出端子与第二逆变器的输入端子连接，第二逆变器的输出端子与第一逆变器的输入端子连接。

本移位寄存器能够构成为：上述锁存电路包括：第一逆变器和第二逆变器；当第一开关为导通时变为关断的第三开关；和当第二开关为导通时变为关断的第四开关，在上述触发器的2个输出端子之间连接有第一逆变器，上述第一移位方向信号经由第一开关输入第一逆变器，并且第二移位方向信号经由第二开关输入第一逆变器，第一逆变器的输出端子与第二逆变器的输入端子连接，第二逆变器的输出端子经由第三开关和第四开关与第一逆变器的输入端子连接。

本移位寄存器能够构成为：上述锁存电路包括：第一逆变器和第二逆变器；当第一开关为导通时变为关断的第三开关；和当第二开关为导通时变为关断的第四开关，在上述触发器的2个输出端子之间连接有第一逆变器，上述第一移位方向信号经由第一开关输入第一逆变器，并且第二移位方向信号经由第二开关输入第二逆变器，第一逆变器的输出端子经由第四开关与第二逆变器的输入端子连接，第二逆变器的输出端子经由第三开关与第一逆变器的输入端子连接。

本移位寄存器能够构成为：各单位电路，当触发器的输出为非有效时取入初始化用信号，当触发器的输出为有效时取入时钟信号（同步信号）。

本移位寄存器能够构成为：在初始化时，触发器的输出被固定为非有效，并且初级和末级以外的输出信号被设为有效。

本移位寄存器能够构成为：在初级的单位电路中包括被输入扫描开始信号和已取入的信号的逻辑电路，并且该逻辑电路的输出被输入上述第一开关的控制端子，在末级的单位电路中也包括被输入上述扫描开始信号和已取入的信号的逻辑电路，并且该逻辑电路的输出被输入上述第二开关的控制端子。

本移位寄存器能够构成为：第一开关和第二开关分别为模拟开关，在上述模拟开关中，P沟道晶体管的一个导通端子与N沟道晶体管的一个导通端子连接，并且P沟道晶体管的另一个导通端子与N沟道晶体管的另一个导通端子连接，第一开关的一个控制端子被输入前一级的输出信号，并且另一个控制端子被输入前一级的输出信号的反转信号，第二开关的一个控制端子被输入后一级的输出信号，并且另一个控制端子被输入后一级的输出信号的反转信号。

本信号线驱动电路具备上述的移位寄存器。另外，本液晶显示装置具备上述的信号线驱动电路

本发明并不限定于上述的实施方式，基于技术常识对上述实施方式进行适当改变而得到的技术方案、或者将它们相互组合得到的技术方案也包含在本发明的实施方式中。

产业上的可利用性

本发明的移位寄存器例如能够应用于液晶显示装置。

符号说明

1：液晶显示装置

10：移位寄存器

11：源极驱动器

12：栅极驱动器（信号线驱动电路）

Cn：单位电路（n级）

Fn：触发器

On：n级的输出信号

Gn：扫描信号线

SWnswn：模拟开关

INITB：反转初始化信号

UD：移位方向信号

UDB：反转移位方向信号

GCK1B：第一反转时钟信号（同步信号）

GCK2B：第二反转时钟信号（同步信号）

Claims (9)

1.一种移位寄存器，其特征在于：

所述移位寄存器包括多级的包含触发器的单位电路，通过第一移位方向信号和第二移位方向信号切换移位方向，

各单位电路基于触发器的输出取入同步信号，由此生成本级的输出信号，

在所述触发器中，设置有：第一开关和第二开关；和将被输入的信号锁存而作为触发器的输出的锁存电路，并且所述第一移位方向信号经由第一开关输入所述锁存电路，且所述第二移位方向信号经由第二开关输入该锁存电路，

在初级和末级以外的各单位电路中，前一级的输出信号被输入第一开关的控制端子，并且后一级的输出信号被输入第二开关的控制端子，

在初级的单位电路中包括被输入扫描开始信号和基于初级的触发器的输出取入的所述同步信号的逻辑电路，并且该逻辑电路的输出被输入所述第一开关的控制端子，

在末级的单位电路中也包括被输入所述扫描开始信号和基于末级的触发器的输出取入的所述同步信号的逻辑电路，并且该逻辑电路的输出被输入所述第二开关的控制端子。

2.如权利要求1所述的移位寄存器，其特征在于：

所述锁存电路包括第一逆变器和第二逆变器，

在所述触发器的2个输出端子之间连接有第一逆变器，

所述第一移位方向信号经由第一开关输入第一逆变器，并且第二移位方向信号经由第二开关输入第一逆变器，

第一逆变器的输出端子与第二逆变器的输入端子连接，第二逆变器的输出端子与第一逆变器的输入端子连接。

3.如权利要求1所述的移位寄存器，其特征在于：

所述锁存电路包括：第一逆变器和第二逆变器；当第一开关为导通时变为关断的第三开关；和当第二开关为导通时变为关断的第四开关，

在所述触发器的2个输出端子之间连接有第一逆变器，

所述第一移位方向信号经由第一开关输入第一逆变器，并且第二移位方向信号经由第二开关输入第一逆变器，

第一逆变器的输出端子与第二逆变器的输入端子连接，第二逆变器的输出端子经由第三开关和第四开关与第一逆变器的输入端子连接。

4.如权利要求1所述的移位寄存器，其特征在于：

所述锁存电路包括：第一逆变器和第二逆变器；当第一开关为导通时变为关断的第三开关；和当第二开关为导通时变为关断的第四开关，

在所述触发器的2个输出端子之间连接有第一逆变器，

所述第一移位方向信号经由第一开关输入第一逆变器，并且第二移位方向信号经由第二开关输入第二逆变器，

第一逆变器的输出端子经由第四开关与第二逆变器的输入端子连接，第二逆变器的输出端子经由第三开关与第一逆变器的输入端子连接。

5.如权利要求1所述的移位寄存器，其特征在于：

各单位电路，当触发器的输出为非有效时取入初始化用信号，当触发器的输出为有效时取入时钟信号。

6.如权利要求5所述的移位寄存器，其特征在于：

在初始化时，触发器的输出被固定为非有效，并且初级和末级以外的输出信号被设为有效。

7.如权利要求1所述的移位寄存器，其特征在于：

第一开关和第二开关分别为模拟开关，在所述模拟开关中，P沟道晶体管的一个导通端子与N沟道晶体管的一个导通端子连接，并且P沟道晶体管的另一个导通端子与N沟道晶体管的另一个导通端子连接，

第一开关的一个控制端子被输入前一级的输出信号，并且另一个控制端子被输入前一级的输出信号的反转信号，

第二开关的一个控制端子被输入后一级的输出信号，并且另一个控制端子被输入后一级的输出信号的反转信号。

8.一种信号线驱动电路，其特征在于：

包括权利要求1至7中任一项所述的移位寄存器。

9.一种液晶显示装置，其特征在于：

包括权利要求8所述的信号线驱动电路。