CN102738208B - 半导体pn交叠结构制造方法 - Google Patents

半导体pn交叠结构制造方法 Download PDF

Info

Publication number
CN102738208B
CN102738208B CN201110086651.3A CN201110086651A CN102738208B CN 102738208 B CN102738208 B CN 102738208B CN 201110086651 A CN201110086651 A CN 201110086651A CN 102738208 B CN102738208 B CN 102738208B
Authority
CN
China
Prior art keywords
region
type
crossover
type impurity
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110086651.3A
Other languages
English (en)
Other versions
CN102738208A (zh
Inventor
黄宗义
黄建豪
林盈秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Richtek Technology Corp
Original Assignee
Richtek Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richtek Technology Corp filed Critical Richtek Technology Corp
Priority to CN201110086651.3A priority Critical patent/CN102738208B/zh
Publication of CN102738208A publication Critical patent/CN102738208A/zh
Application granted granted Critical
Publication of CN102738208B publication Critical patent/CN102738208B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提出一种半导体PN交叠结构及其制造方法，该方法包含：提供一基板；提供一第一光罩，以在该基板上定义一P型(或N型)阱区及一交叠区；将P型(或N型)杂质植入该P型(或N型)及该交叠区；提供一第二光罩，具有至少一开口，用以在该基板上定义一N型(或P型)阱区，以及用以在该交叠区中定义至少一双重植入区；于该N型(或P型)阱区中及该至少一双重植入区中植入N型(或P型)杂质，使得该至少一双重植入区具有N型及P型杂质。

Description

半导体PN交叠结构制造方法
技术领域
本发明涉及一种半导体PN交叠结构及其制造方法，特别是指一种可弹性调整崩溃防护电压的半导体PN交叠结构及其制造方法。
背景技术
半导体元件中经常需要对基板进行P型与N型杂质的布植。图1为俯视图，显示基板杂质布植区的一种现有技术的安排方式，此种杂质布植区的安排方式例如可应用于高压元件中。如图所示，杂质布植区具有一P型阱区11及一N型阱区12，彼此分开，亦即在进行P型和N型杂质离子植入时，两者的植入区域互不重叠。在植入后的扩散过程中，P型阱区11的离子与N型阱区12的离子分别向两者间的区域扩散，而形成一扩散区13介于该P型阱区11及该N型阱区12之间。此扩散区13中P型和N型杂质的浓度将会决定位于该处的元件的崩溃防护电压，但位于不同处的不同元件，可能需要不同的崩溃防护电压，而受限于晶体管元件的设计，P型和N型杂质离子植入的浓度不便作太大的调整，因此，在同一片晶圆上的不同元件若需要不同的崩溃防护电压，则必须通过增加光罩、对不同的扩散区13另进行一次或多次杂质离子植入来达成。如此将会增高工艺复杂度并增加成本，且会随着一片晶圆当中的元件数目增加，复杂度与成本将持续上升。
图2为另一种现有技术的基板杂质布植区的俯视图，其中该杂质布植区具有一P型阱区21及一N型阱区22，且彼此交叠一部分以形成一交叠区23，亦即在进行P型和N型杂质离子植入时，两者的植入区域互相重叠，使得交叠区23接受了一次P型杂质掺杂及一次N型杂质掺杂。同样地，在同一片晶圆上不同处的不同元件若需要不同的崩溃防护电压，此现有技术亦必须通过增加光罩、对不同的交叠区23另进行一次或多次杂质离子植入来达成，故也会增高工艺复杂度并增加成本。
有鉴于此，本发明即针对上述现有技术的不足，提出一种半导体PN交叠接面结构及其制造方法，使得在不需要调整杂质掺杂浓度、不需要增加光罩、也不需要额外进行其它杂质离子植入步骤的情况下，仍可弹性调整同一晶圆上不同元件的崩溃防护电压。
发明内容
本发明目的在于克服现有技术的不足与缺陷，提出一种半导体PN交叠结构及其制造方法。
为达上述目的，本发明提供了一种半导体PN交叠结构，包含：一基板；一P型阱区，位于该基板中；一N型阱区，位于该基板中；一交叠区，介于该P型阱区与该N型阱区之间，该交叠区包括：至少一双重植入区，具有P型杂质及N型杂质；至少一单植入区，具有P型杂质或N型杂质。
上述半导体PN交叠结构，其中该至少一双重植入区可为多个，且由俯视图视之，该多个双重植入区例如可为矩形、圆形或多边形的组合。
上述半导体PN交叠结构，其中该交叠区与该P型阱区或该N型阱区可相交于一接面，且该接面由俯视图视之，例如可包含矩形、波浪形、锯齿形、或圆弧形的结构。
上述半导体PN交叠结构，例如可进一步包含一扩散区，介于该交叠区与该P型阱区之间或介于该交叠区与该N型阱区之间。
上述半导体PN交叠结构可包含至少两个交叠区，且此两交叠区中，P型及N型杂质的相对比例不同。
就另一观点，本发明亦提供了一种半导体PN交叠结构制造方法，包含：提供一基板；提供一第一光罩，以在该基板上定义一第一导电型阱区及一交叠区；将第一导电型杂质植入该第一导电型阱区及该交叠区；提供一第二光罩，具有至少一开口，用以在该基板上定义一第二导电型阱区，并用以在该交叠区中定义至少一双重植入区；以及于该第二导电型阱区中及该至少一双重植入区中植入第二导电型杂质，使得该至少一双重植入区具有第一导电型杂质及第二导电型杂质。
下面通过具体实施例详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1显示现有技术的耐高压元件的俯视图；
图2显示现有技术的耐高压元件的俯视图；
图3A显示本发明第一个实施例的半导体PN交叠结构的俯视图；
图3B显示本发明可通过调整交叠区33中的双重植入区33a，使不同元件具有不同的崩溃防护电压；
图4A-4C显示本发明第一个实施例的半导体PN交叠结构的制造过程；
图4D显示本发明第二光罩的开口可弹性调整；
图5A显示本发明另一个实施例的半导体PN交叠结构的俯视图；
图5B显示本发明另一个实施例的半导体PN交叠结构的俯视图；
图5C显示本发明另一个实施例的半导体PN交叠结构的俯视图；
图5D显示本发明另一个实施例的半导体PN交叠结构的俯视图；
图5E显示本发明另一个实施例的半导体PN交叠结构的俯视图；
图5F显示本发明另一个实施例的半导体PN交叠结构的俯视图。
图中符号说明
11，21，31P型阱区
12，22，32N型阱区
13，34扩散区
3基板
33交叠区
33a双重植入区
33b单植入区
具体实施方式
本发明中的图式均属示意，主要意在表示工艺步骤以及各层之间的上下次序关系，至于形状、厚度与宽度则并未依照比例绘制。
图3A显示本发明第一个实施例的半导体PN交叠结构的俯视图，如图所示，本发明半导体PN交叠结构的第一个实施包含一P型阱区31、一N型阱区32及一交叠区33，其中该交叠区33包括具有P型杂质及N型杂质的双重植入区33a以及具有P型杂质的单植入区33b。图3A所示为杂质离子植入刚完成后的状态，在植入后的扩散过程中，交叠区33中的P型及N型杂质会扩散，亦即实际元件中，交叠区33中的杂质浓度分布会比图标来得均匀。由图中可看出，当该双重植入区33a的数目、形状、大小及间距改变时，交叠区33中的P型及N型杂质相对比例将会改变，换言之，即可调整位于该处的元件的崩溃防护电压。因此，在同一片晶圆上的不同元件若需要不同的崩溃防护电压，则如图3B所示，只需要个别调整每个元件的交叠区33中双重植入区33a的数目、形状、大小及间距，而不需额外增加光罩、离子植入步骤、或调整杂质掺杂浓度。换言之，本发明可通过在同一光罩上个别定义不同元件的交叠区33中双重植入区33a的数目、形状、大小及间距，使得各元件在交叠区33中P型及N型杂质的相对比例不同，而具有不同的崩溃防护电压。
图4A-4D显示了本发明第一实施例的制造过程：首先，如图4A所示，提供一基板3。接着，如图4B所示，提供一第一光罩，以在基板3上定义P型阱区31及交叠区33，并且将P型杂质植入P型阱区31及交叠区33。最后，如图4C所示，提供一具有多个开口的第二光罩，以在基板3上定义N型阱区32，以及在交叠区33中定义双重植入区33a，并且于N型阱区32中及双重植入区33a中植入N型杂质，使得双重植入区33a具有P型杂质及N型杂质，其中，交叠区33未植入N型杂质的区域者为单植入区33b。
根据图4D显示，本发明可经由调整该第二光罩开口的长度a、宽度b及间距c与d(当然，开口的形状及数目亦可调整)来调整N型杂质植入的面积及分布，以致于本发明可在同一参杂浓度的限制下提供不同崩溃防护电压给不同元件。
图5A-5F由俯视图举例示出本发明另一个实施例的俯视图，本发明可以不同的形状与分布来实施。如图5A至图5C所示，本发明的双重植入区33a除可为图3所示的矩型外，亦可例如但不限于为三角形、圆形或多边形的组合。如图5D显示，当在双重植入区33a同样具有P型杂质及N型杂质时，本发明的单植入区33b亦可为N型区域。如图5E所示，本发明的P型阱区31及N型阱区32除可如同图3所示相交于一平整接面之外，亦可相交于一任意形状的接面。如图5F显示，本发明的交叠区33与N型阱区32亦可相隔于一扩散区34(当然，该扩散区34亦可介于交叠区33与P型阱区31之间)，亦即在图4A-4D的工艺中，第一光罩与第二光罩的开口可具有一互不重叠的区域，以形成该扩散区34。
以上已针对较佳实施例来说明本发明，只是以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本发明的权利范围。在本发明的相同精神下，本领域技术人员可以思及各种等效变化。例如，在不影响元件主要的特性下，可加入其它工艺步骤或结构，如深阱区等；又如，微影技术并不限于光罩技术，亦可包含电子束微影技术；又如，半导体基板本身可为P型或N型，则此时不绝对需要植入两种型态的杂质来形成PN交叠结构，而在某些场合只需要植入与半导体基板相反型态的杂质。本发明的范围应涵盖上述及其它所有等效变化。

Claims (3)

1.一种半导体PN交叠结构制造方法，其特征在于，包含：
提供一基板；
提供一第一光罩，以在该基板上定义一第一导电型阱区及至少两个交叠区；
将第一导电型杂质植入该第一导电型阱区及该至少两个交叠区；
提供一第二光罩，具有至少一开口，用以在该基板上定义一第二导电型阱区，并用以在该至少两个交叠区中定义至少一双重植入区；以及
于该第二导电型阱区中及该至少一双重植入区中植入第二导电型杂质，使得该至少一双重植入区具有第一导电型杂质及第二导电型杂质，
其中，该至少两个交叠区中所植入的第一导电型及第二导电型杂质的相对比例不同。
2.一种半导体PN交叠结构制造方法，其特征在于，包含：
提供一基板；
提供一第一光罩，以在该基板上定义一第一导电型阱区及一交叠区；
将第一导电型杂质植入该第一导电型阱区及该交叠区；
提供一第二光罩，具有至少一开口，用以在该基板上定义一第二导电型阱区，并用以在该交叠区中定义多个双重植入区；以及
于该第二导电型阱区中及该多个双重植入区中植入第二导电型杂质，使得该多个双重植入区具有第一导电型杂质及第二导电型杂质，且由俯视图视之，该多个双重植入区为矩形、圆形或多边形的组合。
3.一种半导体PN交叠结构制造方法，其特征在于，包含：
提供一基板；
提供一第一光罩，以在该基板上定义一第一导电型阱区及一交叠区；
将第一导电型杂质植入该第一导电型阱区及该交叠区；
提供一第二光罩，具有至少一开口，用以在该基板上定义一第二导电型阱区，并用以在该交叠区中定义至少一双重植入区；
于该第二导电型阱区中及该至少一双重植入区中植入第二导电型杂质，使得该至少一双重植入区具有第一导电型杂质及第二导电型杂质；以及
提供一扩散区，介于该交叠区与该第一导电型阱区之间或介于该交叠区与该第二导电型阱区之间。
CN201110086651.3A 2011-04-01 2011-04-01 半导体pn交叠结构制造方法 Expired - Fee Related CN102738208B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110086651.3A CN102738208B (zh) 2011-04-01 2011-04-01 半导体pn交叠结构制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110086651.3A CN102738208B (zh) 2011-04-01 2011-04-01 半导体pn交叠结构制造方法

Publications (2)

Publication Number Publication Date
CN102738208A CN102738208A (zh) 2012-10-17
CN102738208B true CN102738208B (zh) 2016-04-13

Family

ID=46993387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110086651.3A Expired - Fee Related CN102738208B (zh) 2011-04-01 2011-04-01 半导体pn交叠结构制造方法

Country Status (1)

Country Link
CN (1) CN102738208B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9306011B2 (en) 2013-10-09 2016-04-05 Infineon Technologies Ag Semiconductor device having areas with different conductivity types and different doping concentrations
CN109991817A (zh) 2017-12-29 2019-07-09 上海视涯信息科技有限公司 一种硅基显示面板及其形成方法以及其曝光工艺的光罩

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4728619A (en) * 1987-06-19 1988-03-01 Motorola, Inc. Field implant process for CMOS using germanium
US7005354B2 (en) * 2003-09-23 2006-02-28 Texas Instruments Incorporated Depletion drain-extended MOS transistors and methods for making the same
CN101217111A (zh) * 2002-08-14 2008-07-09 先进模拟科技公司 无外延衬底中隔离的互补金属氧化物硅器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1162664A1 (en) * 2000-06-09 2001-12-12 Motorola, Inc. Lateral semiconductor device with low on-resistance and method of making the same
US6821852B2 (en) * 2001-02-13 2004-11-23 Micron Technology, Inc. Dual doped gates
KR100485910B1 (ko) * 2003-06-20 2005-04-29 삼성전자주식회사 고내압 모스 트랜지스터 및 그 제조 방법
CN101752247B (zh) * 2008-12-04 2011-11-02 上海华虹Nec电子有限公司 自对准形成齐纳二极管的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4728619A (en) * 1987-06-19 1988-03-01 Motorola, Inc. Field implant process for CMOS using germanium
CN101217111A (zh) * 2002-08-14 2008-07-09 先进模拟科技公司 无外延衬底中隔离的互补金属氧化物硅器件
US7005354B2 (en) * 2003-09-23 2006-02-28 Texas Instruments Incorporated Depletion drain-extended MOS transistors and methods for making the same

Also Published As

Publication number Publication date
CN102738208A (zh) 2012-10-17

Similar Documents

Publication Publication Date Title
CN103633083B (zh) 形成超高耐压电阻的版图结构
US10818655B2 (en) Semiconductor device and related method of adjusting threshold voltage in semiconductor device during manufacture via counter doping in diffusion region
CN102446955A (zh) 高电压金属氧化半导体装置与制造该装置的方法
CN103972166B (zh) 用于使用半导体工艺产生多个半导体装置的方法
US9190548B2 (en) Method of creating two dimensional doping patterns in solar cells
CN102738208B (zh) 半导体pn交叠结构制造方法
CN101771077B (zh) 具静电放电保护的水平扩散金属氧化物半导体晶体管元件
US20150179452A1 (en) High voltage depletion mode n-channel jfet
CN105977308B (zh) 超级势垒整流器器件及其制备方法
US20150123198A1 (en) High voltage device and manufacturing method thereof
KR20160059494A (ko) Ｅｓｄ 장치 및 그 제조 방법
CN102637738A (zh) 高压多栅极元件及其制造方法
CN103426879A (zh) 瞬态电压抑制器及其制造方法
CN103633149B (zh) 恒流二极管及其制造方法
CN106449636B (zh) Esd保护器件及其制造方法
CN105336736B (zh) Bcd器件及其制造方法
US8524586B2 (en) Semiconductor overlapped PN structure and manufacturing method thereof
US9012989B2 (en) High voltage device and manufacturing method thereof
CN102222609B (zh) 半导体元件杂质浓度分布控制方法与相关半导体元件
CN104716184A (zh) 具有经改进漂移层触点的高电压横向延伸漏极mos晶体管
CN101752247B (zh) 自对准形成齐纳二极管的方法
CN106158924A (zh) 一种稳压二极管及其制作方法
CN106328488B (zh) 超结功率器件的制备方法和超结功率器件
US20180090562A1 (en) Schottky barrier diode and method of manufacturing the same
CN102867856B (zh) 高压半导体元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160413