CN102738089A

CN102738089A - 半导体封装结构及其模组

Info

Publication number: CN102738089A
Application number: CN2012100582060A
Authority: CN
Inventors: 王文龙; 喻琼; 俞国庆; 沈戌霖; 王蔚
Original assignee: China Wafer Level CSP Co Ltd
Current assignee: China Wafer Level CSP Co Ltd
Priority date: 2012-03-07
Filing date: 2012-03-07
Publication date: 2012-10-17
Anticipated expiration: 2032-03-07
Also published as: CN102738089B

Abstract

本发明揭示了一种封装结构，包括：一侧形成有光学电子器件的芯片，以及覆盖所述芯片的基板；所述芯片与基板之间设有主间隔件，其特征在于，所述芯片与基板之间还设有位于所述光学电子器件与主间隔件之间的至少一层次间隔件。与现有技术相比，本发明通过在所述光学电子器件和主间隔件之间设置次间隔件，以防止因芯片尺寸过大造成芯片受力开裂问题，并且避免了因间隔件过于加宽而造成的涂胶不均问题，从而提升芯片封装质量。

Description

半导体封装结构及其模组

技术领域

本发明涉及半导体制造领域技术，尤其涉及一种半导体封装结构及其模组。

背景技术

晶圆级芯片尺寸封装技术（Wafer Level Chip Size Packaging ，WLCSP）是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术。其中，该技术主要是通过一块带有多颗间隔件的高透光性玻璃覆盖在光学电子器件上方来对晶圆芯片的光学电子器件进行保护。如图1、图2所示，现有技术中，采用一带有多颗间隔件12＇的高透光性玻璃13＇进行晶圆芯片的封装，其中，间隔件的形成方式为：在一高透光度的玻璃13＇上旋涂一层光阻，再通过曝光显影方式形成一圈间隔件12＇，然后把整片带有间隔件的高透光性玻璃与一同样大小的晶圆芯片11＇通过有粘性的胶压合在一起，以实现对晶圆芯片上光学电子器件14＇的保护。

现有技术中，往往通过设计不同墙体的边缘形状，如锯齿形边缘，来解决溢胶的问题，以及通过加宽间隔件来增加芯片的支撑力。然而，针对尺寸较大的芯片，单层间隔件对芯片的支撑有限，在后续制造过程中容易造成芯片受力开裂等问题，势必降低芯片的功能及信赖性。

发明内容

本发明的目的之一在于提供一种新的半导体封装结构，其通过在所述光学电子器件和主间隔件之间设置次间隔件，以防止因芯片尺寸过大造成芯片受力开裂问题。

本发明的另一目的，在于提供一种新的半导体模组。

相应地，为实现上述发明目的之一，本发明提供的一种封装结构，包括：

一侧形成有光学电子器件的芯片，以及覆盖所述芯片的基板；

所述芯片与基板之间设有主间隔件，其特征在于，所述芯片与基板之间还设有位于所述光学电子器件与主间隔件之间的至少一层次间隔件。

作为本发明的进一步改进，所述主间隔件和/或次间隔件的形状为封闭环形。

作为本发明的进一步改进，所述封闭环形上设有容胶空间。

作为本发明的进一步改进，所述主间隔件和/或次间隔件包括若干间隔设置的子间隔件。

作为本发明的进一步改进，所述子间隔件为条形。

作为本发明的进一步改进，所述主、次间隔件之间的距离为40~100um。

作为本发明的进一步改进，所述次间隔件的宽度为80~260um。

作为本发明的进一步改进，所述主间隔件和次间隔件厚度为10~60um。

相应地，为实现上述发明的另一目的，本发明提供的一种半导体模组，所述半导体模组包括如上所述的任意一种半导体封装结构。

与现有技术相比，本发明通过在所述光学电子器件和主间隔件之间设置次间隔件，以防止因芯片尺寸过大造成芯片受力开裂问题，并且避免了因间隔件过于加宽而造成的涂胶不均问题，从而提升芯片封装质量。

附图说明

图1是现有技术中晶圆级芯片间隔件的平面示意图；

图2是现有技术中封装后单颗芯片的截面示意图；

图3是本发明一实施方式的半导体模组的截面示意图；

图4是本发明一实施方式的封装后单颗芯片的截面示意图；

图5A是本发明封装结构的第一实施方式中间隔件的结构示意图；

图5B是本发明封装结构的第二实施方式中间隔件的结构示意图；

图5C是本发明封装结构的第三实施方式中间隔件的结构示意图；

图6是本发明芯片的制造方法一实施方式的步骤流程图。

具体实施方式

以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。

如图3所示，本发明一实施方式的半导体模组，包括了一半导体封装结构、一镜头组件，以及设置于所述半导体封装结构和所述镜头组件间的过滤层21，其中，所述镜头组件包括镜头容器23，设置于所述镜头容器23内的镜头支架25，以及由所述镜头支架25固定设置的至少一个镜头27。

如图4所示，在本发明一优选的实施例中，所述封装结构包括芯片10和基板13，因为晶圆级芯片尺寸封装技术（Wafer Level Chip SizePackaging，WLCSP）是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，所以在一整片晶圆上实现需要按既定规格形成有若干个光学电子器件12（即一个芯片上对应设置一个光学电子器件）。

在该优选实施例中，基板13为一高透光性玻璃，芯片10与基板13之间支撑有一主间隔件14和一位于光学电子器件12与主间隔件14之间的次间隔件15。优选地，主、次间隔件（14、15）通过曝光显影方式形成于基板13的一侧表面上，当然，这种间隔件也可以是分离设置的元件，其作用主要在于支撑芯片并在芯片和基板之间间隔形成一容置空间，以达到保护光学电子器件的目的。优选地，主、次间隔件（14、15）均可通过粘合剂与晶圆芯片10上设有光学电子器件12的表面相粘合，当然，在其他实施方式中，只需要将主、次间隔件其中之一和晶粒上设有光学器件的一侧相粘合即可。优选地，此种粘合剂可选用环氧树脂。值得一提的是，在本发明其他实施方式中，上述次间隔件可以不单单设置为一层，也可以设置为多层，其形状也不受限制。通过增加次间隔件的结构，在封装一些尺寸较大芯片时，就可以有效避免因单层间隔件对芯片的支撑有限而导致芯片受力开裂的现象，同时，也避免了增加单一间隔件宽度导致的上胶不均的缺点，从而大大降低了溢胶、无胶的概率，提高了芯片的信赖性。

以下将结合图5A~5C来说明本发明的一些优选的实施例中主、次间隔件的结构。

首先参图5A所示，在本发明第一实施方式中，主、次间隔件的形状为环绕光学电子器件区域设置的封闭环形，更优选地，可以在次间隔件上设置一些容胶空间151，以降低胶溢出至光学区的危险，这些容胶空间的形状和数量均不受限制，可为圆孔、方孔、锯齿型等等。

参图5B所示，在本发明第二实施方式中，次间隔件的形状为环绕光学电子器件区域设置的不连续环形，即在次间隔件上设置一些间隙152，此时此间隔件就是由若干个子间隔件组成，这些子间隔件可为条形、圆弧性、方形、“L”形、以及其他任意不规则图形。同样的，这些间隙的位置的数量也不受限制。

参图5C所示，在本发明第三实施方式中，次间隔件的形状为条形状，优选地，为了保证受力均匀，可以在所述光学电子器件周围设置与其四个侧边相平行的四个条形状次间隔件，当然，在其他实施方式中，次间隔件的形状也可以是其它任意不规则的图形。

于本发明各实施例中，只是描述了次间隔件的形状，然而，主间隔件的形状也可以根据需要设置成封闭环形、或者带孔环形、或者不连续环形、以及条形状等等，参照上述次间隔件的各实施例，本发明的主间隔件的形状也不受限制。另外，在本发明优选的实施方式中，将主、次间隔件之间的距离设定为40~100um，次间隔件的宽度设定为80~260um。

以下结合图6介绍本发明晶圆级芯片的制造方法。首先，提供一透明的基板（步骤S1），然后在基板上旋涂一层光阻（步骤S2），并根据既定的主、次间隔件的形状，通过曝光、显影（步骤S3）得到带有主、次间隔件的基板；提供一形成有光学电子器件的晶圆芯片以及粘合剂（步骤S4、S5）；

采用粘合剂将主、次间隔件与所述晶圆芯片上设有光学电子器件的表面相粘合（步骤S6）。

本发明通过在所述光学电子器件和主间隔件之间设置次间隔件，以防止因芯片尺寸过大造成芯片受力开裂问题，对于大尺寸芯片而言，双、多层间隔件的设计增加了芯片与高透光性玻璃的接触面积，降低了芯片裂的风险；同时又避免了增加单一间隔件宽度导致的上胶不均的缺点，从而大大降低了溢胶、无胶的概率。

应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims

1.一种封装结构，包括：

2.根据权利要求1所述的封装结构，其特征在于，所述主间隔件和/或次间隔件的形状为封闭环形。

3.根据权利要求2所述的封装结构，其特征在于，所述封闭环形上设有容胶空间。

4.根据权利要求1所述的封装结构，其特征在于，所述主间隔件和/或次间隔件包括若干间隔设置的子间隔件。

5.根据权利要求4所述的封装结构，其特征在于，所述子间隔件为条形。

6.根据权利要求1所述的封装结构，其特征在于，所述主、次间隔件之间的距离为40~100um。

7.根据权利要求1所述的封装结构，其特征在于，所述次间隔件的宽度为80~260um。

8.根据权利要求1所述的封装结构，其特征在于，所述主间隔件和次间隔件厚度为10~60um。

9.一种半导体模组，其特征在于，所述半导体模组包括如权利要求1至8之任意一项所述的半导体封装结构。