CN105655365A - 半导体芯片封装结构及其封装方法 - Google Patents
半导体芯片封装结构及其封装方法 Download PDFInfo
- Publication number
- CN105655365A CN105655365A CN201610146251.XA CN201610146251A CN105655365A CN 105655365 A CN105655365 A CN 105655365A CN 201610146251 A CN201610146251 A CN 201610146251A CN 105655365 A CN105655365 A CN 105655365A
- Authority
- CN
- China
- Prior art keywords
- semiconductor chip
- support arm
- support
- wafer
- protective substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000004806 packaging method and process Methods 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000010276 construction Methods 0.000 claims description 49
- 230000001681 protective effect Effects 0.000 claims description 43
- 238000007789 sealing Methods 0.000 claims description 21
- 239000000853 adhesive Substances 0.000 claims description 18
- 230000001070 adhesive effect Effects 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 14
- 238000003825 pressing Methods 0.000 claims description 13
- 238000012856 packing Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000003384 imaging method Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 208000002925 dental caries Diseases 0.000 claims description 3
- 238000005336 cracking Methods 0.000 abstract 1
- 238000005538 encapsulation Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 8
- 230000032798 delamination Effects 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000005304 optical glass Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Micromachines (AREA)
Abstract
本发明提供一种半导体芯片封装结构及其封装方法，包括：半导体芯片，其一面设置有功能区；保护基板，覆盖所述半导体芯片具有功能区的一面；支撑结构，位于所述半导体芯片与所述保护基板之间，所述支撑结构包括多个首尾相接的支撑臂，所述支撑臂与所述半导体芯片以及所述保护基板包围形成密封空腔，所述功能区位于所述密封空腔内；至少一个支撑臂上具有至少一个朝向所述功能区方向延伸的支撑凸坝，本发明通过设置支撑凸坝，使得水汽在支撑凸坝的边角区域产生漩涡，漩涡与水汽之间发生碰撞摩擦从而产生能量损失，降低了水汽对支撑结构的冲击力，从而有效解决了支撑结构分层开裂的问题。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及半导体芯片的封装技术。
背景技术
晶圆级芯片尺寸封装技术(WaferLevelChipSizePackaging，WLCSP)是对整片晶圆进行封装后再切割得到单个成品芯片的技术。晶圆级芯片尺寸封装技术顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求，利用晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，其封装并切割之后的芯片尺寸与裸片尺寸几乎一致，封装成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是当前封装领域的热点和未来发展的趋势。完成封装以及切割得到的单个成品芯片需要对其进行信赖性测试，只有通过信赖性测试的成品芯片才能被认定为合格的芯片。针对某些具有敏感器件的半导体芯片，通过晶圆级芯片尺寸封装技术在半导体芯片上覆盖保护基板且在保护基板与半导体芯片之间形成密闭的密封空腔来保护半导体芯片上的敏感器件，避免其受到后续工艺以及外界环境的污染而影响半导体器件的性能。密封空腔的形成工艺成为影响封装良率的关键。
请同时参考图1至图3，为晶圆级半导体芯片封装工艺流程中晶圆与保护基板对位压合之后的结构示意图，晶圆105上覆盖有保护基板100，晶圆105上具有网格状排列的半导体芯片110，本实施例中，半导体芯片110为影像传感芯片，保护基板100为光学玻璃，每一半导体芯片110上具有感光区103，在感光区103具有光敏感器件，为了保护感光区103，避免光敏感器件在后续的工艺流程中被污染损坏，在晶圆105或者保护基板100上形成网格状排列的支撑结构101，每一支撑结构101对应一个半导体芯片110，利用黏合剂102将晶圆105具有感光区103的一面与保护基板100对位压合，使感光区103收容于支撑结构101、晶圆105以及保护基板100包围形成的密封空腔104内。
但是，在信赖性测试中，支撑结构101会出现分层开裂的现象，影响了成品芯片的质量，成为本领域技术人员噬待解决的问题。
发明内容
本发明解决的问题是通过提供一种半导体芯片封装结构，可以消除支撑结构分层开裂的情况，提高半导体芯片封装结构的质量以及信赖性。
本发明提供一种半导体芯片封装结构，包括：半导体芯片，其一面设置有功能区；保护基板，覆盖所述半导体芯片具有功能区的一面；支撑结构，位于所述半导体芯片与所述保护基板之间，所述支撑结构包括多个首尾相接的支撑臂，所述支撑臂与所述半导体芯片以及所述保护基板包围形成密封空腔，所述功能区位于所述密封空腔内；至少一个支撑臂上具有至少一个朝向所述功能区方向延伸的支撑凸坝。
优选的，所述支撑凸坝的横截面为长方形或者正方形。
优选的，所述支撑凸坝的长度范围是100微米至450微米之间。
优选的，所述支撑臂以及所述支撑凸坝的材质为感光胶。
优选的，至少一个支撑臂上设置至少一个开口，所述开口中填充有黏合剂。
优选的，所述密封空腔内包括至少一个支撑柱。
优选的，所述支撑臂以及所述支撑凸坝的其中一个端面设置有凹槽结构。
本发明还提供一种半导体芯片的封装方法，包括：提供晶圆，所述晶圆包括网格状排布的多个半导体芯片，所述半导体芯片的一面设置有功能区；提供保护基板；在所述晶圆和所述保护基板两者之一上形成网格状排布的多个支撑结构，每一支撑结构包括多个首尾相接的支撑臂；利用黏合剂将所述晶圆与所述保护基板对位压合，所述支撑臂与所述晶圆以及所述保护基板包围形成网格状排布的多个密封空腔，一个功能区位于一个空腔内；每一支撑结构的至少其中一个支撑臂上包括至少一个朝向所述功能区方向延伸的支撑凸坝。
优选的，每一支撑结构的至少一个支撑臂上设置有至少一个开口，当所述晶圆与所述保护基板对位压合后，所述黏合剂填充所述开口。
优选的，所述支撑结构的材质为感光胶，形成所述支撑结构的步骤包括：
在所述晶圆与所述保护基板两者之一上涂布感光胶；
通过曝光显影工艺形成网格状排布的多个支撑结构。
优选的，所述支撑凸坝的横截面为长方形或者正方形。
优选的，所述支撑凸坝的长度范围是100微米至450微米之间。
优选的，在所述晶圆与所述保护基板两者之一上形成多个支撑柱，所述支撑柱位于所述密封空腔内。
优选的，在所述支撑臂以及所述支撑凸坝的端面设置凹槽。
本发明的有益效果是，本发明通过在至少一个支撑臂上设置至少一个朝向功能区延伸的支撑凸坝，使得水汽在支撑凸坝的边角区域产生漩涡，漩涡与水汽之间发生碰撞摩擦从而产生能量损失，降低了水汽对支撑结构的冲击力，从而有效解决了支撑结构分层开裂的问题。
附图说明
图1为现有技术中晶圆级半导体芯片封装工艺流程中晶圆与保护基板对位压合之后的结构示意图；
图2为现有技术中晶圆级影像传感芯片的结构示意图；
图3为现有技术中晶圆级半导体芯片封装工艺流程中晶圆与保护基板对位压合之后的剖视图；
图4为本发明优选实施例晶圆级影像传感芯片封装结构的剖视图；
图5为本发明优选实施例单个支撑结构俯视图；
图6为本发明另一优选实施例单个支撑结构俯视图。
具体实施方式
以下将结合附图对本发明的具体实施方式进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
需要说明的是，提供这些附图的目的是为了有助于理解本发明的实施例，而不应解释为对本发明的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放大、缩小或其他改变。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本发明优选实施例以影像传感芯片为例，当然，本发明不限定为影像传感芯片，其他的具有功能区需要进行密封保护的半导体芯片比如MEMS芯片等也属于本发明所说的半导体芯片。
请参考图4，为本发明优选实施例晶圆级影像传感芯片的封装结构剖视图，晶圆200具有网格状排布的多颗影像传感芯片，每一影像传感芯片具有功能区211，晶圆200具有第一表面200a以及与第一表面200a相对的第二表面200b。该多个功能区211均位于晶圆200的第一表面200a上，所谓功能区211是指影像传感芯片上设置有光敏感器件的感光区。保护基板300覆盖在晶圆200的第一表面200a上。在晶圆200与保护基板300之间具有网格状排布的多个支撑结构320，支撑结构320使得晶圆200与保护基板300之间形成间隔，防止保护基板300的表面300a触碰功能区211,且支撑结构320与晶圆200以及保护基板300包围形成网格状排布的多个密封空腔310，一个密封空腔310对应一个功能区211，功能区211位于密封空腔310内。
本实施例中，支撑结构320的材质是感光胶。支撑结构320通过曝光显影的工艺形成于保护基板300上，然后通过丝网印刷工艺或者涂布印刷工艺在支撑结构320的端面上形成黏合剂或者在晶圆200上形成与支撑结构320形状对应的黏合剂，然后将晶圆200与保护基板300对位压合。
影像传感芯片具有用于与外部电路电连接的焊垫212，本实施例中，焊垫212与功能区211位于影像传感芯片的同一侧，本实施例中，在晶圆200与保护基板300对位压合之后，采用硅通孔工艺在晶圆200的第二表面200b上形成与焊垫212电连接的焊接凸起216。
具体的，请参考图4，在晶圆200的第二表面200b形成连通至焊垫212的通孔，在通孔的侧壁以及晶圆200的第二表面200b形成绝缘层213，在绝缘层213上以及通孔的底部形成金属布线层214，在金属布线层214延伸至晶圆200的第二表面200b的位置上形成焊接凸起216，焊垫212与焊接凸起216通过金属布线层214电连接。影像传感芯片通过焊接凸起216与外部电路实现电连接。
晶圆在完成封装并切割得到单颗成品半导体芯片之后，需要对成品半导体芯片进行有关信赖性的一系列测试，此处不再对信赖性测试的相关内容进行详细阐述，信赖性测试通常包括吸湿以及高温，举例来说，将完成封装的成品半导体芯片置于高湿度环境中一段时间，随后将其置于高温环境中一段时间，然后检查该成品半导体芯片的各项参数。
成品半导体芯片在经历高温测试环境之后，支撑结构容易产生分层的情形，经观察研究推断，导致支撑结构分层的主要原因在于，半导体芯片在封装工艺流程以及信赖性测试中引入了水汽进入密封空腔，当遇到高温环境时，水汽瞬间气化膨胀冲击支撑结构，从而导致支撑结构分层开裂。
本发明通过对支撑结构进行优化改进，从而有效解决支撑结构分层开裂的技术问题。
请参考图5，为本发明优选实施例的支撑结构的示意图，支撑结构320具有四个首尾相接的支撑臂321、支撑臂322、支撑臂323以及支撑臂324,四个支撑臂包围形成封闭的长方形。当然，本发明不限定支撑臂的数目，也不限定支撑臂包围形成的图形，只要具有由多个支撑臂首尾相接形成封闭的环结构即可。
本发明通过在至少一个支撑臂上设置至少一个朝向功能区延伸的支撑凸坝，使得水汽在支撑凸坝的边角区域产生漩涡，漩涡与水汽之间发生碰撞摩擦从而产生能量损失，降低了水汽对支撑结构的冲击力，从而有效解决了支撑结构分层开裂的问题。
本实施例中，在彼此相对的支撑臂321以及支撑臂323上分别设置有两个朝向功能区211延伸的支撑凸坝325。
为了有利于水汽漩涡的形成，支撑凸坝325的横截面为长方形或者正方形。
支撑凸坝325可以与支撑臂321的材质相同，两者可以在同一工艺中同时形成，优点在于简化了工艺流程，且提高了工艺的稳定性以及产品结构的稳定性。
设计人员可以根据密封空腔310的体积、密封空腔310中的水汽含量、支撑臂形状、支撑臂的厚度等因素，合理设置支撑凸坝的形状、个数、位置。
若支撑凸坝325厚度d过小，则不利于有效弱化水汽的冲击力，优选的支撑凸坝325的厚度d在100微米至450微米之间。本实施例中，支撑臂321的厚度为300微米，支撑凸坝325的厚度为150微米。
支撑凸坝325在半导体芯片与保护基板之间形成支撑，提供了支撑力，且支撑凸坝325可以弱化水汽对支撑臂的冲击力，因此，可以适当减小支撑臂的厚度D，支撑臂的厚度D减小，使得支撑臂与功能区211之间的距离变大，降低了黏合剂污染功能区211的风险。
由于对位压合时，黏合剂具有流动性，容易产生溢胶现象，通过在支撑臂321、322、323、324以及支撑凸坝325用于与黏合剂接触的端面上形成凹槽结构，凹槽结构可以容置多余的黏合剂，防止黏合剂溢出而污染功能区211。
支撑臂长度M大于其上支撑凸坝325长度m，优选的，支撑臂长度M是其上支撑凸坝325长度m的2倍至10倍。
密封空腔中的水汽主要是在支撑结构的形成阶段以及晶圆与保护基板对位压合阶段产生的，请参考图6，为本发明另一实施例支撑结构的示意图，通过在至少一个支撑臂上设置至少一个开口，有利于大部分水汽在封装完成之前排出，降低后期信赖性测试时密封空腔中的水汽含量，进一步降低了水汽受热膨胀对支撑结构的冲击。
本实施例中，支撑结构420具有四个首尾相接的支撑臂421、422、423、424，在支撑臂422上以及支撑臂424上分别设置有一个开口426，在晶圆与保护基板对位压合的工艺中，含有烘烤的工艺，水汽因此会蒸发，通过在支撑臂上设置开口，方便水汽排出，且由于对位压合工艺中黏合剂会逐渐填充开口426从而保证密封腔的密封性，不会由于设置开口而导致密封空腔不密封，防止后续工艺中发生污染功能区211’的情况。
开口426长度不宜过大，否则黏合剂不能完全充满开口而导致密封空腔不密封。设计人员可以根据支撑臂的材质、支撑臂的尺寸、黏合剂的材质、工艺参数等综合考量，设计出合理的开口数目以及开口的尺寸。
于本实施例中，仅在支撑臂421上且仅设置一个支撑凸坝425，支撑凸坝425设置于支撑臂421的中心，支撑凸坝425的长度是支撑臂421长度的1/3。
为了提高支撑结构的支撑力，可以在密封空腔内设置支撑柱。于本实施例中，在密封空腔内设置有多个支撑柱427，支撑柱427形成于晶圆与保护基板两者之一上。
支撑柱427可以与支撑臂的材质相同，为了简化工艺流程，提高工艺的稳定性，可以在形成支撑臂的同时形成支撑柱。本实施例中，支撑臂、支撑柱以及支撑凸坝在同一工艺中同时形成。
本实施例中支撑臂、支撑柱以及支撑凸坝的材质是光刻胶，首先，将光刻胶整面涂布于保护基板或者晶圆上，通过曝光显影工艺图案化并定型。设计人员可以根据支撑臂的材质、工艺参数、密封空腔的体积、功能区的大小和位置等因素合理设计支撑柱427的尺寸以及位置。
当然，支撑臂、支撑柱以及支撑凸坝的材质不限定为有机材料，任一者可以是无机材料，如氧化硅、氮化硅、氮氧化硅等绝缘介质材料，通过沉积工艺形成于晶圆或者保护基板上，然后采用刻蚀工艺进行图形化。
黏合剂可以为高分子粘接材料，例如硅胶、环氧树脂、苯并环丁烯等聚合物材料。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
Claims (14)
1.一种半导体芯片封装结构，包括：
半导体芯片，其一面设置有功能区；
保护基板，覆盖所述半导体芯片具有功能区的一面；
支撑结构，位于所述半导体芯片与所述保护基板之间，所述支撑结构包括多个首尾相接的支撑臂，所述支撑臂与所述半导体芯片以及所述保护基板包围形成密封空腔，所述功能区位于所述密封空腔内；
其特征在于，
至少一个支撑臂上具有至少一个朝向所述功能区方向延伸的支撑凸坝。
2.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述支撑凸坝的横截面为长方形或者正方形。
3.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述支撑凸坝的长度范围是100微米至450微米之间。
4.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述支撑臂以及所述支撑凸坝的材质为感光胶。
5.根据权利要求1所述的半导体芯片封装结构，其特征在于，至少一个支撑臂上设置至少一个开口，所述开口中填充有黏合剂。
6.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述密封空腔内包括至少一个支撑柱。
7.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述支撑臂以及所述支撑凸坝的其中一个端面设置有凹槽结构。
8.一种半导体芯片的封装方法，包括：
提供晶圆，所述晶圆包括网格状排布的多个半导体芯片，所述半导体芯片的一面设置有功能区；
提供保护基板；
在所述晶圆和所述保护基板两者之一上形成网格状排布的多个支撑结构，每一支撑结构包括多个首尾相接的支撑臂；
利用黏合剂将所述晶圆与所述保护基板对位压合，所述支撑臂与所述晶圆以及所述保护基板包围形成网格状排布的多个密封空腔，一个功能区位于一个空腔内；
其特征在于，
每一支撑结构的至少其中一个支撑臂上包括至少一个朝向所述功能区方向延伸的支撑凸坝。
9.根据权利要求8所述的半导体芯片的封装方法，其特征在于，每一支撑结构的至少一个支撑臂上设置有至少一个开口，当所述晶圆与所述保护基板对位压合后，所述黏合剂填充所述开口。
10.根据权利要求8所述的半导体芯片的封装方法，其特征在于，所述支撑结构的材质为感光胶，形成所述支撑结构的步骤包括：
1)在所述晶圆与所述保护基板两者之一上涂布感光胶；
2)通过曝光显影工艺形成网格状排布的多个支撑结构。
11.根据权利要求8所述的半导体芯片的封装方法，其特征在于，所述支撑凸坝的横截面为长方形或者正方形。
12.根据权利要求8所述的半导体芯片的封装方法，其特征在于，所述支撑凸坝的长度范围是100微米至450微米之间。
13.根据权利要求8所述的半导体芯片的封装方法，其特征在于，在所述晶圆与所述保护基板两者之一上形成多个支撑柱，所述支撑柱位于所述密封空腔内。
14.根据权利要求8所述的半导体芯片的封装方法，其特征在于，在所述支撑臂以及所述支撑凸坝的端面设置凹槽。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610146251.XA CN105655365B (zh) | 2016-03-14 | 2016-03-14 | 半导体芯片封装结构及其封装方法 |
| PCT/CN2017/076577 WO2017157273A1 (zh) | 2016-03-14 | 2017-03-14 | 半导体芯片封装结构及其封装方法 |
| TW106108402A TWI667734B (zh) | 2016-03-14 | 2017-03-14 | 半導體晶片封裝結構及其封裝方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610146251.XA CN105655365B (zh) | 2016-03-14 | 2016-03-14 | 半导体芯片封装结构及其封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105655365A true CN105655365A (zh) | 2016-06-08 |
| CN105655365B CN105655365B (zh) | 2020-03-24 |
Family
ID=56493312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610146251.XA Active CN105655365B (zh) | 2016-03-14 | 2016-03-14 | 半导体芯片封装结构及其封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105655365B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107146798A (zh) * | 2017-05-11 | 2017-09-08 | 北京工业大学 | 一种影像芯片的封装结构 |
| WO2017157273A1 (zh) * | 2016-03-14 | 2017-09-21 | 苏州晶方半导体科技股份有限公司 | 半导体芯片封装结构及其封装方法 |
| CN110663178A (zh) * | 2017-05-26 | 2020-01-07 | 株式会社村田制作所 | 电子部件以及具备该电子部件的模块 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050247992A1 (en) * | 2004-05-10 | 2005-11-10 | Sharp Kabushiki Kaisha | Semiconductor device, manufacturing method of semiconductor device and module for optical device |
| CN101083241A (zh) * | 2006-03-07 | 2007-12-05 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| US20090267209A1 (en) * | 2008-04-25 | 2009-10-29 | Oki Semiconductor Co., Ltd | Semiconductor device |
| US20090294887A1 (en) * | 2008-05-29 | 2009-12-03 | Takashi Hirano | Semiconductor device |
| CN101689534A (zh) * | 2007-07-19 | 2010-03-31 | 株式会社藤仓 | 半导体封装体及其制造方法 |
| US20100117181A1 (en) * | 2008-11-13 | 2010-05-13 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
| CN102130090A (zh) * | 2009-12-31 | 2011-07-20 | 精材科技股份有限公司 | 芯片封装体及其制造方法 |
| CN102136486A (zh) * | 2010-01-22 | 2011-07-27 | 三星电子株式会社 | 半导体封装件 |
| CN102214666A (zh) * | 2010-04-06 | 2011-10-12 | 胜开科技股份有限公司 | 具有封装结构的晶圆级影像感测器模块及其制造方法 |
| CN105185751A (zh) * | 2015-08-18 | 2015-12-23 | 苏州晶方半导体科技股份有限公司 | 半导体芯片封装结构及其封装方法 |
| CN205508822U (zh) * | 2016-03-14 | 2016-08-24 | 苏州晶方半导体科技股份有限公司 | 半导体芯片封装结构 |
-
2016
- 2016-03-14 CN CN201610146251.XA patent/CN105655365B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050247992A1 (en) * | 2004-05-10 | 2005-11-10 | Sharp Kabushiki Kaisha | Semiconductor device, manufacturing method of semiconductor device and module for optical device |
| CN101083241A (zh) * | 2006-03-07 | 2007-12-05 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN101689534A (zh) * | 2007-07-19 | 2010-03-31 | 株式会社藤仓 | 半导体封装体及其制造方法 |
| US20090267209A1 (en) * | 2008-04-25 | 2009-10-29 | Oki Semiconductor Co., Ltd | Semiconductor device |
| US20090294887A1 (en) * | 2008-05-29 | 2009-12-03 | Takashi Hirano | Semiconductor device |
| US20100117181A1 (en) * | 2008-11-13 | 2010-05-13 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
| CN102130090A (zh) * | 2009-12-31 | 2011-07-20 | 精材科技股份有限公司 | 芯片封装体及其制造方法 |
| CN102136486A (zh) * | 2010-01-22 | 2011-07-27 | 三星电子株式会社 | 半导体封装件 |
| CN102214666A (zh) * | 2010-04-06 | 2011-10-12 | 胜开科技股份有限公司 | 具有封装结构的晶圆级影像感测器模块及其制造方法 |
| CN105185751A (zh) * | 2015-08-18 | 2015-12-23 | 苏州晶方半导体科技股份有限公司 | 半导体芯片封装结构及其封装方法 |
| CN205508822U (zh) * | 2016-03-14 | 2016-08-24 | 苏州晶方半导体科技股份有限公司 | 半导体芯片封装结构 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017157273A1 (zh) * | 2016-03-14 | 2017-09-21 | 苏州晶方半导体科技股份有限公司 | 半导体芯片封装结构及其封装方法 |
| CN107146798A (zh) * | 2017-05-11 | 2017-09-08 | 北京工业大学 | 一种影像芯片的封装结构 |
| CN110663178A (zh) * | 2017-05-26 | 2020-01-07 | 株式会社村田制作所 | 电子部件以及具备该电子部件的模块 |
| CN110663178B (zh) * | 2017-05-26 | 2023-01-17 | 株式会社村田制作所 | 电子部件以及具备该电子部件的模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105655365B (zh) | 2020-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1139435B1 (en) | Chip scale packaging method for optical image sensor integrated circuits | |
| US8378441B2 (en) | Manufacturing method and structure of a wafer level image sensor module with package structure | |
| CN102157400B (zh) | 高集成度晶圆扇出封装方法 | |
| CN103400808B (zh) | 影像传感器的晶圆级封装结构及封装方法 | |
| TWI303870B (en) | Structure and mtehod for packaging a chip | |
| US8633048B2 (en) | Method for fabricating package structure having MEMS elements | |
| CN105244360A (zh) | 感光芯片封装结构及其封装方法 | |
| TWI698989B (zh) | 影像傳感晶片的封裝方法以及封裝結構 | |
| CN105600738B (zh) | 一种用于晶圆级封装的密闭结构及其制造方法 | |
| CN104078479A (zh) | 图像传感器的晶圆级封装方法和图像传感器封装结构 | |
| CN106449546B (zh) | 影像传感芯片封装结构及其封装方法 | |
| CN105655365A (zh) | 半导体芯片封装结构及其封装方法 | |
| CN101488476B (zh) | 封装方法 | |
| CN105185751A (zh) | 半导体芯片封装结构及其封装方法 | |
| CN100416802C (zh) | 晶片级封装方法及结构 | |
| CN205508822U (zh) | 半导体芯片封装结构 | |
| CN205159328U (zh) | 感光芯片封装结构 | |
| CN202601616U (zh) | 红外传感器封装结构 | |
| CN203481209U (zh) | 影像传感器的晶圆级封装结构 | |
| CN103165545B (zh) | 晶片封装体及其形成方法 | |
| CN204991681U (zh) | 半导体芯片封装结构 | |
| CN105347290A (zh) | 一种用于芯片级封装的密闭结构及其制造方法 | |
| CN103779245A (zh) | 芯片封装方法及封装结构 | |
| TWI525763B (zh) | 晶片封裝體及其形成方法 | |
| CN204991710U (zh) | 封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |