CN102683346B - 动态随机存取存储器单元 - Google Patents

动态随机存取存储器单元 Download PDF

Info

Publication number
CN102683346B
CN102683346B CN201110425199.9A CN201110425199A CN102683346B CN 102683346 B CN102683346 B CN 102683346B CN 201110425199 A CN201110425199 A CN 201110425199A CN 102683346 B CN102683346 B CN 102683346B
Authority
CN
China
Prior art keywords
fin
field effect
effect transistor
formula field
fin formula
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110425199.9A
Other languages
English (en)
Other versions
CN102683346A (zh
Inventor
沃纳·郑林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102683346A publication Critical patent/CN102683346A/zh
Application granted granted Critical
Publication of CN102683346B publication Critical patent/CN102683346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种动态随机存取存储器单元，包含：第一鳍式场效应晶体管以及第二鳍式场效应晶体管。所述第一鳍式场效应晶体管包含第一鳍片、第二鳍片、沟槽和沟槽电容器。所述第二鳍式场效应晶体管与所述第一鳍式场效应晶体管相邻，包含第一鳍片、第二鳍片、沟槽、沟槽电容器、写入字元线和读取字元线。所述第二鳍式场效应晶体管的所述第一鳍片包含源极随耦晶体管。所述读取字元线堆迭于所述写入字元线之上。当所述读取字元线被施以高电位时，所述第二鳍式场效应晶体管的N+扩散与所述第一鳍式场效应晶体管的所述沟槽电容器之间的寄生耦接会使数据由所述第一鳍式场效应晶体管被读取出来。

Description

动态随机存取存储器单元
技术领域
本发明涉及动态随机存取存储器单元。
背景技术
在半导体存储器的领域里，众所追寻的是尽可能在一块小尺寸面积中同时容纳许多元件。为了实现此目标，各种不同的元件结构与布局便大量被提出。例如，某些动态随机存取存储器单元(Dynamic Random Access Memorycell，DRAM cell)使用堆迭式(stacked)晶体管来在特定尺寸面积下增加晶体管的数量，而鳍式场效应晶体管(Fin Field Effect Transistor，FinFET)则是促进动态随机存取存储器单元尺寸微缩化(miniaturization)的另一技术。鳍式场效应晶体管在一个沟槽(trench)的两侧各有一个鳍片(fin)，每一个鳍片的两端分别为源极与漏极，而栅极则是包附在所述鳍片上。
近来半导体技术已发展至将动态随机存取存储器单元的面积微缩至四倍的特征尺寸平方单位(4(feature size)2，4F2)，其中特征尺寸(F)在半导体领域中为一标准参数(standard parameter)。一个典型的存储器单元包含读取字元线(read word line)、写入字元线(write word line)、沟槽电容器(trenchcapacitor)，以及比特线/数字线(bit line/digit line)以传送电荷。在大多数的动态随机存取存储器操作中，读取周期(read cycle)是破坏性的(destructive)，也即数据在被读取之后需要被自动重新写入。然而，互补式金氧半导体图像传感器(Complementary Metal-Oxide-Semiconductor image sensor，CMOSimage sensor)的读取周期却不属破坏性，因而允许读取程序可快速完成，但是一个互补式金氧半导体图像传感器却需要三个晶体管来实现，并不能满足尺寸微缩化的目标。
发明内容
因此本发明目的之一在于提供一种动态随机存取存储器，其可在最小面积之下仍可具有高存储器单元密度。
依据本发明的实施例，提供一种动态随机存取存储器单元，包含第一鳍式场效应晶体管以及第二鳍式场效应晶体管。所述第一鳍式场效应晶体管具有U型截面，并包含有第一鳍片、第二鳍片、沟槽和沟槽电容器。所述第一鳍式场效应晶体管的所述第二鳍片与所述第一鳍式场效应晶体管的所述第一鳍片相对设置。所述第一鳍式场效应晶体管的沟槽设置于所述第一鳍式场效应晶体管的所述第一鳍片与所述第二鳍片之间。所述第一鳍式场效应晶体管的沟槽电容器用来储存电荷。所述第二鳍式场效应晶体管与所述第一鳍式场效应晶体管相邻，其中所述第二鳍式场效应晶体管具有U型截面，并包含第一鳍片、第二鳍片、沟槽、沟槽电容器、写入字元线和读取字元线。所述第二鳍式场效应晶体管的所述第一鳍片包含源极随耦晶体管。所述第二鳍式场效应晶体管的所述第二鳍片包含存取晶体管。所述写入字元线设置于所述第二鳍式场效应晶体管的所述沟槽之中。所述读取字元线，设置于所述第二鳍式场效应晶体管的所述沟槽之中，并且堆迭于所述写入字元线之上。当所述第二鳍式场效应晶体管的所述读取字元线被施以高电位时，所述第二鳍式场效应晶体管的N+扩散与所述第一鳍式场效应晶体管的所述沟槽电容器之间的寄生耦接会使数据由所述第一鳍式场效应晶体管读取出来。
采用本发明的动态随机存取存储器单元，由于运用源极随耦晶体管可将多个读取程序与多个写入程序隔离(isolation)，所以字元线上的扰动(fluctuation)并不会影响读取已储存于电容器的电荷时的准确度。另外，因为高传送电流的关系，可免除读取字元线的关闭状态(off-state)的影响。此外，由于用以写入的存取存储器与用以读取的存取存储器运用于不同的存储器单元，所以用以写入的存取存储器与用以读取的存取存储器可共享同一沟槽，因而减少元件拥挤的情形。再者，在任何情形下，关于用以写入的存取存储器与源极随耦晶体管之间的耦接，以及用以读取的跨越源极随耦晶体管与存取存储器的寄生耦接，其代表在任何时刻，仅需将面对字元线的一侧的晶体管启动即可。
附图说明
图1为本发明一实施例中的动态随机存取存储器内鳍式场效应晶体管的布局的示意图。
图2为图1所示的动态随机存取存储器的布局的俯视图。
其中，附图标记说明如下：
100                         动态随机存取存储器
103                         源极随耦晶体管
107、111                    存取晶体管
109                         电容器
具体实施方式
如业界所周知，一个典型的存储器单元使用十字线(crosshair)技术，也即多个比特线与多个字元线彼此垂直相交，而一个鳍式场效应晶体管的读取字元线与写入字元线彼此堆迭，并与多个比特线相交。此外，一个用以写入的存取晶体管位于所述鳍式场效应晶体管中的一侧，而另一个用以读取的存取晶体管则位于所述鳍式场效应晶体管中的另一侧。当比特线上有数据时，所述写入字元线会被施以高电位以导通沟槽电容器，因此，所述沟槽电容器将会进行充电或放电。当所述读取字元线被选用(asserted)时，所述读取晶体管则会将所述沟槽电容器上的数据读出。
虽然一个互补式金氧半导体图像传感器需要三个晶体管，但如何将三个晶体管布局在面积为4F2的存储器单元上却是相当困难，因此本发明的目的之一在于提供一个新颖的解决方案来达成此一目标。
请参阅图1，图1为本发明一实施例中的动态随机存取存储器100内多个鳍式场效应晶体管的布局示意图。由图可知，每一鳍式场效应晶体管包含堆迭式读取字元线WLR与写入字元线WLW、位于鳍片上的栅极，以及源极随耦晶体管103(source follower transistor)。请注意，图1为动态随机存取存储器的x方向切面图，而并未显示y方向切面图，主要是因为其具有一标准十字线布局(standard crosshair layout)。
在一典型鳍式场效应晶体管中，位于所述鳍式场效应晶体管的左鳍的晶体管会藉由启动读取字元线来读取沟槽电容器，因此晶体管与读取字元线可跨越比特线而耦接在一起(并未显示在图中)；而位于所述鳍式场效应晶体管的右鳍的晶体管则是藉由存取沟槽电容器来使沟槽电容器依据相交的比特线上的目前数据来进行充电或放电(并未显示在图中)。
如图1所示，本实施例的读取程序与公知操作并不相同。对于写入程序来说，写入程序与公知技术相同，即写入字元线首先会被施以高电位，接着使电流得以经由鳍式场效应晶体管的右鳍上用以写入的存取晶体管107而流入电容器109。然而，对于读取程序来说，则是由一相邻鳍式场效应晶体管的读取字元线来存取电容器109，换言之，第一条写入字元线的互补(complementary)读取字元线会是中间的读取字元线，上述可利用源极随耦晶体管103来实现。此外，右鳍上端的存储器单元节点(cell node)比右鳍的栅极来得大，并为N型掺杂(n-type doping)，而所述N型掺杂可产生N+扩散(N+diffusion)。上述的寄生耦接(parasitic coupling)使电荷得以跨过连接而传导并流入源极随耦晶体管103，也因为源极随耦晶体管103的寄生耦接，当所述相邻鳍式场效应晶体管的读取字元线被施以高电位时，用以读取的存取晶体管111得以存取电容器109中的电荷。
以上说明了在两个相邻存储器单元之间会存在对角耦合(diagonalcoupling)，因而形成一个具有三个晶体管的存储器单元的结构，并且使CMOS图像传感器所需的多层级储存(multi-level storage)得以实现，更提供了一个高密度的动态随机存取存储器。
请参阅图2，以更进一步了解本发明的精神。图2为图1所示的动态随机存取存储器100的布局俯视图(top-down view)，此外，与多个读取字元线与多个写入字元线相交的多个比特线也显示于图2中。虽然所述多个读取字元线与所述多个写入字元线在此一俯视图中似乎为单独一条字元线WL，实际上，所述多个读取字元线与所述多个写入字元线彼此堆迭，其中所述多个读取字元线堆迭在所述多个写入字元线上方(请参阅图1)。
初始时，比特线上会有数据，接下来，写入字元线被施以高电位，使得用以写入的存取晶体管107传送所述比特线上的电流至电容器109而被储存，而源极随耦晶体管103的N+扩散可使所储存的电荷被跨越传送(transferredacross)。当相邻的读取字元线被施以高电位时，相邻的用以读取的存取晶体管111便可启动读取动作，以及寄生耦接会使所述读取字元线读取储存在电容器109内的多个数据。
由于运用源极随耦晶体管可将多个读取程序与多个写入程序隔离(isolation)，所以字元线上的扰动(fluctuation)并不会影响读取已储存于电容器的电荷时的准确度。另外，因为高传送电流的关系，可免除读取字元线的关闭状态(off-state)的影响。
此外，源极随耦晶体管的运用是指鳍式场效应晶体管的一沟槽会被用来做为用以写入的存取存储器与用以读取的存取存储器，而所述鳍式场效应晶体管的另一沟槽会被用来做为连接源极随耦晶体管与电容器的栅极。由于用以写入的存取存储器与用以读取的存取存储器运用于不同的存储器单元，所以用以写入的存取存储器与用以读取的存取存储器可共享同一沟槽，因而减少元件拥挤的情形。再者，在任何情形下，关于用以写入的存取存储器与源极随耦晶体管之间的耦接，以及用以读取的跨越源极随耦晶体管与存取存储器的寄生耦接，其代表在任何时刻，仅需将面对字元线的一侧的晶体管启动即可。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (3)

1.一种动态随机存取存储器单元，包含：
第一鳍式场效应晶体管，具有U型截面，并包含有：
第一鳍片；
第二鳍片，与所述第一鳍式场效应晶体管的所述第一鳍片相对设置；
沟槽，设置于所述第一鳍式场效应晶体管的所述第一鳍片与所述第二鳍片之间；以及
沟槽电容器，用来储存电荷；以及
第二鳍式场效应晶体管，其与所述第一鳍式场效应晶体管相邻，其中所述第二鳍式场效应晶体管具有U型截面，并包含：
第一鳍片，包含：
源极随耦晶体管；
第二鳍片，与所述第二鳍式场效应晶体管的所述第一鳍片相对设置，
并包含：
存取晶体管；
沟槽，设置于所述第二鳍式场效应晶体管的所述第一鳍片与所述第二鳍片之间；
沟槽电容器，用来储存电荷；
写入字元线，设置于所述第二鳍式场效应晶体管的所述沟槽之中；以及
读取字元线，其设置于所述第二鳍式场效应晶体管的所述沟槽之中，并且堆迭于所述写入字元线之上；
其中当所述第二鳍式场效应晶体管的所述读取字元线被施以高电位时，所述第二鳍式场效应晶体管的N+扩散与所述第一鳍式场效应晶体管的所述沟槽电容器之间的寄生耦接会使数据由所述第一鳍式场效应晶体管读取出来。
2.如权利要求1所述的动态随机存取存储器单元，其特征在于，所述动态随机存取存储器单元是互补式金氧半导体图像传感器。
3.如权利要求1所述的动态随机存取存储器单元，其特征在于，所述动态随机存取存储器单元的面积为4F2，其中F为标准参数。
CN201110425199.9A 2011-03-14 2011-12-16 动态随机存取存储器单元 Active CN102683346B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/046,798 2011-03-14
US13/046,798 US8497550B2 (en) 2011-03-14 2011-03-14 Multi-level DRAM cell using CHC technology

Publications (2)

Publication Number Publication Date
CN102683346A CN102683346A (zh) 2012-09-19
CN102683346B true CN102683346B (zh) 2015-02-04

Family

ID=46815033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110425199.9A Active CN102683346B (zh) 2011-03-14 2011-12-16 动态随机存取存储器单元

Country Status (3)

Country Link
US (1) US8497550B2 (zh)
CN (1) CN102683346B (zh)
TW (1) TWI456740B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312321B2 (en) 2015-08-28 2019-06-04 International Business Machines Corporation Trigate device with full silicided epi-less source/drain for high density access transistor applications
CN116709765A (zh) * 2022-02-25 2023-09-05 长鑫存储技术有限公司 半导体结构的制作方法、半导体结构及存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929477A (en) * 1997-01-22 1999-07-27 International Business Machines Corporation Self-aligned diffused source vertical transistors with stack capacitors in a 4F-square memory cell array
US6114725A (en) * 1997-01-22 2000-09-05 International Business Machines Corporation Structure for folded architecture pillar memory cell
CN101983422A (zh) * 2008-04-03 2011-03-02 美光科技公司 具有驱动器的数据单元及其制造方法和操作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929477A (en) * 1997-01-22 1999-07-27 International Business Machines Corporation Self-aligned diffused source vertical transistors with stack capacitors in a 4F-square memory cell array
US6077745A (en) * 1997-01-22 2000-06-20 International Business Machines Corporation Self-aligned diffused source vertical transistors with stack capacitors in a 4F-square memory cell array
US6114725A (en) * 1997-01-22 2000-09-05 International Business Machines Corporation Structure for folded architecture pillar memory cell
CN101983422A (zh) * 2008-04-03 2011-03-02 美光科技公司 具有驱动器的数据单元及其制造方法和操作方法

Also Published As

Publication number Publication date
US8497550B2 (en) 2013-07-30
US20120236629A1 (en) 2012-09-20
TWI456740B (zh) 2014-10-11
TW201238036A (en) 2012-09-16
CN102683346A (zh) 2012-09-19

Similar Documents

Publication Publication Date Title
CN105321557B (zh) 存储器芯片和用于制造存储器芯片的布局设计
CN101047186B (zh) 存储单元及相关的存储器装置
US9653162B2 (en) System and a method for designing a hybrid memory cell with memristor and complementary metal-oxide semiconductor
US20080203443A1 (en) Independently-Double-Gated Transistor Memory (IDGM)
US8508980B2 (en) Polarity dependent switch for resistive sense memory
JPH043463A (ja) 半導体メモリセル
CN102768848A (zh) 半导体器件、半导体组件及制造方法
US9330745B2 (en) Magnetic memory devices including magnetic memory cells having opposite magnetization directions
CN114171081A (zh) 一种嵌入式半导体随机存取存储器结构及其控制方法
CN102683346B (zh) 动态随机存取存储器单元
CN103681865B (zh) 包括不对称硅化物结构的场效应晶体管及相关器件
CN104347110B (zh) 半导体存储器件
CN105938834A (zh) 半导体器件
CN115719600B (zh) 存储单元、存储的方法、存储阵列、存储器及其制备方法
CN103714853B (zh) Nand型内容可寻址存储器
CN107484434A (zh) 非易失性sram存储器单元及非易失性半导体存储装置
WO2015171680A1 (en) Dram cells storing volatile and nonvolatile data
CN203325471U (zh) 存储器
CN109244236B (zh) 一种存储器结构
US20230380138A1 (en) Semiconductor element memory device
CN102280140B (zh) 双分离栅快闪存储阵列的编程方法
CN115148246A (zh) 阻变存储单元及存储阵列
CN105139888B (zh) 一种存储器
CN105190765A (zh) 直接传送推进存储器以及使用其的计算机系统
TW202415226A (zh) 記憶體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant