CN102670193A - 混成式三维神经元探针阵列 - Google Patents

Abstract

本发明公开了一种混成式三维神经元探针阵列，它包括：信号读出电路衬底，与所述信号读出电路衬底倒焊互连的探针阵列；所述探针阵列的每个探针包括：针尖，针身，以及针底座；相邻探针之间的针底座之间相互分离；相邻所述探针的所述针底座之间的间距范围为25至75微米，针尖由两个相邻交接的斜面和两个相互垂直交接的垂直面围成，两个所述垂直面垂直于所述硅衬底，所述斜面与所述垂直面之间的夹角为V形沟槽的两个斜面的夹角的1/2。该混成式三维神经元探针阵列的制备成品率高，并且制备工艺相对简单，适合大规模制备。

Description

混成式三维神经元探针阵列

技术领域

本发明属于微机电系统（Micro Electro Mechanical System，MEMS）技术领域，具体涉及一种混成式三维神经元探针阵列的制备方法。

背景技术

神经元微探针阵列是直接沟通大脑和外部客观世界的重要手段，是研究神经系统的有力工具、脑机接口的可行方案和神经修复的关键元件，在神经系统的基础研究、动物机器人、虚拟现实和神经系统康复医疗等方面具有重要而广泛的应用。

随着神经生物学的发展，在功能水平上的研究神经系统活动机制变得更为重要，研究重点集中于神经网络中多个神经元的协同活动，这需要同时记录大量神经元的信号。传统的金属丝和微吸管神经元探针只能测量单个或少数神经元的生物电势，不能满足当前神经生物学研究的要求。神经元微探针阵列采用成熟的半导体加工技术，在微探针上集成大量的微电极和信号处理电路，有效控制探针植入的损伤，提供10-100μm级别的空间分辨率、满足神经元信号（100-10KHz，20-500μV）要求的频率分辨率和信噪比。

从1969年起，国际上针对神经元微探针制备开展了广泛而深入的研究。国际上有以美国密西根大学和犹他大学为代表的两大技术路线。密西根大学成功制备集成了信号放大电路的二维多通路微探针，并在此基础上组装成三维微探针。密西根探针的制备过程的缺点是单片集成需要对标准CMOS工艺进行调整，而且三维组装工艺繁复（参阅文献：K.D.WISE,D.J.ANDERSON,J.F.HETKE,D.R.KIPKE,AND K.NAJAFI.“Wireless Implantable Microsystems:High-DensityElectronic Interfaces to the Nervous System”.PROCEEDINGS OF THE IEEE,VOL.92,NO.1,76-97,JANUARY 2004）。犹他大学采用划片机划片和两次湿法腐蚀结合的方法，制备大规模的硅基准三维探针阵列，并获得了一定的应用。犹他探针制备过程的缺点是高温烧结工艺和湿法腐蚀工艺破坏CMOS电路，导致探针与读出电路无法直接集成，从而使得每根探针都有一个引线口，由此导致引脚过多，从而限制了探针规模（参阅文献：Kelly E.Jones,Patrick K.Campbell,and Richard A.Normann.”A Glass/Silicon CompositeIntracortical Electrode Array.”Annals of Biommedical Engineering,Vol.20,423-437,1992）。为了解决上述问题，William R.Patterson等人的论文中（文献：William  R.Patterson,Yoon-Kyu  Song,et.al.“AMicroelectrode/Microelectronic Hybrid Device for Brain ImplantableNeuroprosthesis Applications.”IEEE TRANSACTIONS ON BIOMEDICALENGINEERING,NO 10,VOL.51,1845-1853,OCTOBER 2004）提出用混成方法将制备好的犹他探针倒焊到读出电路上。该方法在实施上具有难度，制备好的犹他探针是脆弱的微细结构，犹他探针底部为玻璃和硅的脆弱的复杂镶嵌结构，倒焊过程中需要两次借助夹具来夹持，夹具夹紧探针本身容易导致底部碎裂，在倒焊的加压过程中也容易导致底部破裂，当探针规模大底部面积大的时候这个问题更是突出。

发明内容

本发明的目的之一在于，提高混成式三维神经元探针阵列的制备成品率。

本发明的又一目的在于，简化混成式三维神经元探针阵列的制备功工艺。

为实现以上目的或者其他目的，本发明提供以下技术方案。

按照本公开的一方面，提供一种混成式三维神经元探针阵列的制备方法，其包括以下步骤：

提供用于制备探针阵列的硅衬底，在所述硅衬底的正面上构图形成第一切割标记和第二切割标记；

在所述硅衬底的背面上构图制备用于将探针阵列的探针的信号引出的第一焊点；

在所述硅衬底的背面上切割形成隔离槽，所述隔离槽使所述硅衬底背面上形成有用于相应形成探针的针底座的硅岛阵列；

提供信号读出电路衬底，并在所述信号读出电路衬底上制备第二焊点；

通过所述第一焊点和第二焊点之间的对应焊接连接实现所述硅衬底与所述信号读出电路衬底之间倒焊互连；

依据所述第二切割标记，在所述硅衬底的正面上切割形成多行多列的V形沟槽，以在所述硅衬底的正面形成锥形台阵列；

依据所述第一切割标记，将所述硅衬底铣切以形成分离的用于形成探针阵列的硅柱阵列，所述锥形台的锥角或部分锥角保留在所述硅柱之上用于形成探针的针尖；以及在硅柱阵列上制备电极以形成探针阵列。

按照本发明一实施例的制备方法，其中，在所述制备电极步骤之后，还包括步骤：

形成覆盖除针尖部分之外的探针阵列的绝缘层。

按照本发明又一实施例的制备方法，其中，在构图制备所述第一焊点时，构图形成用于切割形成所述隔离槽的第三对准标记。

优选地，所述硅衬底的电阻率范围为0.001Ω·cm至0.01Ω·cm。

按照本发明还一实施例的制备方法，其中，所述第一焊点包括第一铟柱以及第一焊点下金属层，所述第一铟柱形成于所述第一焊点下金属层上；所述第二焊点包括第二铟柱以及第二焊点下金属层，所述第二铟柱形成于所述第二焊点下金属层上。

在之前所述任一实施例的制备方法中，优选地，所述第一焊点下金属层和第二焊点下金属层是Ti/Pt/Au的复合金属层，或者是Cr/Au复合层。

在之前所述任一实施例的制备方法中，优选地，所述第一焊点下金属层的面积小于所述针底座的面积。

在之前所述任一实施例的制备方法中，优选地，所述第一铟柱为单个铟柱形成，或者为多个铟柱阵列形成。

在之前所述任一实施例的制备方法中，优选地，所述硅岛阵列的硅岛基本为正方形，所述硅柱阵列的硅柱在平行于硅衬底表面方向的截面基本为正方形，

在之前所述任一实施例的制备方法中，优选地，所述隔离槽的深度是所述硅衬底的厚度的1/10至1/2。

在之前所述任一实施例的制备方法中，优选地，所述隔离槽的宽度是相邻所述探针之间的空间间距的1/8至1/4。

在之前所述任一实施例的制备方法中，优选地，在铣切步骤中铣切所述硅衬底的深度大于所述硅衬底的厚度与所述隔离槽的深度之差、且小于所述硅衬底的厚度。

在之前所述任一实施例的制备方法中，优选地，所述V形沟槽的两个斜面之间的夹角大致为60°。

在之前所述任一实施例的制备方法中，优选地，所述V形沟槽的深度为探针的边长的1.732倍至2.5倍。

在之前所述任一实施例的制备方法中，优选地，所述V形沟槽的深度基本等于180μm。

在之前所述任一实施例的制备方法中，优选地，所述锥形台阵列的锥形台由四个斜面和一个顶面围成。

在之前所述任一实施例的制备方法中，优选地，所述电极为Ti/Pt或Cr/Au复合金属层。

在之前所述任一实施例的制备方法中，优选地，所述绝缘层为C型聚对二甲基苯、SU8型光刻胶或者聚酰亚胺的有机薄膜。

在之前所述任一实施例的制备方法中，优选地，所述针尖基本由所述锥形台的锥角或部分锥角的两个斜面以及所述硅柱阵列的硅柱的两个垂直面围成。

按照本公开的又一方面，提供一种混成式三维神经元探针阵列，其特征在于，使用以上所述及的任意一种制备方法制备形成，其中，所述混成式三维神经元探针阵列包括：

信号读出电路衬底，与所述信号读出电路衬底倒焊互连的探针阵列；

所述探针阵列的每个探针包括：针尖，针身，以及针底座；

相邻探针之间的针底座之间相互分离。

按照本发明一实施例的混成式三维神经元探针阵列，其中，还包括：覆盖除针尖部分之外的探针阵列的绝缘层。

较佳地，相邻所述探针的所述针底座之间的间距范围为25至75微米。

较佳地，所述针尖由两个相邻交接的斜面和两个相互垂直交接的垂直面围成，两个所述垂直面垂直于所述硅衬底，所述斜面与所述垂直面之间的夹角为V形沟槽的两个斜面的夹角的1/2。

按照本公开的还一方面，提供一种划槽刀，用于在以上所述及的任意一制备方法过程中切割形成多行多列的V形沟槽，所述划槽刀的刃面夹角基本等于V形沟槽的斜面之间的夹角。

较佳地，所述划槽刀的刃面夹角大于或等于60°且小于或等于75°。

本发明的技术效果是，采用有斜面刃的划槽刀直接切割出针尖的斜面，然后采铣刀将硅衬底铣切成分离的探针阵列，避免了犹他探针的切割后的两次腐蚀过程，并且划槽和铣切工艺实施难度小，硅衬底不易碎裂，因此制备工艺简单。而且，探针阵列切割后直接立在厚实的信号读出电路衬底上，后继对芯片的操作导致电路衬底碎片的可能性低。整体上来说，该发明的制备成品率相对较高，适用于大规模制备。

附图说明

从结合附图的以下详细说明中，将会使本发明的上述和其他目的及优点更加完全清楚，其中，相同或相似的要素采用相同的标号表示。

图1是在硅衬底正面形成切割标记后的结构示意图，其中，图1（a）为硅衬底的截面图，图1（b）为硅衬底的俯视图；

图2是在硅衬底背面形成焊点后的截面结构示意图；

图3是在硅衬底背面构图形成隔离槽后的截面结构示意图；

图4是在信号读出电路衬底上形成焊点后的截面结构示意图；

图5是信号读出电路衬底与硅衬底通过焊点倒焊互连后的截面结构示意图；

图6是在硅衬底的正面采用划槽刀切割出V形沟槽后的结构示意图，其中，图6（a）为硅衬底的截面图，图6（b）为通过V形沟槽在硅衬底的正面形成的锥形台阵列的俯视图；

图7是在硅衬底上采用铣刀铣切形成探针阵列后的结构示意图，其中，图7（a）为截面图，图7（b）为铣切后形成的探针的针尖部分的立体结构示意图；

图8是在探针阵列上制备电极后的截面结构示意图；

图9所示为沉积绝缘层后形成的混成式三维神经元探针阵列的截面结构示意图。

图10是本发明一实施例的使用的划槽刀的结构示意图。

具体实施方式

下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解，根据本发明的技术方案，在不变更本发明的实质精神下，本领域的一般技术人员可以提出可相互替换的其他实现方式。因此，以下具体实施方式以及附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者视为对本发明技术方案的限定或限制。

在附图中，为了清楚起见，夸大了层和区域的厚度，并且，由于刻蚀等引起的圆润等形状特征未在附图中示意出。

在本文描述中，使用方向性术语（例如“上”、“下”、“正面”和“背面”等）以及类似术语来描述的各种结构实施例表示附图中示出的方向或者能被本领域技术人员理解的方向。这些方向性术语用于相对的描述和澄清，而不是要将任何实施例的定向限定到具体的方向或定向。

本发明提供的混成式三维神经元探针阵列基本地包括探针阵列以及能够与该探针阵列电连接的信号读出电路，该信号读出电路形成于信号读出电路衬底上，信号读出电路的具体形式在本发明中不是限制性的，在以下图中也未具体示例给出。本文中的“混成式三维神经元探针阵列”的“三维神经元探针”可以且不限于为准三维神经元探针。

图1至图9为按照本发明一实施例的混成式三维神经元探针阵列制备方法制备图9所示实施例混成式三维神经元探针阵列的结构变化示意图。图1所示为在硅衬底正面形成切割标记后的结构示意图，其中，图1（a）为硅衬底的截面图，图1（b）为硅衬底的俯视图；图2所示为在硅衬底背面形成焊点后的截面结构示意图；图3所示为在硅衬底背面构图形成隔离槽后的截面结构示意图；图4所示为在信号读出电路衬底上形成焊点后的截面结构示意图；图5所示为信号读出电路衬底与硅衬底通过焊点倒焊互连后的截面结构示意图；图6所示为在硅衬底的正面采用划槽刀切割出V形沟槽后的结构示意图，其中，图6（a）为硅衬底的截面图，图6（b）为通过V形沟槽在硅衬底的正面形成的锥形台阵列的俯视图；图7所示为在硅衬底上采用铣刀铣切形成探针阵列后的结构示意图，其中，图7（a）为截面图，图7（b）为铣切后形成的探针的针尖部分的立体结构示意图；图8所示为在探针阵列上制备电极后的截面结构示意图；图9所示为沉积绝缘层后形成的混成式三维神经元探针阵列的截面结构示意图。以下结合图1至图9实例性的地说明阵列规模为5×5（在此为探针个数）的混成式三维神经元探针阵列的制备方法过程，并说明该三维神经元探针阵列实施例的结构。

首先，步骤S10，提供硅衬底110，如图1（a）和图1（b）所示，在该实施例中，在硅衬底110正面制备形成第一切割标记120、第二切割标记130，还可以在硅衬底110的背面形成光刻用的对准标记。硅衬底110的厚度基本直接决定了探针的高度，其厚度范围可以为1.0mm-3mm，例如，1.5mm；硅衬底110也可以影响探针的电阻，因此，优选地，采用重掺杂的硅片，电阻率范围为0.001-0.01Ω·cm，这样，可以降低探针本身的体电阻。第一切割标记120可以采用金属线；具体地，可以在正面蒸发一层金属，例如铝，然后通过光刻腐蚀的方法制备金属线的图案；也可以采用剥离的方法来制备金属线。金属线的正面的第一切割标记130供以后的划出V形沟槽步骤中对准使用，金属线的正面的第二切割标记120供以后的正面形成的锥形台阵列步骤中对准使用。第一切割标记130和第二切割标记120具体形状如图2示意，圆点140示意预定形成的探针的大致位置，第一切割标记130和第二切割标记120也基本地决定了其后步骤中形成的探针的位置。

进一步，步骤S20，在硅片衬底110的背面上制备用于将探针的信号引出的焊点。如图2a和2b所示，在该实施例中，焊点包括铟柱160以及焊点下金属层（UBM）150，具体采用双面光刻技术，依照正面的对准标记（可以在步骤S10中形成），在背面采用剥离的方法制备UBM150和铟柱160。UBM150可以是Ti/Pt/Au的复合金属层，Ti/Pt/Au的厚度分别20nm/50nm/50nm；UBM150也可以是Cr/Au，Cr/Au厚度是20nm/1000nm。每一个UBM150对应一根探针，UBM150的面积大小不大于探针的针底座410的面积大小，但是其边长不小于相邻探针的中心之间的距离的40%；UBM150典型边长大小为200μm。每个UBM150上可以只有一个铟柱，铟柱160的边长可以为UBM150的边长的90%（如图2b所示）。每个UBM160上也可以形成有一组小的铟柱阵列，例如，每个铟柱的面积大小为10μm×10μm，间距为10μm，规模为9×9。在制备UBM150的同时，可以形成其后步骤S30中形成隔离槽180所需的第三切割标记170。

进一步，步骤S30，在硅衬底110的背面用划片刀在纵横两个方向切割出的隔离槽180。如图3所示，在该实施例中，隔离槽180的深度相对较浅，其深度等于或大于其后形成的探针的针底座410的高度。通过多条纵横排列的隔离槽180，在硅衬底110的背面形成5×5个硅岛阵列。在切割的过程中，划片刀可以对准第三切割标记170进行，切割位置之一可以为相邻的UBM150之间的中间线；具体也可以选择合适厚度尺寸的划片刀，控制隔离槽180的宽度尺寸，确保本次切割不伤害硅片背面的UBM和焊点。本次切割的切割位置之二为UBM阵列的最外围的外侧，此处切割的位置相对于最外围的UBM中心的距离与UBM内侧的切割槽与UBM中心点的距离相等。具体地，隔离槽180的深度是相对于探针的高度来说的，也就是相对于硅衬底110的厚度来说的，一般在硅衬底110的厚度（或者探针的高度）的1/10-1/2之间，硅衬底110的典型厚度为1.5mm，那么本步骤切割的隔离槽180的深度在150-750μm。隔离槽180的宽度是相对于相邻探针之间的空间距离来定义的，一般在相邻探针的距离的1/8-1/4，典型的探针的距离为400μm，那么本步骤切割的隔离槽180的宽度为50-100μm。

进一步，步骤S40，在信号读出电路衬底210上制备相应的焊点，该焊点用于与硅衬底110的背面的焊点对应焊接，其能用作信号读出电路的输入端。如图4所示，在该实施例中，信号读出电路衬底210上的信号读出电路上包含信号调理电路和多路选择电路等（图中未示出），将探针阵列探测的神经元信号放大后，通过多路选择电路将众多的神经元信号从有限的输出端口上输出。信号读出电路的输入端口阵列与探针阵列相对应，输入端口的位置和间距与探针的位置和间距分别是一致对应的。在信号读出电路衬底210的输入端的焊点在该实施例中包括UBM250和铟柱260，UBM250和铟柱260的制备方法以及要求与步骤S20中的UBM150和铟柱160一样，二者之间位置也一一对应，形状也可以一一对应相同，这样，在其后步骤S50中能方便地实现铟柱160与铟柱260之间的对应倒焊互连。

进一步，步骤S50，将硅衬底110与信号读出电路衬底210之间通过焊点实现倒焊互连。如图5所示，在该实施例中，采用倒装焊设备，例如FC150，将硅衬底110与信号读出电路衬底210的铟柱相应对准焊接互连在一起。在倒焊互连过程中，对硅衬底110和信号读出电路衬底210加热到100-150℃，加热温度不可超过铟的熔点155℃。

进一步，步骤S60，用具有倾斜角度的刃的划槽刀60，沿硅衬底110的正面的第二切割标记130，在硅衬底110的正面切割出V形沟槽，从而在硅衬底的正面形成的锥形台阵列。如图6a和6b所示，在该实施例中，可以先沿X方向切割，再沿Y方向切割，其具体切割的顺序不是限制性的；当然，沿X方向切割形成的沟槽与沿Y方向形成的沟槽的形状可以对应基本相同。

图10所示为本发明一实施例的使用的划槽刀的结构示意图。该划槽刀60在步骤S60中使用，用于切割出V形沟槽。刃的两个刃面610之间的夹角为θ，θ典型值为60°，θ越小切割形成的斜面越倾斜，最后形成的探针的针尖越尖，越有利于探针穿刺；θ的范围可以为60°-75°。划槽刀60的宽度不小于探针的宽度的两倍，典型宽度为200μm。依照步骤S10的第二切割标记130，进行切割。当划槽刀的θ为60°时，V形沟槽的深度为探针边长的1.732倍，典型的深度为173.2μm，考虑一定的切割余量，可以为180μm。切割后，硅片正面形貌基本地如图6b所示，由315、316、318、319四个斜面和顶面317组成一个锥形台，斜面315、316、318和319均由划槽刀60的倾斜的刃面切割硅衬底110形成，锥形台的顶面317上的第一切割标记120部分地残留，从而以下步骤S70中使用。

进一步，步骤S70，用平头刃的铣刀将硅衬底110铣切成相互分离的探针阵列40。如图7a所示，在该实施例中，本次铣切工艺与机械加工中的铣的工艺原理基本一致，平头刃的铣刀从相互垂直的两个方向将探针之间的硅铣去，使硅衬底成为分离的硅柱阵列形状以形成探针阵列。在该步骤中，依照步骤S10中制备的第一切割标记120，进行铣切。在步骤S60的切割过程中，硅衬底110的上表面形成了四方锥形台，在铣切的过程中，可以从以第一切割标记120对准，铣切的结果是只保留四方锥形台的其中一个锥角，其余部分的硅体均被铣去。如果铣刀的刀体宽度与相邻探针之间的间距一致，可以在相邻两探针之间切割一次。如果铣刀的刀体宽度小于相邻探针之间的间距，可以在相邻两探针之间进行多次铣切。铣切的深度是从硅衬底110的正面切割到硅衬底余下30μm左右厚为止，也即典型铣切割深度为1470μm，这样，隔离槽180之上的硅均被去除，实现了相邻探针之间的分离。当然，铣切的深度设定时，并不限于以上具体实施例，同样硅衬底余下的厚度不限于以上具体实施例，硅衬底余下的厚度也可以在20-100微米内设定，硅衬底余下的厚度要比铣刀的定位精度与跟硅衬底厚度的测量精度之和大两倍，从而避免刀片把整个硅划穿（避免破环信号读出电路衬底210），同时硅衬底余下的厚度也要使隔离槽180之上的硅均被去除。

探针阵列40的每根探针包括三部分，即针尖430、针身420和针底座410。针身420是由本次铣切形成的与信号读出电路衬底210垂直的四个面包围的硅柱。针尖430的具体结构在图7b中示出，在该实施例中，针尖430由步骤S60中的两个斜面315和316的一部分形成，也即针尖430的斜面315和316。针尖的垂直面431和432在切铣过程中形成，斜面315与垂直面432的角度基本为θ/2，斜面316与垂直面431的角度基本为θ/2，因此θ越小，针越尖。针底座410是由步骤S30切割形成的硅岛形成的，在本次铣切中，没有穿透整个硅片，保证铣切不损伤信号读出电路衬底210，同时本次铣切的深度与隔离槽180的深度之和是超过硅片本身的厚度的，确保本次铣切可以在隔离槽180之处切透硅衬底，硅岛余下的厚度就是针底座410的厚度。

进一步，步骤S80，在探针的表面溅射金属，制备电极440。如图8所示，在该实施例中，先在信号读出电路衬底210上滴正胶，例如经过稀释后具有良好流动性的AZ1500，通过胶的自然流动来覆盖信号读出电路衬底210表面；然后通过长时间的低温烘烤固化，例如50℃，8小时；然后溅射金属，例如Ti/Pt，厚度为20nm/50nm，或者例如是Cr/Au。溅射结束后，将样品浸入丙酮中，去除掉信号读出电路衬底210上的正胶，同时也去除正胶上的金属。溅射的金属附着在探针的针尖的斜面315、斜面316、垂直面431和垂直面432、针身420侧壁和针底座410的正面上，在信号读出电路衬底210上没有金属。这样可以保证探针之间不短路。如果金属没有覆盖针身420和针底座410也可以，因为探针的低电阻率的硅材料，不会引入较大的串联电阻。

进一步，步骤S90，在探针阵列40上淀积有机薄膜作为绝缘层510，然后去除针尖430的有机薄膜，露出金属电极440。在该实施例中，如图9所示，有机薄膜可以是C型聚对二甲基苯、SU8型光刻胶或者聚酰亚胺。在淀积有机薄膜之前，用聚酰亚胺胶带将信号读出电路衬底210四周的引线口覆盖住。C型聚对二甲基苯的典型厚度为5μm，聚酰亚胺的典型厚度是1μm。淀积有机薄膜后，将聚酰亚胺胶带去除。

电极440的暴露可以通过以下方法过程完成。

将探针穿过一张铝箔，铝箔的厚度为6μm。探针针尖的部分露出铝箔20-40μm，将信号读出电路衬底210放在另一张铝箔的上，将两张铝箔的边缘黏合在一起，以将探针阵列40和信号读出电路衬底210包裹在铝箔中，只露出针尖部分。然后用氧等离子体刻蚀有机薄膜510，从而可以露出针尖的金属，形成电极440。去掉铝箔，制备完成。

至此，形成了如图9所示实施例的混成式三维神经元探针阵列。该混成式三维神经元探针阵列中，探针阵列40的相邻探针的针底座410是完全分离的，也即相邻探针之间是完全分离的，并且还可以通过绝缘层510隔离，因此，探针之间的信号隔离好。

相比于犹他大学提出的混成式三维神经元探针阵列（参阅文献：Kelly E.Jones,Patrick K.Campbell,and Richard A.Normann.”A Glass/SiliconComposite Intracortical Electrode Array.”Annals of BiommedicalEngineering,Vol.20,423-437,1992），犹他大学制作的探针阵列（简称为“犹他探针”）中，先在硅衬底背面划浅槽，在硅衬底背面上形成硅岛阵列，然后在浅槽中填入玻璃粉，高温烧结玻璃粉形成一个玻璃网格框架。然后从硅衬底正面铣切硅衬底至玻璃框架上，将硅衬底切割成平头的方形硅柱阵列。玻璃网格框架是支撑结构，每一个网格中形成一根探针，通过玻璃框架使探针在电学上相互隔离。然后用两步湿法腐蚀将探针腐蚀成尖。对于犹他探针的制备过程来说，将硅衬底切割成平头的方形硅柱阵列后，衬底是一个玻璃网格和网格包含着硅的复合结构，结构非常脆弱。对这么脆弱的结构进行后继的多次复杂的操作，很容易使衬底破碎。而本发明的优点之一在探针阵列成型工艺，采用有斜面刃的划槽刀直接切割出针尖的斜面，然后采铣刀将硅衬底铣切成分离的探针阵列，避免了犹他探针的切割后的两次腐蚀过程。划槽和铣切工艺实施难度小。而且探针阵列切割后直接立在厚实的信号读出电路衬底上，后继对芯片的操作导致电路衬底碎片的可能性低。整体上来说，该发明的制备成品率相对较高。

另外，犹他探针从硅衬底的背面引线，每根探针引一个输出线，工艺繁复，引线数量众多，接口电路复杂，因此犹他探针的规模有限。本发明的第二个优点是工艺不破坏信号读出电路衬底上的CMOS读出电路，在信号读出电路衬底上制备探针，通过多路选择电路，使输出的信号线下降到几根，使输出引线数量不再是探针规模扩大的限制，使本发明的制备方法非常适合制备大规模的混成式三维神经元探针阵列。并且避免了繁复的引线工艺，数据接口简洁，这对于生物在体实验是非常有意义的。相对于将犹他探针倒焊到信号读出电路衬底上的方案，本发明的优点在于将厚的硅衬底倒焊到信号读出电路衬底上比将探针倒焊到信号读出电路衬底上工艺简单而且可靠。对脆弱的犹他探针进行倒焊工艺，操作必须非常小心，难度不亚于三维微组装，特别是当探针的规模比较大的时，工艺更加艰难，很容易在施加压力的过程中使衬底破裂。对于可靠的倒焊互连工艺来说，施加一定的压力是必须的。而本发明先将厚硅片倒焊到读出电路，这步工艺是成熟和可靠的，而且与探针阵列规模无关。因此，本发明的制备方法过程简单、成品率高，并且非常适合于大规模制备。

需要理解的是，以上实施例中，尽管仅以阵列规模为5×5的混成式三维神经元探针阵列及其制备方法进行说明，但是，阵列规模的具体大小不是限制性的，本领域技术人员可以根据以上教导制备更大规模阵列的混成式三维神经元探针阵列。

需要理解是，以上实施例的步骤S40并不限于在步骤S10、S20和/或S30之后，其也可以在步骤S10、S20和/或S30之前完成。步骤S40中的信号读出电路衬底210中已经制备形成了各种形式的信号读出电路。

以上例子主要说明了本发明的混成式三维神经元探针阵列的制备方法、使用该制备方法制备形成的混成式三维神经元探针阵列以及制备方法过程中所使用的划槽刀。尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。

Claims (1)

1.一种混成式三维神经元探针阵列，它包括：信号读出电路衬底，与所述信号读出电路衬底倒焊互连的探针阵列；其特征在于：所述探针阵列的每个探针包括：针尖，针身，以及针底座；相邻探针之间的针底座之间相互分离；相邻所述探针的所述针底座之间的间距范围为25至75微米，针尖由两个相邻交接的斜面和两个相互垂直交接的垂直面围成，两个所述垂直面垂直于所述硅衬底，所述斜面与所述垂直面之间的夹角为V形沟槽的两个斜面的夹角的1/2。

Images