KR20100089233A - 웨이퍼 다이싱 방법 - Google Patents

웨이퍼 다이싱 방법 Download PDF

Info

Publication number
KR20100089233A
KR20100089233A KR1020090008390A KR20090008390A KR20100089233A KR 20100089233 A KR20100089233 A KR 20100089233A KR 1020090008390 A KR1020090008390 A KR 1020090008390A KR 20090008390 A KR20090008390 A KR 20090008390A KR 20100089233 A KR20100089233 A KR 20100089233A
Authority
KR
South Korea
Prior art keywords
thin film
forming
grooves
block
cavity
Prior art date
Application number
KR1020090008390A
Other languages
English (en)
Inventor
문일권
손명호
김종호
Original Assignee
주식회사 한국센시스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 한국센시스 filed Critical 주식회사 한국센시스
Priority to KR1020090008390A priority Critical patent/KR20100089233A/ko
Publication of KR20100089233A publication Critical patent/KR20100089233A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Dicing (AREA)
  • Pressure Sensors (AREA)

Abstract

본 발명은 웨이퍼 다이싱 방법에 관한 것이다. 본 발명에 의한 웨이퍼 다이싱 방법은 반도체 웨이퍼를 이용하여 제작된 다수의 디바이스를 개별 디바이스로 분류하기 위한 웨이퍼 다이싱 방법에 있어서, 상기 웨이퍼 다이싱 방법은: 반도체 웨이퍼를 이용하여 상측블럭을 형성하는 공정과 반도체 웨이퍼를 이용하여 하측블럭을 형성하는 공정과 상기 상측블럭과 하측블럭을 접합시키는 접합공정과 반도체 웨이퍼를 개별적으로 분리시키기 위한 분리공정을 포함하여 이루어지고, 상기 상측블럭과 하측블럭을 형성하는 공정은 각각: 상기 각 블럭의 반도체 웨이퍼의 상하면에 각각 절연박막을 증착하는 단계; 상기 증착된 절연박막들 중 상측 절연박막 상에, 전기배선과 복수의 전극패드를 형성하는 단계; 상기 각 반도체 웨이퍼의 자가절단선 상에 위치한 상기 각 반도체 웨이퍼의 일부가 노출되도록, 상기 절연박막들의 일부를 제거하여 상측 박막홈과 하측 박막홈들을 형성하는 단계; 상기 분리공정은, 상기 각 반도체 웨이퍼의 자가절단선이 서로 동축상에 위치한 상태에서, 상기 상측블럭의 상측 박막홈을 통해 상기 각 반도체 웨이퍼를 에칭함으로서 상기 상측블럭의 상측 박막홈과 하측 박막홈이 서로 소통되게 하고 상기 하측블럭의 상측 박막홈과 하측 박막홈이 연속적으로 서로 소통되게 하는 단계;를 포함하여 이루어지는 것을 특징으로 한다.

Description

웨이퍼 다이싱 방법{Wafer dicing method}
본 발명은 웨이퍼 다이싱 공정에 관한 것으로, 더욱 상세하게는 반도체 웨이퍼를 이용하여 제작된 복수의 센서 디바이스를 개별 디바이스로 분류하기 위한 웨이퍼 다이싱 공정에 있어서, 손상이나 파손 및 이물질에 의한 오염을 억제시킬 수 있고 공정에 소요되는 시간 및 비용을 줄일 수 있도록 공정이 개선된 웨이퍼 다이싱 공정에 관한 것이다.
도 1은 반도체 웨이퍼 상에 제작된 다수의 디바이스를 개략적으로 보인 도면이다.
이들 도면에 도시된 바와 같이, 반도체 웨이퍼를 이용하여 제작된 다수의 센서 디바이스를 개별 디바이스로 분류하여 패키징하기 위해서는 설계된 디바이스 크기에 맞게 기계적으로 상기 반도체 웨이퍼를 절단(dicing)해야 한다.
상기 반도체 웨이퍼의 기계적 절단은 일반적으로 보호용 기판 또는 보호용 필름으로 다수의 센서 디바이스를 보호한 다음, 톱날이나 레이저를 이용하여 이루어진다.
상기 반도체 웨이퍼를 톱날로 다이싱할 경우, 분사되는 냉각수의 수압이나 고속으로 회전하는 톱날에 의한 개별 디바이스의 파손 가능성이 크고, 절단 과정에서 발생되는 이물질에 의한 오염으로 수율이 저하되는 문제점이 있다.
그리고, 상기 실리콘 기판을 레이저로 절단할 경우에는 반복적인 절단공정에 의해 공정시간이 늘어나고 비용이 높아지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 반도체 웨이퍼 상에 제작된 다수의 디바이스를 개별 디바이스로 다이싱하는 과정에서 발생하는 디바이스의 손상 및 오염을 방지할 수 있고 다이싱에 소요되는 시간 및 비용을 절감할 수 있는 반도체 웨이퍼 다이싱 방법을 제공하고자 하는 것이다.
상기 목적을 달성하기 위한 본 발명은 반도체 웨이퍼를 이용하여 제작된 다수의 디바이스를 개별 디바이스로 분류하기 위한 웨이퍼 다이싱 방법에 있어서, 기 웨이퍼 다이싱 방법은: 도체 웨이퍼를 이용하여 상측블럭을 형성하는 공정과 반도체 웨이퍼를 이용하여 하측블럭을 형성하는 공정과 상기 상측블럭과 하측블럭을 접합시키는 접합공정과 반도체 웨이퍼를 개별적으로 분리시키기 위한 분리공정을 포함하여 이루어지고, 상기 상측블럭과 하측블럭을 형성하는 공정은 각각: 기 각 블럭의 반도체 웨이퍼의 상하면에 각각 절연박막을 증착하는 단계; 상기 증착된 절연박막들 중 상측 절연박막 상에, 전기배선과 복수의 전극패드를 형성하는 단계; 상기 각 반도체 웨이퍼의 자가절단선 상에 위치한 상기 각 반도체 웨이퍼의 일부가 노출되도록, 상기 절연박막들의 일부를 제거하여 상측 박막홈과 하측 박막홈들을 형성하는 단계; 상기 분리공정은, 상기 각 반도체 웨이퍼의 자가절단선이 서로 동축상에 위치한 상태에서, 상기 상측블럭의 상측 박막홈을 통해 상기 각 반도체 웨 이퍼를 에칭함으로서 상기 상측블럭의 상측 박막홈과 하측 박막홈이 서로 소통되게 하고 상기 하측블럭의 상측 박막홈과 하측 박막홈이 연속적으로 서로 소통되게 하는 단계;를 포함하여 이루어지는 것을 특징으로 한다.
상기 상측블럭과 하측블럭을 형성하는 공정은, 각각 기 하측 박막홈과 동축인 위치에 상기 각 반도체 웨이퍼에, 자가절단홈을, 상기 하측 박막홈과 서로 소통되도록 형성시키는 단계;를 더 구비하고, 상기 분리공정은, 기 상측 박막홈과 자가절단홈 사이에 남아 있는 상기 반도체 웨이퍼의 자가절단용 잔류부를 에칭함으로써, 상기 박막홈들과 자가절단홈이 서로 소통되도록 구성되는 것이 바람직하다.
상기 접합공정은, 상기 각 반도체 웨이퍼의 박막홈들이 서로 동축적으로 배치된 상태에서 이루어진다.
상기 접합공정은, 기 박막홈을 형성하는 단계와 상기 각 반도체 웨이퍼 상에 상기 자가절단홈을 형성하는 단계 사이에 이루어지도록 구성되는 것이 바람직하다.
상기 상측블럭을 형성하는 공정은: 기 상측블럭과 하측블럭 간의 전기적 연결을 위해, 상기 상측블럭의 반도체 웨이퍼에 상하방향으로 관통되는 미세홀을 형성하는 단계; 상기 미세홀을 한정하는 반도체 웨이퍼의 벽면에 절연박막을 형성하는 단계; 및 기 미세홀을 관통하여 상기 하측블럭에 전기적으로 연결되는 관통전극을 그 미세홀에 형성시키는 단계;를 구비하는 것이 바람직히다.
상기 분리공정에서의 에칭은 이불화제논 기체로 수행되는 것이 바람직하다.
상기 상측블럭과 하측블럭을 형성하는 공정은, 상기 각 반도체 웨이퍼 상에 유체가 이동할 수 있도록 그 각 반도체 웨이퍼에 공동을 형성시키기 위한 공동 형 성공정을 더 구비하는 것이 바람직하다.
상기 공동 형성공정은, 상기 각 반도체 웨이퍼의 상기 자가절단선과 다른 축선상에 위치한 상기 절연박막의 일부를 제거함으로써 제1공동형성홈들을 형성하고,상기 제1공동형성홈들 어느 하나와 소통되고 다른 하나와의 사이에 상기 각 반도체 웨이퍼의 공동형성용 잔류부가 형성되도록, 상기 제1공동형성홈들과 동축상에 위치하는 제2공동형성홈을 형성하며, 기 공동형성용 잔류부를 에칭하여 상기 제1공동형성홈들과 제2공동형성홈이 서로 소통되게 함으로써, 유체이동을 위한 공동이 형성되도록 구성되는 것이 바람직하다.
상기 공동 형성공정은, 상기 분리공정에서의 에칭과 동일한 방법으로 그 분리고정에서의 에칭과 함께 수행되는 것이 바람직하다.
상술한 바와 같은 구성을 가지는 본 발명에 의한 웨이퍼 다이싱 방법에는 톱날에 의한 다이싱에 비해 반도체 웨이퍼의 손상 및 파손을 억제할 수 있으며, 레이져에 의한 다이싱에 비해 비용이 절감될 뿐만 아니라 다이싱 공정에 소요되는 시간을 줄여 결국 개별 디바이스의 양산성을 향상시킬 수 있는 효과와, 분리공정 내에서 그 분리공정과 함께 공동 형성공정이 수행됨으로써, 분리공정과 공동 형성공정이 하나의 공정 내에서 이루어져서 개별 디바이스의 최종 완제품 양산효율을 더욱 높일 수 있는 효과가 기대된다.
이하에서는 본 발명의 일실시예에 따른 웨이퍼 다이싱 공정을 첨부된 도면을 참조하여 상세하게 설명하기로 한다.
도 2는 본 발명의 일실시예에 의한 다이싱 공정에 의해 개별적으로 분리된 개별 디바이스의 구성을 구체적으로 설명하기 위한 도면이고, 도 3a 내지 도 3e는 본 발명 일실시예의 상측블럭 형성공정을 설명하기 위한 도면이며, 도 4a 내지 도 4c는 본 발명 일실시예의 하측블럭 형성공정을 설명하기 위한 도면이며, 도 5a 및 도 5b는 본 발명 일실시예의 접합공정을 설명하기 위한 도면이며, 도 5c는 본 발명 일실시예의 분리공정을 설명하기 위한 도면이다.
먼저, 도 2를 참조로 본 발명에 의한 다이싱 공정에 의해 개별적으로 분리된 개별 디바이스의 구성을 설명하기로 한다.
반도체 웨이퍼(10)(20)를 이용하여 제작된 다수의 디바이스(100)는 본 발명에 의한 다이싱 공정에 의해 개별 디바이스(200)로 분리된다. 본 실시예에서 상기 개별 디바이스(200)는, 본 출원인이 출원하여 등록받은 등록특허 제829165호에 개시된 3축 MEMS 가속도 센서와 같은 장치로, 유체의 열대류를 이용하여 공간 상에서 서로 교차하는 X,Y,Z축에 대한 가속도를 측정하기 위한 것이다. 그러나, 본 발명에 의한 다이싱 공정은 상기 3축 MEMS 가속도 센서에 국한되는 것이 아니라, 반도체 웨이퍼(10)(20)를 이용하여 제작되는 모든 디바이스의 다이싱 공정에 채용될 수 있음은 물론이다.
한편, 상기 가속도 센서에 대한 구체적인 구성 및 작동원리는 위 등록특허 제829165호를 참조하기로 하고, 이하에서는 본 발명에 의한 다이싱 공정의 설명 및 이해를 돕기 위한 구성에 대해서만 설명하기로 한다.
상기 상측블럭(1)은, 기초 구조물인 반도체 웨이퍼(10)와 발열체(11)와 전기배선(12)과 전극패드(13)와 관통전극(14)과 접합패드(15)와 공동(16)과 절연박막(17)(18)을 포함하여 이루어진다.
상기 반도체 웨이퍼(10)는 예컨대 실리콘과 같은 반도체 소재로 이루어지고, 상기 발열체(11)는 니켈, 크롬 등의 전도성 소재로 이루어진 사각 띠 형상의 전도체 박막이며 전류가 공급되면 자체 저항에 의해 발열하게 된다. 상기 전기배선(12)은 상기 전극패드(13)와 발열체(11)를 전기적으로 연결시키는 역할을 하고, 상기 전극패드(13)는 상기 전기배선(12)을 통해 상기 발열체(11)에 전류를 공급시키는 위한 매개체 역할을 한다.
상기 관통전극(14)은 상기 상측블럭(1)과 하측블럭(2)을 전기적으로 연결시키기 위한 것으로 상기 상측블럭(1)을 관통하여 하측블럭(2)의 전극패드(23)에 전기적으로 연결된다. 상기 접합패드(15)는 상기 상측블럭(1)과 하측블럭(2)을 서로 접합시키기 위한 것이며, 상기 공동(16)은 열대류에 의해 유동되는 유체를 통과시키기 위한 것으로, 상기 반도체 웨이퍼(10)의 중앙에 그 반도체 웨이퍼(10)를 관통하도록 형성되어 있다. 그리고, 상기 절연박막(17)(18)은 상기 반도체 웨이퍼(10), 전기배선(12), 관통전극(14)의 절연 및 보호를 위한 것으로 예컨대, 산화실리콘 박막 또는 질회실리콘 박막이다.
상기 하측블럭(2)은, 상기 상측블럭(1)과 마찬가지로 반도체 웨이퍼(20)와 발열체(21)와 전기배선(22)과 전극패드(23)와 접합패드(25)와 공동(26)과 절연박막(27)(28)을 구비한다. 이러한 각 구성요소는 위 상측블럭(1)의 구성요소의 기능 과 동일하므로 추가적인 설명은 생략하기로 한다.
이하, 반도체 웨이퍼(10)(20)를 이용하여 제작된 다수의 디바이스(100)를 개별 디바이스(200)로 분리하는 다이싱 공정에 대해 도 3a 내지 도 5c를 참조하여 구체적으로 설명하기로 한다.
1)상측블럭 형성공정
도 3a에 도시된 바와 같이, 반도체 웨이퍼(10)의 상하면에 상기 절연박막(17)(18')을 화학기상증착(Chemical vapor deposition)방법을 통하여 증착한다.
그런 다음, 도 3b에 도시된 바와 같이, 상기 증착된 절연박막(17)(18')들 중 상측 절연박막(17)에 전도체 박막의 증착과 패터닝을 통하여 상기 전기배선(12)과 복수의 전극패드(13)를 형성한 후, 상기 반도체 웨이퍼(10) 상에 상기 관통전극(14)을 형성하기 위한 미세홀을 DRIE(deep reactive ion ething)공정으로 형성시킨다. 여기서, 상기 미세홀은 상기 반도체 웨이퍼(10)를 상하방향으로 관통하여 형성되고, 상기 미세홀을 한정하는 상기 반도체 웨이퍼(10)의 벽면에 절연박막(14a)을 증착시킨다. 그리고, 상기 관통전극(14)을 구리 전기도금을 통하여 상기 미세홀 내부의 빈공간에 채워 넣음으로써 형성시킨다.
이와 같이, 상기 관통전극(14)을 상기 미세홀에 형성시킨 후, 도 3c와 같이, 상기 반도체 웨이퍼(10)의 하측으로 돌출되어 있는 상기 관통전극(14)의 돌출부를, 상기 증착된 절연박막(17)(18')들 중 하측 절연박막(18')과 함께 화학적 기계적 연마(Chemical mechanical polishing) 가공으로 갈아내어 평탄화시킨다.
한편, 도 3d에 도시된 바와 같이, 상기 평탄화로 인해 절연박막(18')이 제거 된 반도체 웨이퍼(10)의 하면에 절연박막(18)을 화학기상증착(Chemical vapor deposition) 방법을 통해 재차 증착하고, 상기 반도체 웨이퍼(10)의 하면에 전극패드(13)와 접합패드(15)를 형성시키며, 상기 상측 절연박막(17)과 하측 절연박막(18)의 일부를 RIE(Reactive ion etching)공정에 의해 제거함으로써, 상하방향의 축선을 따라 형성되는 자가절단선 상에 상측 박막홈(17a)과 하측 박막홈(18a)을 형성시킨다.
이와 같이, 상기 상측 박막홈(17a)과 하측 박막홈(18a)이 형성된 상태에서, 상기 상측 박막홈(17a)을 에칭함으로써 후술할 분리공정을 수행하는 것도 가능하나, 에칭의 정밀도 및 에칭효율을 높이기 위해서는 도 3e에 도시된 바와 같이, 상측블럭(1)을 형성하는 공정은 상기 반도체 웨이퍼(10) 상에 자가절단홈(10a)을 형성시키는 단계를 더 구비하는 것이 바람직하다.
즉, 상기 자가절단홈(10a)은 상기 하측 박막홈(18a)과 소통되도록 그 하측 박막홈(18a)을 통해 DRIE((deep reactive ion ething)공정에 의해 상기 반도체 웨이퍼(10) 상에 형성시킨다. 이와 같이 되면, 상기 상측 박막홈(17a)과 자가절단홈(10a) 사이에 상기 반도체 웨이퍼(10)(20)의 자가절단용 잔류부(10b)가 남아 있게 되고, 그 자가절단용 잔류부(10b)를 에칭함으로써 복수의 디바이스(100)를 개별 디바이스(200)로 분리할 수 있게 된다. 본 실시예에서 상기 자가절단용 잔류부(10b)는 대략 50㎛ 정도이다.
2)하측블럭 형성공정
도 4a에 도시된 바와 같이, 반도체 웨이퍼(20)의 상하면에 상측 절연박 막(27)과 하측 절연박막(28)을 화학기상증착(Chemical vapor deposition)방법을 통하여 증착한다.
그런 다음, 도 4b에 도시된 바와 같이, 상기 증착된 절연박막(27)(28)들 중 상측 절연박막(27)에 전도체 박막의 증착과 패터닝을 통하여 전기배선(22)과 상기 상측블럭(1)의 관통전극(14) 연결을 위한 복수의 전극패드(23)와 상기 상측블럭(1)과의 접합을 위한 접합패드(25)를 형성시킨다. 그리고, 상기 상측 절연박막(27)과 하측 절연박막(28)의 일부를 RIE(Reactive ion etching)공정에 의해 제거함으로써, 상하방향의 축선을 따라 형성되는 자가절단선 상에 상측 박막홈(27a)과 하측 박막홈(28a)을 형성시킨다.
이와 같이, 상기 상측 박막홈(27a)과 하측 박막홈(28a)이 형성된 상태에서, 상기 상측 박막홈(27a)을 에칭함으로써 후술할 분리공정을 수행하는 것도 가능하나, 에칭의 정밀도 및 에칭효율을 높이기 위해서는 도 4c에 도시된 바와 같이, 하측블럭(2)을 형성하는 공정은 상기 반도체 웨이퍼(20) 상에 자가절단홈(20a)을 형성시키는 단계를 더 구비하는 것이 바람직하다.
즉, 상기 자가절단홈(20a)은 상기 하측 박막홈(28a)과 소통되도록 그 하측 박막홈(28a)을 통해 DRIE((deep reactive ion ething)공정에 의해 상기 반도체 웨이퍼(20) 상에 형성시킨다. 이와 같이 되면, 상기 상측 박막홈(27a)과 자가절단홈(20a) 사이에 상기 반도체 웨이퍼(20)의 자가절단용 잔류부(20b)가 남아 있게 되고, 그 자가절단용 잔류부(20b)를 에칭함으로써 복수의 디바이스를 개별 디바이스로 분리할 수 있게 된다. 본 실시예에서 상기 자가절단용 잔류부(20b)는 대략 50㎛ 정도이다.
3) 접합공정 및 분리공정
도 5a에 도시된 바와 같이, 상측블럭(1)과 하측블럭(2)을 접합시키는 접합공정과 복수의 디바이스를 개별 디바이스로 분리하는 분리공정은, 상기 상측블럭(1)의 반도체 웨이퍼(10)의 박막홈들(17a)(18a)과 상기 하측블럭(2)의 반도체 웨이퍼(20)의 박막홈들(27a)(28a)이 서로 동축적으로 배치된 상태에서 이루어진다. 즉, 상기 상측블럭(1)의 자가절단선(D1)과 하측블럭(2)의 자가절단선(D2)이 서로 일치하게 된 상태에서 접합 및 분리가 이루어짐으로써, 한 번의 에칭에 의해 상기 각 박막홈들(17a)(18a)(27a)(28a)이 연속적으로 소통될 수 있는 것이다.
한편, 본 실시예에서는 상기 분리공정이 수행되기 이전에 접합공정이 먼저 이루어진다. 즉, 도 5a에 도시된 바와 같이, 상기 상측블럭(1)의 자가절단선(D1)과 하측블럭(2)의 자가절단선(D2)이 서로 동축상에 위치된 상태에서, 도 5b에 도시된 바와 같이, 상기 상측블럭(1)의 접합패드(15)와 상기 하측블럭(2)의 접합패드(25)를 서로 접합시키고, 도 5c에 도시된 바와 같이, 상기 반도체 웨이퍼(10)(20)의 자가절단용 잔류부(10b)(20b)를 에칭함으로써 상기 박막홈들(17a)(18a)(27a)(28a)과 자가절단홈(10a)(20a)들이 서로 소통되게 한다.
여기서, 상기 분리공정에서의 에칭은, 이불화제논 기체에 의해 수행됨으로써 상기 반도체 웨이퍼(10)(20)의 자가절단용 잔류부(10b)(20b)만을 정밀하게 제거할 수 있게 된다. 이와 같이, 상기 상측블럭(1)의 자가절단용 잔류부(10b)가 제거되면, 상기 상측블럭(1)의 상측 박막홈(17a), 자가절단홈(10a) 및 하측 박막홈(18a) 이 서로 연속적으로 소통되고, 나아가 상기 하측 박막홈(18a)의 하측에 위하는 상기 하측블럭(2)의 상측 박막홈(27a)을 통해 그 하측블럭(2)의 자가절단용 잔류부(20b)가 제거됨으로써, 도 5c에 도시된 바와 같이, 상기 자가절단선(D1)(D2) 상에 위치한 홈들이 서로 소통된다. 이러한 소통에 의해 다수의 디바이스(100)가 개별 디바이스(200)로 분리될 수 있는 것이다.
4)공동 형성공정
한편, 본 실시예에서는 상기 분리공정과 함께 이불화제논 기체에 의한 에칭으로 공동(16)(26)이 형성되는 공동 형성공정이 구비되는 것이 바람직하다.
상기 반도체 웨이퍼(10)(20)에 형성되는 공동(16)(26)은 유체의 이동을 가능하게 하는 역할을 하는 것으로, 상기 상측블럭(1)과 하측블럭(2)에 각각 형성되어 서로 소통되도록 구성된다.
이러한 공동 형성공정은, 상기 공동(16)이 상기 각 반도체 웨이퍼(10)의 자가절단선(D1)과 다른 축선(T)상에 형성될 수 있도록, 도 3d에 도시된 바와 같이, 그 다른 축선(T)상에 위치한 상기 상측 절연박막(17)과 하측 절연박막(18)의 일부를 RIE(Reactive ion etching)공정에 의해 제거함으로써 제1공동형성홈들(18b)(상측에 형성된 제1공동형성홈은 단면구조상 도시되지 않고 하측에 형성된 제1공동형성홈만이 도시됨)을 형성하고, 상기 제1공동형성홈들(18b) 중 하측 제1공동형성홈과 소통되고 상측 제1공동형성홈과의 사이에 공동형성용 잔류부(10d)가 형성되도록, 도 3e에 도시된 바와 같이, 상기 제1공동형성홈(18b)들과 동축상에 위치하는 제2공동형성홈(10c)을 DRIE((deep reactive ion ething)공정에 의해 형성시킨다.
이와 같이 형성된 공동형성용 잔류부(10d)를 상기 분리공정에서 수행되는 이불화제논 기체에 의한 에칭으로 상기 분리공정 내에서 제거시킴으로써, 유체이동을 위한 공동(16)을 형성시킨다.
이상, 상측블럭(1)의 공동 형성공정에 대해 설명하였고, 하측블럭(2)의 공동 형성공정은 도 4b 및 도 4c에 도시되었으나, 위 위 공동 형성공정과 동일하므로 그 설명은 생략하기로 한다.
상술한 바와 같은 구성을 가지는 본 발명의 일실시예에 따른 웨이퍼 다이싱 방법은 다음과 같은 작용을 가진다.
즉, 상측블럭(1)과 하측블럭(2)의 자가다이싱선(D1)(D2)을 동축적으로 형성시키고, 그 자가다이싱선(D1)(D2) 상에 상측블럭(1)과 하측블럭(2)에, 각각 자가다이싱을 위한 상측 박막홈(17a)(27a)과 하측 박막홈(18a)(28a)을 형성시키며, 상기 하측 박막홈(18a)(28a)과 소통되는 자가다이싱홈(10a)(20a)을 반도체 웨이퍼(10)(20)에 형성시킴으로써, 이불화제논 기체에 의한 에칭으로 상기 상측 박막홈(17a)(27a)과 자가다이싱홈(10a)(20a)을 서로 소통시키는 공정을 통해 인접한 다수의 디바이스들이 개별 디바이스로 분리된다.
따라서, 톱날에 의한 다이싱에 비해 반도체 웨이퍼(10)(20)의 손상 및 파손을 억제할 수 있으며, 레이져에 의한 다이싱에 비해 비용이 절감될 뿐만 아니라 다이싱 공정에 소요되는 시간을 줄여 결국 개별 디바이스의 양산성을 향상시킬 수 있게 된다.
또한, 본 실시예에서는 분리공정 내에서 그 분리공정과 함께 공동 형성공정 이 수행됨으로써, 분리공정과 공동 형성공정이 하나의 공정 내에서 이루어져서 개별 디바이스의 최종 완제품 양산효율을 더욱 높일 수 있게 된다.
한편, 도 6a 내지 6c는 본 발명의 다른 실시예에 따른 웨이퍼 다이싱 방법을 도시한 도면이다.
이들 도면에 도시된 바와 같이, 본 실시예는 앞에서 설명한 실시예에서 상측블럭(1)에 자가다이싱홈을 형성시키고 하측블럭(2)에 자가다이싱홈을 형성시킨 후 상기 상측블럭(1)과 하측블럭(2) 간의 접합이 이루어지는 것과는 달리, 도 6a에 도시된 바와 같이, 자가다이싱홈(10a)(20a)이 형성되기 이전에 상측블럭(1)과 하측블럭(2)의 접합이 먼저 이루어지게 된다.
이러한 접합공정 이후에 도 6b에 도시된 바와 같이, 상기 상측블럭(1)과 하측블럭(2)의 반도체 웨이퍼(10)(20)에 50㎛ 정도의 자가절단용 잔류부(A)(B)만이 남도록 각각 자가다이싱홈(10a)(20a)을 DRIE(deep reactive ion ething) 공정으로 형성시키고, 도 6c에 도시된 바와 같이, 이불화제논 기체에 의한 에칭으로 상기 반도체 웨이퍼(10)(20)의 자가절단용 잔류부(A)(B)만을 정밀하게 제거시킨다. 이와 같이, 상기 상측블럭(1)의 자가절단용 잔류부(A)가 제거되면, 상기 상측블럭(1)의 상측 박막홈(17a), 자가절단홈(10a) 및 하측 박막홈(18a)이 서로 연속적으로 소통되고, 나아가 상기 하측 박막홈(18a)의 하측에 위하는 상기 하측블럭(2)의 상측 박막홈(17a)을 통해 그 하측블럭(2)의 자가절단용 잔류부(B)가 제거됨으로써, 상기 자가절단선 상에 위치한 홈들이 서로 소통된다. 이러한 소통에 의해 다수의 디바이스가 개별 디바이스로 분리될 수 있는 것이다.
이러한 본 발명의 다른 실시예에 따른 웨이퍼 다이싱 방법은 반도체 웨이퍼(10)(20)에 자가다이싱홈(10a)(20a)이 형성되기 이전에 상측블럭(1)과 하측블럭(2) 간의 접합이 이루어지게 됨으로써, 상기 상측블럭(1)과 하측블럭(2) 간의 접합시 그 반도체 웨이퍼(10)(20)의 손상 또는 파손을 억제시킬 수 있게 된다.
이상, 본 발명에 대한 바람직한 실시예들을 설명하였으나, 본 발명은 위에서 설명된 실시예들에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며 본 발명이 속하는 기술분야에서 다양한 변형과 개작을 할 수 있음은 자명하다.
도 1은 반도체 웨이퍼 상에 제작된 다수의 디바이스를 개략적으로 보인 도면.
도 2는 본 발명의 일실시예에 의한 다이싱 공정에 의해 개별적으로 분리된 개별 디바이스의 구성을 구체적으로 설명하기 위한 도면.
도 3a 내지 도 3e는 본 발명 일실시예의 상측블럭 형성공정을 설명하기 위한 도면.
도 4a 내지 도 4c는 본 발명 일실시예의 하측블럭 형성공정을 설명하기 위한 도면.
도 5a 및 도 5b는 본 발명 일실시예의 접합공정을 설명하기 위한 도면.
도 5c는 본 발명 일실시예의 분리공정을 설명하기 위한 도면.
도 6a 내지 6c는 본 발명의 다른 실시예에 따른 웨이퍼 다이싱 방법을 도시한 도면.
*도면의 주요부분에 대한 부호의 설명*
1:상측블럭 10:반도체 웨이퍼
10a:자가절단홈 10b:자가절단용 잔류부
10c:제2공동형성홈 10d:공동형성용 잔류부
11:발열체 12:전기배선
13:전극패드 14:관통전극
14a:절연박막 15:접합패드
16:공동 17:절연박막
17a:상측 박막홈 18:절연박막
18a:하측 박막홈 18b:제1공동형성홈
2:하측블럭 20:반도체 웨이퍼
21:발열체 22:전기배선
23:전극패드 25:접합패드
26:공동 27,28:절연박막

Claims (9)

  1. 반도체 웨이퍼를 이용하여 제작된 다수의 디바이스를 개별 디바이스로 분류하기 위한 웨이퍼 다이싱 방법에 있어서,
    상기 웨이퍼 다이싱 방법은:
    반도체 웨이퍼(10)를 이용하여 상측블럭(1)을 형성하는 공정과 반도체 웨이퍼(20)를 이용하여 하측블럭(2)을 형성하는 공정과 상기 상측블럭(1)과 하측블럭(2)을 접합시키는 접합공정과 반도체 웨이퍼(10)(20)를 개별적으로 분리시키기 위한 분리공정을 포함하여 이루어지고,
    상기 상측블럭(1)과 하측블럭(2)을 형성하는 공정은 각각:
    상기 각 블럭의 반도체 웨이퍼(10)(20)의 상하면에 각각 절연박막(17)(18)(27)(28)을 증착하는 단계; 상기 증착된 절연박막(17)(18)(27)(28)들 중 상측 절연박막(17)(27) 상에, 전기배선(12)(22)과 복수의 전극패드(13)(23)를 형성하는 단계; 상기 각 반도체 웨이퍼(10)(20)의 자가절단선(D1)(D2) 상에 위치한 상기 각 반도체 웨이퍼(10)(20)의 일부가 노출되도록, 상기 절연박막(17)(18)(27)(28)들의 일부를 제거하여 상측 박막홈(17a)(27a)과 하측 박막홈(18a)(28a)들을 형성하는 단계;
    상기 분리공정은, 상기 각 반도체 웨이퍼(10)(20)의 자가절단선(D1)(D2)이 서로 동축상에 위치한 상태에서, 상기 상측블럭(1)의 상측 박막홈(17a)을 통해 상기 각 반도체 웨이퍼(10)(20)를 에칭함으로서 상기 상측블럭(1)의 상측 박막 홈(17a)과 하측 박막홈(18a)이 서로 소통되게 하고 상기 하측블럭(2)의 상측 박막홈(27a)과 하측 박막홈(28a)이 연속적으로 서로 소통되게 하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 웨이퍼 다이싱 방법.
  2. 제1항에 있어서,
    상기 상측블럭(1)과 하측블럭(2)을 형성하는 공정은, 각각
    상기 하측 박막홈(18a)(28a)과 동축인 위치에 상기 각 반도체 웨이퍼(10)(20)에, 자가절단홈(10a)(20a)을, 상기 하측 박막홈(18a)(28a)과 서로 소통되도록 형성시키는 단계;를 더 구비하고,
    상기 분리공정은,
    상기 상측 박막홈(17a)(27a)과 자가절단홈(10a)(20a) 사이에 남아 있는 상기 반도체 웨이퍼(10)(20)의 자가절단용 잔류부(10b)(20b)를 에칭함으로써, 상기 박막홈들(17a)(18a)(27a)(28a)과 자가절단홈(10a)(20a)이 서로 소통되도록 구성된 것을 특징으로 하는 웨이퍼 다이싱 방법.
  3. 제1항에 있어서,
    상기 접합공정은, 상기 각 반도체 웨이퍼(10)(20)의 박막홈들이 서로 동축적으로 배치된 상태에서 이루어지는 것을 특징으로 하는 웨이퍼 다이싱 방법.
  4. 제3항에 있어서,
    상기 접합공정은,
    상기 박막홈(17a)(18a)(27a)(28a)을 형성하는 단계와 상기 각 반도체 웨이퍼(10)(20) 상에 상기 자가절단홈(10a)(20a)을 형성하는 단계 사이에 이루어지도록 구성된 것을 특징으로 하는 웨이퍼 다이싱 방법.
  5. 제1항에 있어서,
    상기 상측블럭(1)을 형성하는 공정은:
    상기 상측블럭(1)과 하측블럭(2) 간의 전기적 연결을 위해, 상기 상측블럭(1)의 반도체 웨이퍼(10)에 상하방향으로 관통되는 미세홀을 형성하는 단계;
    상기 미세홀을 한정하는 반도체 웨이퍼(10)의 벽면에 절연박막(14a)을 형성하는 단계; 및
    상기 미세홀을 관통하여 상기 하측블럭(2)에 전기적으로 연결되는 관통전극(14)을 그 미세홀에 형성시키는 단계;를 구비하는 것을 특징으로 하는 웨이퍼 다이싱 방법.
  6. 제1항에 있어서,
    상기 분리공정에서의 에칭은 이불화제논 기체로 수행되는 것을 특징으로 하는 웨이퍼 다이싱 방법.
  7. 제1항에 있어서,
    상기 상측블럭(1)과 하측블럭(2)을 형성하는 공정은, 상기 각 반도체 웨이퍼(10)(20) 상에 유체가 이동할 수 있도록 그 각 반도체 웨이퍼(10)(20)에 공동(16)(26)을 형성시키기 위한 공동 형성공정을 더 구비하는 것을 특징으로 하는 웨이퍼 다이싱 방법.
  8. 제7항에 있어서,
    상기 공동 형성공정은,
    상기 각 반도체 웨이퍼의 상기 자가절단선과 다른 축선(T)상에 위치한 상기 절연박막의 일부를 제거함으로써 제1공동형성홈들(18b)을 형성하고,
    상기 제1공동형성홈들 어느 하나와 소통되고 다른 하나와의 사이에 상기 각 반도체 웨이퍼의 공동형성용 잔류부(10d)가 형성되도록, 상기 제1공동형성홈들과 동축상에 위치하는 제2공동형성홈(10c)을 형성하며,
    상기 공동형성용 잔류부(10d)를 에칭하여 상기 제1공동형성홈(18b)들과 제2공동형성홈(10c)이 서로 소통되게 함으로써, 유체이동을 위한 공동(16)이 형성되도록 구성된 것을 특징으로 하는 웨이퍼 다이싱 방법.
  9. 제7항에 있어서,
    상기 공동 형성공정은, 상기 분리공정에서의 에칭과 동일한 방법으로 그 분리고정에서의 에칭과 함께 수행되는 것을 특징으로 하는 웨이퍼 다이싱 방법.
KR1020090008390A 2009-02-03 2009-02-03 웨이퍼 다이싱 방법 KR20100089233A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090008390A KR20100089233A (ko) 2009-02-03 2009-02-03 웨이퍼 다이싱 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090008390A KR20100089233A (ko) 2009-02-03 2009-02-03 웨이퍼 다이싱 방법

Publications (1)

Publication Number Publication Date
KR20100089233A true KR20100089233A (ko) 2010-08-12

Family

ID=42755153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090008390A KR20100089233A (ko) 2009-02-03 2009-02-03 웨이퍼 다이싱 방법

Country Status (1)

Country Link
KR (1) KR20100089233A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691685B2 (en) 2015-07-28 2017-06-27 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same, and semiconductor packages including the semiconductor devices
CN108328570A (zh) * 2018-01-31 2018-07-27 北京航天控制仪器研究所 一种带有薄膜背腔结构的mems芯片裂片方法及支撑工装
KR20200030405A (ko) * 2018-09-12 2020-03-20 주식회사 이피지 관통형 전극 제조 방법 및 그 방법에 의해 제조되는 관통형 전극

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691685B2 (en) 2015-07-28 2017-06-27 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same, and semiconductor packages including the semiconductor devices
CN108328570A (zh) * 2018-01-31 2018-07-27 北京航天控制仪器研究所 一种带有薄膜背腔结构的mems芯片裂片方法及支撑工装
KR20200030405A (ko) * 2018-09-12 2020-03-20 주식회사 이피지 관통형 전극 제조 방법 및 그 방법에 의해 제조되는 관통형 전극

Similar Documents

Publication Publication Date Title
EP3118894B1 (en) Micro device transfer head with silicon electrode
US9288899B2 (en) Micro device transfer head array
JP5723915B2 (ja) 貫通シリコンビアを使用する半導体実装プロセス
US8567051B2 (en) Process for the vertical interconnection of 3D electronic modules by vias
EP2082422B1 (en) Formation of through-wafer electrical interconnections using an etch stop layer
KR100907514B1 (ko) 센서 장치, 센서 시스템 및 그것의 제조 방법
US9776856B2 (en) Vacuum sealed MEMS and CMOS package
US9392705B2 (en) Wiring board with through wiring
CN105025802B (zh) 具有穿透基板通孔(tsv)的电容式微加工超声换能器(cmut)器件
US7786014B2 (en) Electronic device and method for making the same
CN103508410B (zh) 用于制造具有电覆镀通孔的构件的方法
US7989263B2 (en) Method for manufacturing a micromechanical chip and a component having a chip of this type
US8883535B2 (en) Microelectromechanical system devices having through substrate vias and methods for the fabrication thereof
EP2989433A1 (en) Capacitive mems sensor devices
CN104701452A (zh) 电容式微加工超声换能器及其制造方法
KR20150057795A (ko) 정전용량 미세가공 초음파 변환기 및 그 제조방법
JP2006247833A (ja) Ｍｅｍｓ素子パッケージ及びその製造方法
CN102099281B (zh) 用于制造构件的方法、用于制造构件结构的方法、构件和构件结构
JP2005129888A (ja) センサ装置、センサシステム、センサ装置の製造方法及びセンサシステムの製造方法
KR20100089233A (ko) 웨이퍼 다이싱 방법
KR102530568B1 (ko) 팬-아웃 상호연결부 통합 공정들 및 구조들
EP3144271A1 (en) Anodic oxide film structure cutting method and unit anodic oxide film structure
CN101955152A (zh) 具有倒y形通孔的圆片级气密性封装方法
JP2006201158A (ja) センサ装置
US8753982B2 (en) Method for producing a connection region on a side wall of a semiconductor body

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application