CN102668071B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102668071B
CN102668071B CN201080050383.3A CN201080050383A CN102668071B CN 102668071 B CN102668071 B CN 102668071B CN 201080050383 A CN201080050383 A CN 201080050383A CN 102668071 B CN102668071 B CN 102668071B
Authority
CN
China
Prior art keywords
power supply
terminal
pattern
gnd
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080050383.3A
Other languages
English (en)
Other versions
CN102668071A (zh
Inventor
星聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN102668071A publication Critical patent/CN102668071A/zh
Application granted granted Critical
Publication of CN102668071B publication Critical patent/CN102668071B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

一种半导体装置包括：多层内插器基板，其包括作为内层的电源层；多个连接端子，其设置在内插器基板的一个表面上；和半导体芯片，其安装在内插器基板的另一个表面上。在设置在该半导体装置中的电源端子、接地端子和信号端子之中，所有电源端子布置在一个电源区域中，电源区域仅包括电源端子。

Description

半导体装置
技术领域
本发明涉及其中安装有半导体集成电路的半导体装置的结构。
背景技术
以专用集成电路（ASIC）为代表的半导体集成电路（以下称之为半导体芯片）均包括处理信号的核心电路、从外部电路输入信号以及将信号输出到外部电路的输入-输出电路、电源、和接地输入电路（GND输入电路）。电源和GND输入电路供核心电路和输入-输出电路使用。
在典型的半导体装置中，半导体芯片安装在称为封装的构件中。将其中安装有半导体芯片的封装安装在印刷电路板上使半导体芯片中的信号输入-输出电路、电源和GND输入电路与印刷电路板连接。
存在许多类型的封装。例如，当使用具有100个或更多个输入-输出端子的半导体芯片时，常使用球栅阵列（BGA）封装。诸如BGA封装的封装包括称为内插器（interposer）的基板，并且半导体芯片安装在内插器上。内插器具有被布线的信号图案、电源图案（powerpattern）和GND图案。半导体芯片通过配线与输入-输出端子连接。
因为近年来用于信号输入-输出和核心电路的多个电源和多个GND输入电路存在于每个半导体芯片中，所以多个电源图案和多个接地图案存在于内插器基板上。因此，迄今为止采取了各种措施来使供电和接地稳定。
已知一种方法，在该方法中，使电源图案在内插器基板上与GND图案相对，以在电源图案与GND图案之间生成电容性分量，以便使供电和接地稳定。USP No.6999299公开了一种技术，在该技术中，在内插器基板的内层中电源平面与GND平面分开，并且电源端子和GND端子交替地布置，以确保电容。
由于半导体工艺的小型化，半导体芯片中的电流消耗增大，引起直流（DC）电压降低和/或电迁移的问题。因此，有必要构建这样一种结构，该结构能够通过减小半导体装置以及印刷电路板中的电源图案和GND图案的电阻来保持较低的阻抗并且使大量电流流动。
另外，半导体芯片中的电流消耗的增加促使在半导体芯片中使用许多电源。例如，将半导体芯片的电源分割为多个电源，以在工作期间使这些电路中的一些停止、或者将较低电压供给具有较低工作频率的电路。因此，要求半导体装置中的电源图案和GND图案具有易于支持半导体芯片中的许多电源的结构。然而，在相关技术中的方法中，用于不同电压的许多导通孔存在于各个电源区域和GND区域中（例如，用于不同电压的许多GND导通孔和用于不同电压的许多电源导通孔存在于电源区域中），其代表是USP No.6999299中所公开的技术，在该技术中，紧密地布置用于供电和接地的许多导通孔。因此，即使采用平面形状来减小电阻，但是由于许多通孔，有效电阻实际上还是增大，阻止阻抗保持在较低值。
引文列表
专利文献
PTL 1：USP No.6999299
发明内容
本发明提供了一种半导体装置，其能够保持电源图案和GND图案的较低电阻和较低阻抗，并且具有大的容许电流。本发明还提供了一种半导体装置，其能够容易地形成支持具有许多电源的半导体芯片的电源图案和GND图案。
根据本发明的实施例，一种半导体装置包括安装在内插器基板上的半导体芯片，所述内插器基板上提供有多个连接端子。所述内插器基板是包括作为内层的电源层的多层基板。所述多个连接端子包括电源端子、接地端子和信号端子。所述电源端子布置在一个电源区域中，并且所述电源区域仅包括电源端子。
根据本发明的另一个实施例，一种半导体装置包括安装在内插器基板上的半导体芯片，所述内插器基板上提供有多个连接端子。所述内插器基板是包括作为内层的电源层的多层基板。所述多个连接端子包括至少两种类型的电源端子、接地端子和信号端子。在所述电源端子之中，相同类型的电源端子布置在同一电源区域中，并且每个电源区域仅包括相同类型的电源端子。
根据以下参照附图对示例性实施例的描述，本发明的进一步特征将会变得清楚。
附图说明
图1是根据本发明的第一实施例的半导体装置的截面图。
图2A是根据本发明的第一实施例的半导体装置的内插器基板的各层的平面图。
图2B是根据本发明的第一实施例的半导体装置的内插器基板的各层的平面图。
图2C是根据本发明的第一实施例的半导体装置的内插器基板的各层的平面图。
图2D是根据本发明的第一实施例的半导体装置的内插器基板的各层的平面图。
图3A是根据本发明的第二实施例的半导体装置的内插器基板的各层的平面图。
图3B是根据本发明的第二实施例的半导体装置的内插器基板的各层的平面图。
图3C是根据本发明的第二实施例的半导体装置的内插器基板的各层的平面图。
图3D是根据本发明的第二实施例的半导体装置的内插器基板的各层的平面图。
图4A是相关技术中的半导体装置的连接端子面的平面图。
图4B是相关技术中的半导体装置的电源层（power layer）的平面图。
具体实施方式
本文将参照附图来描述本发明的实施例。
【第一实施例】
现在将参照图1和图2A至图2D来描述本发明的第一实施例。图1是根据本发明的第一实施例的半导体装置的截面图。参照图1，半导体装置10包括半导体芯片1、内插器基板2、连接端子3和密封树脂4。内插器基板2是多层基板，其包括作为表面层的连接端子面2a和半导体芯片安装面2b以及作为内层的电源层2c和接地（GND）层2d。半导体芯片1与形成在半导体芯片安装面2b上的电源图案、GND图案和信号图案（未显示）连接。电源图案、GND图案和信号图案通过通孔5被导向连接端子面2a，以与对应的连接端子3连接。在图1中的半导体装置10中使用一种类型的电源。电源层2c和GND层2d的布置顺序可相反。
图2A是半导体装置10的连接端子面2a的平面图。参照图2A，连接端子面2a具有电源端子101、接地端子（GND端子）102和信号端子103，通过电源端子101，半导体芯片1被供电，通过接地端子102，半导体芯片1接地，通过信号端子103，各种信号被供给半导体芯片1。所有电源端子101布置在电源区域111中，电源区域111仅包括电源端子101。所有GND端子102布置在接地区域（GND区域）112中，GND区域112仅包括GND端子102。
图2B是半导体装置10的GND层2d的平面图。参照图2B，GND层2d上形成有GND图案122，其通过通孔152与GND端子102和下述GND图案132连接。为了方便，在图2B中未示出除了通孔152之外的电源通孔和信号通孔。
图2C是半导体装置10的电源层2c的平面图。参照图2C，电源层2c上形成有电源图案121，其通过通孔151与电源端子101和下述电源图案131连接。为了方便，在图2C中未示出除了通孔151之外的GND通孔和信号通孔。
图2D是半导体装置10的半导体芯片安装面2b的平面图。半导体芯片1使用虚线表示，并且为了方便，在图2D中未示出通孔。参照图2D，半导体芯片安装面2b上形成有电源图案131、连接电源图案11、GND图案132和GND电源图案12。电源图案131通过通孔151与电源端子101和电源图案121连接。连接电源图案11设置在半导体芯片1中，并且通过引线键合（未显示）与电源图案131连接。GND图案132通过通孔152与GND端子102和GND图案122连接。GND电源图案12设置在半导体芯片1中，并且通过引线键合（未显示）与GND图案132连接。
在上述第一实施例中，电源图案121中没有形成GND通孔和信号通孔。因此，因为电源图案121的电阻可减小并且其阻抗可保持在较低值，所以即使大量电流流过电源图案121，也可稳定地供电。另外，在GND图案122中没有形成电源通孔和信号通孔。因此，因为GND图案122的电阻可减小并且其阻抗可保持在较低值，所以即使大量电流流过GND图案122，也可稳定地接地。
优选地，在第一实施例中可在电源区域111与GND区域112之间的边界中布置旁路电容器（未显示）。虽然电源端子101和GND端子102分别汇集在电源区域111和GND区域112中，但是GND端子102不必需包括在一个GND区域112中，GND端子102可分散在多个区域中。
【第二实施例】
现在将参照图3A至图3D来描述本发明的第二实施例。因为第二实施例中所使用的半导体装置的截面图与第一实施例中的半导体装置10的截面图相同，所以在第二实施例中使用与第一实施例中的标号相同的标号。第二实施例与第一实施例的不同之处在于内插器基板2的连接端子面2a和半导体芯片安装面2b的形状。在第二实施例中的半导体装置中使用四种类型的电源。
图3A是半导体装置10的连接端子面2a的平面图。参照图3A，连接端子面2a具有第一电源端子201、第二电源端子202、第三电源端子203、第四电源端子204、GND端子205和信号端子206，通过第一电源端子201，半导体芯片1被供电，通过GND端子205，半导体芯片1接地，通过信号端子206，各种信号被供给半导体芯片1。
所有的第一电源端子201布置在第一电源区域211中，第一电源区域211仅包括第一电源端子201。类似地，第二电源端子202布置在第二电源区域212中，第二电源区域212仅包括第二电源端子202。第三电源端子203布置在第三电源区域213中，第三电源区域213仅包括第三电源端子203。第四电源端子204布置在第四电源区域214中，第四电源区域214仅包括第四电源端子204。
所有GND端子205布置在GND区域215中，GND区域215仅包括GND端子205。GND区域215被形成为与第一电源区域211、第二电源区域212、第三电源区域213和第四电源区域214全部相邻。在图3A中，GND区域215被形成为加号形状。
图3B是半导体装置10的GND层2d的平面图。参照图3B，GND层2d具有GND图案225，其通过通孔255与GND端子205和下述GND图案235连接。为了方便，在图3B中未示出除了通孔255之外的电源通孔和信号通孔。
图3C是半导体装置10的电源层2c的平面图。参照图3C，电源层2c具有第一电源图案221、第二电源图案222、第三电源图案223和第四电源图案224。第一电源图案221通过通孔251与第一电源端子201和下述第一电源图案231连接。第二电源图案222通过通孔252与第二电源端子202和下述第二电源图案232连接。第三电源图案223通过通孔253与第三电源端子203和下述第三电源图案233连接。第四电源图案224通过通孔254与第四电源端子204和下述第四电源图案234连接。为了方便，在图3C中未示出除了通孔252、252、253和254之外的GND通孔和信号通孔。
图3D是半导体装置10的半导体芯片安装面2b的平面图。半导体芯片1使用虚线表示，并且为了方便，在图3D中未示出通孔。参照图3D，标号231表示半导体芯片安装面2b上的第一电源图案，并且通过上述通孔251与第一电源端子201和第一电源图案221连接。标号21表示设置在半导体芯片1中的第一连接电源图案，并且通过引线键合（未显示）与第一电源图案231连接。
标号232表示半导体芯片安装面2b上的第二电源图案，并且通过上述通孔252与第二电源端子202和第二电源图案222连接。标号22表示设置在半导体芯片1中的第二连接电源图案，并且通过引线键合（未显示）与第二电源图案232连接。标号233表示半导体芯片安装面2b上的第三电源图案，并且通过上述通孔253与第三电源端子203和第三电源图案223连接。标号23表示设置在半导体芯片1中的第三连接电源图案，并且通过引线键合（未显示）与第三电源图案233连接。标号234表示半导体芯片安装面2b上的第四电源图案，并且通过上述通孔254与第四电源端子204和第四电源图案224连接。标号24表示设置在半导体芯片1中的第四连接电源图案，并且通过引线键合（未显示）与第四电源图案234连接。
标号235表示半导体芯片安装面2b上的GND图案，并且通过上述通孔255与GND端子205和GND图案225连接。标号25表示设置在半导体芯片1中的GND电源图案，并且通过引线键合（未显示）与GND图案235连接。
在上述第二实施例中，在第一电源图案221、第二电源图案222、第三电源图案223和第四电源图案224中没有形成其它电源通孔、GND通孔和信号通孔。因此，因为第一电源图案221至第四电源图案224的电阻可减小并且其阻抗可保持在较低值，所以即使大量电流流过第一电源图案221至第四电源图案224，也可稳定地供电。
另外，在GND图案225中没有形成电源通孔和信号通孔。因此，因为GND图案225的电阻可减小并且其阻抗可保持在较低值，所以即使大量电流流过GND图案225，也可稳定地接地。
优选地，在第二实施例中可在第一电源区域211至第四电源区域214与GND区域215之间的边界中布置旁路电容器（未显示）。GND端子205不必需包括在一个GND区域215中，GND端子205可分散在多个区域中。
虽然在第二实施例中对于所有电源端子形成了通孔，但是不必需建立电源端子与通孔之间的一一对应关系。通孔的数量可根据设计而变化。较少数量的通孔使得电源图案的区域可扩大，以更稳定地供电。
通孔并不是必需的，可根据设计使用非通孔（non-through viahole）。非通孔的使用使得电源图案的区域可扩大，以更稳定地供电。
作为引线键合半导体芯片的替代，可使用触发器（flip-flop）半导体芯片。引线键合半导体芯片的使用使得电源图案的区域可进一步扩大，以更稳定地供电。
虽然在第二实施例中描述了使用四种类型的电源的情况，但是本发明不限于这种情况。类似的方法可用于支持至少两种类型的电源。例如，可使用具有不同电压的电源、或者具有相同电压、但是由于噪声干扰等而彼此分离的电源（例如，模拟电源和数字电源）。
【比较示例】
现在将参照图4A和图4B对本发明的比较示例进行描述。因为比较示例中所使用的半导体装置的截面图与第一实施例中的半导体装置10的截面图相同，所以在比较示例中使用与第一实施例中的标号相同的标号。在比较示例中的半导体装置中使用四种类型的电源。
图4A是半导体装置1000的连接端子面2a的平面图。半导体装置1000具有第一电源端子1001、第二电源端子1002、第三电源端子1003、第四电源端子1004、GND端子1005和信号端子1006，通过第一电源端子1001，半导体芯片1被供电，通过GND端子1005，半导体芯片1接地，通过信号端子1006，各种信号被供给半导体芯片1。因为在相关技术中，电源端子通常接近GND端子，所以交替布置各个电源端子和GND端子。
图4B是半导体装置1000的电源层2c的平面图。电源层2c具有第一电源图案1011、第二电源图案1012、第三电源图案1013、第四电源图案1014、通孔1051、通孔1052、通孔1053、通孔1054和GND通孔1055。第一电源图案1011通过通孔1051与第一电源端子1001和半导体装置1000连接。第二电源图案1012通过通孔1052与第二电源端子1002和半导体装置1000连接。第三电源图案1013通过通孔1053与第三电源端子1003和半导体装置1000连接。第四电源图案1014通过通孔1054与第四电源端子1004和半导体装置1000连接。为了方便，在图4B中未示出除了第一电源图案1011至第四电源图案1014之外的区域中形成的GND通孔和信号通孔。
因为在相关技术中的半导体装置中，电源端子与GND端子紧密地布置，所以如图4A和图4B所示，许多孔（包括其它电源通孔、GND通孔1055和其它信号通孔）存在于半导体装置中。结果，尽管较大的区域被分配给电源结构以便使阻抗保持在较低值，但是电源结构的有效电阻增大，并且容许电流量减小。
因为在本发明的实施例中的内插器基板中在具有相同电压的电源平面中不存在具有不同电压的电源通孔、GND通孔和信号通孔，所以电源结构的区域可增大。因此，可降低电源结构的电阻并且增大容许电流量。
尽管已参照示例性实施例描述了本发明，但是应该理解本发明不限于所公开的示例性实施例。应该给予权利要求的范围最广泛的解释，以涵盖所有这样的修改以及等同的结构和功能。
本申请要求于2009年11月11日提交的日本专利申请No.2009-258195和于2010年10月26日提交的日本专利申请No.2010-240054的权益，这些日本专利申请的全部内容通过引用并入本文。

Claims (2)

1.一种半导体装置，包括：
多层内插器基板，包括作为内层的电源层和接地层；
多个连接端子，设置在所述内插器基板的一个表面上；和
半导体芯片，安装在所述内插器基板的另一个表面上，
其中，所述多个连接端子包括电源端子、接地端子和信号端子，通过所述电源端子，从至少两种类型的电源供电，
其中，所述信号端子通过信号通孔与所述半导体芯片连接，
其中，所述电源端子通过电源通孔与由所述电源层上的至少两个区域组成的电源图案和所述半导体芯片连接，所述至少两种类型的电源具有不同的电压，并且形成在所述电源层上的各个电源图案中的所有通孔是与所述各个电源图案连接的电源通孔，并且
其中，所述接地端子通过接地通孔与设置在所述接地层上的接地图案和所述半导体芯片连接，并且形成在所述接地图案中的所有通孔是与所述接地图案连接的接地通孔。
2.根据权利要求1所述的半导体装置，
其中，所述接地图案被布置为与所有电源图案相邻。
CN201080050383.3A 2009-11-11 2010-11-02 半导体装置 Expired - Fee Related CN102668071B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009258195 2009-11-11
JP2009-258195 2009-11-11
JP2010240054A JP2011124549A (ja) 2009-11-11 2010-10-26 半導体装置
JP2010-240054 2010-10-26
PCT/JP2010/006472 WO2011058718A1 (en) 2009-11-11 2010-11-02 Semiconductor apparatus

Publications (2)

Publication Number Publication Date
CN102668071A CN102668071A (zh) 2012-09-12
CN102668071B true CN102668071B (zh) 2016-08-17

Family

ID=43797617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080050383.3A Expired - Fee Related CN102668071B (zh) 2009-11-11 2010-11-02 半导体装置

Country Status (4)

Country Link
US (1) US9252098B2 (zh)
JP (1) JP2011124549A (zh)
CN (1) CN102668071B (zh)
WO (1) WO2011058718A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
JP2016134543A (ja) * 2015-01-21 2016-07-25 セイコーエプソン株式会社 半導体モジュール、半導体装置、及び電気光学装置
JP6468360B2 (ja) * 2015-08-31 2019-02-13 アイシン・エィ・ダブリュ株式会社 半導体装置、チップモジュール及び半導体モジュール
CN106211556B (zh) * 2016-07-28 2019-03-19 Oppo广东移动通信有限公司 印刷电路板及具有其的电子装置
TWI615927B (zh) * 2017-07-14 2018-02-21 矽品精密工業股份有限公司 電子封裝件暨基板結構及其製法
EP3790043A4 (en) * 2018-07-10 2021-07-14 Aisin Aw Co., Ltd. CIRCUIT MODULE AND POWER SUPPLY CHIP MODULE

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479758B1 (en) * 2000-01-21 2002-11-12 Kabushiki Kaisha Toshiba Wiring board, semiconductor package and semiconductor device
US7075185B2 (en) * 2004-09-14 2006-07-11 Hewlett-Packard Development Company, L.P. Routing vias in a substrate from bypass capacitor pads

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904499A (en) 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
US6657130B2 (en) * 2001-09-20 2003-12-02 International Business Machines Corporation Electrical and physical design integration method and apparatus for providing interconnections on first level ceramic chip carrier packages
JP4365166B2 (ja) 2003-08-26 2009-11-18 新光電気工業株式会社 キャパシタ、多層配線基板及び半導体装置
JP4674850B2 (ja) * 2005-02-25 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置
US8786072B2 (en) * 2007-02-27 2014-07-22 International Rectifier Corporation Semiconductor package
JP5049717B2 (ja) * 2007-09-21 2012-10-17 新光電気工業株式会社 多層配線基板
JP2009258195A (ja) 2008-04-14 2009-11-05 Hitachi High-Technologies Corp プロキシミティ露光装置、プロキシミティ露光装置の基板移動方法、及び表示用パネル基板の製造方法
JP5534699B2 (ja) 2009-04-02 2014-07-02 株式会社東芝 Ｘ線診断装置及び画像処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479758B1 (en) * 2000-01-21 2002-11-12 Kabushiki Kaisha Toshiba Wiring board, semiconductor package and semiconductor device
US7075185B2 (en) * 2004-09-14 2006-07-11 Hewlett-Packard Development Company, L.P. Routing vias in a substrate from bypass capacitor pads

Also Published As

Publication number Publication date
JP2011124549A (ja) 2011-06-23
CN102668071A (zh) 2012-09-12
WO2011058718A1 (en) 2011-05-19
US20120211897A1 (en) 2012-08-23
US9252098B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
CN102668071B (zh) 半导体装置
US6346743B1 (en) Embedded capacitor assembly in a package
JP2003124383A5 (zh)
KR20040015760A (ko) 수직 접속된 캐패시터를 구비하는 전자 어셈블리 및 제조방법
KR20080050638A (ko) 혼합형 아날로그 및 디지털 집적 회로들
US6483692B2 (en) Capacitor with extended surface lands and method of fabrication therefor
US8674505B2 (en) Integrated circuit packaging with ball grid array having differential pitch to enhance thermal performance
CN105575931A (zh) 半导体封装
KR100657434B1 (ko) 횡방향 접속된 커패시터들을 갖는 전자 어셈블리 및 그제조 방법
US7146596B2 (en) Integrated circuit chip having a ringed wiring layer interposed between a contact layer and a wiring grid
CN201066953Y (zh) 抗静电模块及具有该抗静电模块的电路板
JP4939795B2 (ja) 半導体パッケージと共に使用するための基板層及びその形成方法
US7449364B2 (en) Device and method for including passive components in a chip scale package
US20230215821A1 (en) Configurable capacitor
JPH01144664A (ja) 半導体メモリ用集積回路装置
CN209298067U (zh) 系统级封装结构
US20030111709A1 (en) Packing device for embedding a capacitor on chip
CN108848613A (zh) 一种电子元器件的封装和pcb电路板
US20090273079A1 (en) Semiconductor package having passive component bumps
US20230124931A1 (en) Configurable capacitor
JP2006041061A (ja) 半導体装置
CN116685056A (zh) 一种薄型电源模块
JPS63249362A (ja) 表面実装部品用パツケ−ジ
KR20130071046A (ko) Ｂｇａ 패키지 및 그 제조 방법
JPH07183320A (ja) ボンディングワイヤ接続構造及びボンディングワイヤ接続方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160817

Termination date: 20191102

CF01 Termination of patent right due to non-payment of annual fee