CN201066953Y - 抗静电模块及具有该抗静电模块的电路板 - Google Patents

Abstract

本实用新型抗静电模块及具有该抗静电模块的电路板提供了一种利用尖端放电而导出静电，并能与抗静电元件并用的抗静电模块及电路板，为了解决现有技术中存在的必须重新设计电路板才能改变电路板的抗静电能力的问题。该抗静电模块包括一铺铜区域，形成于一具有若干条接地线的电路板上，该铺铜区域设有一可放电的尖端部，该尖端部朝向该若干接地线之一。由此，电路板上的静电可经由尖端部与接地线之间产生放电而导出电路板。此外，还可在该铺铜区域和该接地线之间设置一抗静电元件，以达到无需改变电路布局即可提升抗静电能力的效果。

Description

抗静电模块及具有该抗静电模块的电路板

【技术领域】

本实用新型涉及一种电路板上的抗静电模块，特别涉及一种利用尖端放电而导出静电的抗静电模块及具有该抗静电模块的电路板。

【背景技术】

一般而言，静电可能从外界进入电路板，例如经由触摸电路板的接口(例如手指触摸到USB接口)，而进入电路板，如此一来累积在电路板上的静电可能会损坏电子元件。一般的IC芯片能承受外界进入的静电压最高不超过2kV，因此电路板上(尤其是主机板)需要设置抗静电的元件，以避免累积在电路板上的静电造成高电压而损坏电路板上的元件。

一般使用的抗静电方法包括在电路板上设置尖端，如中国台湾公告号为566840的实用新型专利所揭露的电路结构，以通过尖端放电效应来释放电路板上的静电。然而，该方法只适用于较弱的静电环境，当要用于较强的静电环境时，则必须重新设计电路板，设置放置齐纳二极管(Zener Diode)的连接垫(pad)，以安装齐纳二极管来对抗静电。图1显示了一种采用齐纳二极管抗静电的电路结构，其中矩形框A所围起的区域为放置齐纳二极管(图未示)的区域，其中有四条信号线10通过。20为接地线，30为电源线，40为齐纳二极管的连接垫，一共有六个。利用齐纳二极管，可将电路板上的静电导入接地线30，使累积在电路板上的静电能量不会超过电子元件的耐压极限。

由于一般的电路板只采用上述两种抗静电方法之一，故只能工作在单一的静电环境下，缺乏应用上的灵活性。若要在两种抗静电模式下转换以适应不同的静电环境，则必须重新设计电路板，大大增加了电路板的设计和制造成本。

【实用新型内容】

本实用新型的目的是针对现有技术中存在的必须重新设计电路板才能改变电路板的抗静电能力的问题提供一种无需改变电路布局即可提升抗静电能力的抗静电模块，以适应不同的静电环境，并降低电路板的设计和制造成本。

本实用新型的抗静电模块包括一铺铜区域，形成于一具有若干条接地线的电路板上，该铺铜区域设有一可放电的尖端部，该尖端部朝向该电路板的若干接地线之一。

在该抗静电模块中，尖端部也可以与抗静电元件一并使用，该抗静电元件连接该铺铜区域以及该接地线，该抗静电元件为一齐纳二极管(Zenerdiode)，且该铺铜区域为该抗静电元件的连接垫，使该抗静电元件电性连接于该电路板。

此外，该尖端部与该接地线保持一适当的距离，该距离的最小值为该电路板的制程中所能容许的两布线间的最短距离。

本实用新型的另一方案是提供一种电路板，其包括一本体；若干条接地线，形成于该本体上；以及一铺铜区域，形成于该本体上，该铺铜区域具有一可放电的尖端部，该尖端部朝向该若干接地线之一。

在该电路板中，还可包括一抗静电元件，连接该铺铜区域以及该接地线。

本实用新型提供的抗静电模块及具有该抗静电模块的电路板，可直接用于较弱的静电环境。当需要应用于较强的静电环境时，只需在原有电路布局的基础上增设一齐纳二极管，即可立即提升电路板的抗静电能力，不仅在使用上具有灵活性，也节省了电路板的设计和制作成本。

【附图说明】

图1是现有技术中电路板的抗静电布局图。

图2是本实用新型的抗静电模块的示意图。

【具体实施方式】

本实用新型将通过优选的实施例结合附图加以说明。

图2表示本实用新型的抗静电模块及电路板的一较佳实施例。电路板1000具有一本体500、若干条信号线(在图2中为四条)100、若干条接地线(在图2中为三条)202、204、206、一电源线300以及一抗静电模块。抗静电模块包括若干个铺铜区域(在图2中为四个)602、604、606、608。若干条信号线100、若干条接地线202、204、206、一电源接线300以及该若干个铺铜区域602、604、606、608皆形成于本体500上。信号线100分别连接于铺铜区域602、604、606、608，在图面上方两铺铜区域602及604之间设置有电源线300，在下方两铺铜区域606、608之间设置接地线206，在上下两排的铺铜区域之间设置有二条接地线202及204。

在铺铜区域602上形成一三角形的可放电的尖端部6021，其放电尖端朝向接地线202。在本实施例中，在接地线202上形成一尖端部2021，对应于尖端部6021，以便缩短尖端部6021与接地线202间的距离。铺铜区域604也同样形成一尖端部6041，其放电尖端朝向接地线204，在接地线204上也设有一尖端部2041，对应于尖端部6041。

另外，在接地线，如接地线206上也可不设置尖端部。铺铜区域606及608分别各形成两个尖端部6061、6081，其放电尖端均朝向接地线206，由于放电尖端6061及6081与接地线206构成尖端放电条件适当，因此在接地线206上无须形成尖端部。

在各铺铜区域602、604、606、608形成的尖端部6021、6041、6061、6081可以利用与接地线202、204、206之间的电位差而产生放电的效果，从而将来自外界经由信号线100传递进入电路板1000的静电压释放到接地线202、204及206而导出。尖端部的数量、形状及配置位置并无限制，视电路布局的设计而定。而放电尖端与接地线的距离是愈短愈好，但是受到电路板1000制程上的限制，必须取适当的距离，如果太短在电路板蚀刻的过程中容易产生短路，以目前的技术而言，其距离最小可达到5mil.。

将本实用新型实际应用至主机板上做实验，实验对象为技嘉电子所生产的CAYMAN-RH主机板，从其USB接口做静电接触测试，在图1所示的现有的电路布局的情况下，最高可耐3.2kV的静电压，而以本实用新型所揭示的结构的电路布局做试验，则可耐4kV的电压。因此本实用新型所揭露的构造的确可以提高电路板抗静电的能力。

另外，对于某些耐静电压的要求更高的电路板而言，可以将齐纳二极管合并于抗静电模块600中使用，在此情况下铺铜区域602、604、606及608以及图2中图面中央的连接垫400可作为齐纳二极管与电路板1000电性连接的连接垫，两连接垫400分别连接于电源线300以及接地线206。如此本实用新型的尖端部产生放电效应以及齐纳二极管合并作用之下，使电路板1000的耐压值可高达9kV左右。

如上所述，也可以在电路板上，从原本作为齐纳二极管的连接垫突出而形成一可放电的尖端部，如此，尖端放电以及齐纳二极管两种方式可以并用而提高电路板的耐压性。

根据本实用新型的设计，以原有的电路布局为基础，做些微的变更，可在不需要齐纳二极管的情况下，达到相同的抗静电的效果，也可以与齐纳二极管并用，符合更高的抗静电的要求。

除了齐纳二极管之外，本实用新型也可应用于显示芯片的抗静电二极管的连接垫或者是其他需要保护的I/O线上。

Claims (12)

1.一种抗静电模块，其特征在于，包括：

一铺铜区域，形成于一具有若干条接地线的电路板上，该铺铜区域设有一可放电的尖端部，该尖端部朝向该若干接地线之一。

2.如权利要求1所述的抗静电模块，其特征在于：该抗静电模块更包括一抗静电元件，连接该铺铜区域以及该接地线。

3.如权利要求2所述的抗静电模块，其特征在于：该抗静电元件为一齐纳二极管。

4.如权利要求2所述的抗静电模块，其特征在于：该铺铜区域为该抗静电元件的连接垫，使该抗静电元件电性连接于该电路板。

5.如权利要求1或2所述的抗静电模块，其特征在于：该尖端部与该接地线保持一距离。

6.如权利要求5所述的抗静电模块，其特征在于：该距离的最小值为该电路板的制程中所能容许的两布线间的最短距离。

7.一种电路板，其特征在于，包括：

一本体；

若干条接地线，形成于该本体上；以及

一铺铜区域，形成于该本体上，该铺铜区域具有一可放电的尖端部，该尖端部朝向该若干接地线之一。

8.如权利要求7所述的电路板，其特征在于：该电路板更包括一抗静电元件，连接该铺铜区域以及该接地线。

9.如权利要求8所述的电路板，其特征在于：该铺铜区域为该抗静电元件的连接垫，使该抗静电元件电性连接于该电路板。

10.如权利要求8所述的电路板，其特征在于：该抗静电元件为齐纳二极管。

11.如权利要求7或8所述的电路板，其特征在于：该尖端部与该接地线保持一距离。

12.如权利要求11所述的电路板，其特征在于：该距离的最小值为该电路板的制程中所能容许的两布线间的最短距离。

Images