CN102651361A - 集成电路 - Google Patents

集成电路 Download PDF

Info

Publication number
CN102651361A
CN102651361A CN2011101399049A CN201110139904A CN102651361A CN 102651361 A CN102651361 A CN 102651361A CN 2011101399049 A CN2011101399049 A CN 2011101399049A CN 201110139904 A CN201110139904 A CN 201110139904A CN 102651361 A CN102651361 A CN 102651361A
Authority
CN
China
Prior art keywords
lead
inductor
substrate
conductive structure
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101399049A
Other languages
English (en)
Other versions
CN102651361B (zh
Inventor
卓秀英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102651361A publication Critical patent/CN102651361A/zh
Application granted granted Critical
Publication of CN102651361B publication Critical patent/CN102651361B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

一种集成电路，包括一具有一表面的基板。一电感器设置于基板表面上方。电感器可操作以产生通过本身、且大抵上与表面平行的一磁场。本发明可提供更小的IC及提高性能。

Description

集成电路
技术领域
本发明的披露大致涉及半导体装置的领域，尤其涉及包括电感器的集成电路。
背景技术
至今集成电路(integrated circuit，IC)工业中已经历急速的成长。在IC材料及设计的科技进展已创造出数代的IC，其中每个世代比上个世代均具有更小及更复杂的电路。然而，这些进展也提高了IC工艺的复杂度，并且，如要这些科技进展被付诸实现，需要在IC工艺中有类似的进展。
在IC演进中，通常功能密度(也就是每晶片面积所具有内连线装置的数目)被提高，而几何尺寸(也就是在一工艺中所能做出最小的元件(或线))被降低。尺寸下降通常可借由提高产率及降低相关花费而提供优点。尺寸下降也提供一相对较高的功率消耗，要解决这个问题，可使用低功率消耗的装置，例如互补金属氧化物半导体导体装置。
如前述，半导体工业的趋势是走向集成电路的微型化及尺寸降低，为了提供更小的IC及提高性能，例如增加速度及降低耗电。虽然过去在集成电路中导线的材料通常是铝及铝合金，目前的趋势是利用铜来当导电材料，因为铜比起铝具有较好的电性特性，例如较低的电阻、较高的导电度及较高的熔点。
发明内容
为了解决现有技术的问题，本发明提供一种集成电路，包括：一基板，其具有一表面；及一电感器，其设置于该基板的该表面上方，该电感器可操作以产生一通过本身且大抵上与该表面垂直的磁场。
本发明还提供一种集成电路，包括：一基板，其具有一表面；及一电感器，设置于该基板的该表面上方，该电感器包括：一第一导线，设置于该基板的该表面上方；至少一第一导电结构，设置于该第一导线上方且与其电性连接；一第二导线，设置于该至少一第一导电结构上方且与其电性连接；至少一第二导电结构，设置于该第一导线上方且与其电性连接；及一第三导线，设置于该至少一第二导电结构上方且与其电性连接。
本发明可提供更小的IC及提高性能。
附图说明
图1A显示第一示范电感器的立体结构的示意图。
图1B为第一示范电感器沿着图1A中切线1B-1B剖开的剖面示意图。
图2A显示第二示范电感器的立体结构的示意图。
图2B为第二示范电感器沿着图2A中切线2B-2B剖开的剖面示意图。
图3A显示第三示范电感器的立体结构的示意图。
图3B为第三示范电感器沿着图3A中切线3B-3B剖开的剖面示意图。
图4A为第一示范电感器及第一示范遮蔽结构的立体结构的示意图。
图4B为第一示范电感器及第一示范遮蔽结构沿着图4A中切线4B-4B剖开的剖面示意图。
图5A第一示范电感器及第二示范遮蔽结构的立体结构的示意图。
图5B为第一示范电感器及第二示范遮蔽结构沿着图5A中切线5B-5B剖开的剖面示意图。
图6A为第一示范电感器及第三示范遮蔽结构的立体结构示意图。
图6B为第一示范电感器及第三示范遮蔽结构一沿着图6A中切线6B-6B剖开的剖面示意图。
图7A为第二示范电感器及第四示范遮蔽结构的立体结构示意图。
图7B为第二示范电感器及第四示范遮蔽结构一沿着图7A中切线7B-7B剖开的剖面示意图。
图8A为第二示范电感器及第五示范遮蔽结构。
图8B为第二示范电感器及第六(Note to TSMC：应为第五)示范遮蔽结构一沿着图8A中切线8B-8B剖开的剖面示意图。
图9A为第三示范电感器及第六示范遮蔽结构的立体结构示意图。
图9B为第三示范电感器及第六示范遮蔽结构一沿着图9A中切线9B-9B剖开的剖面示意图。
图10A为第三示范电感器及第七示范遮蔽结构的立体结构示意图。
图10B为第三示范电感器及第七示范遮蔽结构一沿着图10A中切线10B-10B剖开的示范电感器及示范遮蔽结构的剖面示意图。
其中，附图标记说明如下：
1B-1B、2A-2A、2B-2B、3B-3B、6B-6B～切线
100、400、500、700、800、900、1000～集成电路
101、201、301～基板
101a～表面
102、202、302～电感器
103、113、117、123、203、303、403、503、603、607、703、803、807、903、1003、1007～介电层
110、130、210、230、250、310、350、370、390～导线
120、120a-120b、115a-115c、220a-220b、225a-225b、240、340、340a-340b、360a-360b、365a-365c、380、380a-380b、385a-385b～导电结构
410、510、610、710、810、910、1010～遮蔽结构
510a-510c、710a-710c、910a-910c～金属导线
610a-610b～遮蔽组件
611、613、615、617、619、621、623、625、627、629、811、813、815、816、817、819、1011、1013、1015、1017、1019～遮蔽部分
具体实施方式
电感器已被使用在集成电路(IC)中以储存在磁场中的能量，其中磁场是因电流通过电感器而形成。通常电感器被绕线成一在设置于基板上方的单层金属化层上的线圈。在电流通过电感器的同时，电流所引发的磁场具有一垂直于基板表面的方向。
尽管集成电路的尺寸下降，为引发欲得到的磁场，水平设置的电感器却仍占有大的表面积。水平设置的电感器所需占用的空间与集成电路尺寸下降的趋势相抵触。
已知的是，水平设置的电感器所引发的磁场垂直于基板表面。基板及电感器之间的磁场交互作用(magnetic interaction)会降低集成电路的品质因数(quality factor)。
已知的是，接下来的披露内容提供许多不同实施例或举例以实施各式实施例不同的特征。以下会叙述元件及设置的特定的举例以简化本披露内容。这些叙述当然仅为举例而不具限定性。例如，在接下来的叙述中，第一特征形成于第二特征上或上方可包括其中第一、第二特征直接接触形成，及可有额外特征形成于第一第二特征之间，而造成第一、第二可不直接接触的实施例。另外，本披露内容可能在各式实施例中重复元件编号及/或字母。重复的目的是在于达到简化明了，且不代表在讨论的各式实施例之间及/或配置之间有关系。
图1A显示第一示范电感器的立体结构的示意图。图1B为一示范电感器沿着图1A中切线1B-1B剖开的剖面示意图。参照图1A、图1B，集成电路100可包括一具有表面101a的基板101。可设置电感器102于基板101的表面101a上方。可操作电感器102以产生一通过本身且大抵上与基板101表面101a平行的磁场。
在一些实施例中，可应用电感器于可提供电感的电感-电容(inductive-capacitive，LC)槽、LC耦合放大器、高功率放大器、低噪音放大器及/或其他集成电路中。在一些使用LC槽的实施例中，电感器可以并联形式与一电容电性连接。
参照图1A、图1B，在一些实施例中，电感器102可包括一导线，例如一导线110，设置于基板101表面101a的上方。电感器102可包括至少一导电结构120。至少一导电结构120可包括例如导电结构120a-120b，而可设置导电结构120a-120b于导线110上方且与其电性连接。电感器102可包括导线130，其中可设置导线130于至少一导电结构120上方且与其电性连接。如图1A、图1B所示，通过电感器102的电流(未显示)所引发的磁场(未显示)可大抵与导线110及130的绕线方向垂直，并大抵与基板101的表面101a平行。
在一些实施例中，导线110及130可经由导电结构115a-115c电性连接至导电结构120a-120b。导电结构115a-115c可分别包括至少一通孔插塞(viaplug)、至少一接触插塞(contact plug)、至少一镶嵌(damascene)结构、至少一双镶嵌(dual damascene)结构、至少一金属区域、至少一金属线、其他形状的金属结构及/或以上任意组合。
参照图1B，可设置电感器102于基板101上方。基板101可为一掺有P型掺质的硅基板，例如硼(一P型基板)。或者，基板101可为另一合适的半导体材料。举例来说，基板101可为掺有N型掺质，例如磷或砷，的硅基板(一N型基板)。或者，基板101可为其他合适的元素型半导体，例如钻石或锗；适合的化合物半导体，例如碳化硅(silicon carbide)、硅锗(silicongermanium)、砷化铟(indium arsenide)或磷化铟(indium phosphide)；或适合的合金半导体，例如碳锗硅(silicon germanium carbide)、磷砷镓(gallium arsenicphosphide)、或磷铟镓(gallium indium phosphide)。此外，基板101可包括外延层(epi-layer)，其可具有应变以提升效能，及/或可包括绝缘层上有硅(silicon-on-insulator；SOI)结构。在一些实施例中，可在基板101的上及/或上方设置至少一无源装置(未显示)，例如电容、电阻、电感器及/或其他无源装置，及至少一有源装置(未显示)，例如金属氧化物半导体晶体管、双载流子接合晶体管、互补式金属氧化物半导体晶体管等。
在一些实施例中，电感器102可被埋藏在一形成于基板101上方的内连线金属化结构(未标出)中。可配置内连线金属化结构使其提供电性内连线于有源及/或无源装置之间。举例来说，内连线金属化结构可包括多个金属层(未标出)。金属化层可分别包括至少一介电层，例如介电层103、113、117或123。介电层103、113、117或123可分别包括至少一材料，例如氧化硅、氮化硅、氮氧化硅(silicon oxynitride)、碳化硅、碳氧化硅(silicon oxycarbide)、超低介电常数介电材料(ultra low-k dielectric material)、其他介电材料或上述任意组合。
在一些实施例中，导线110及130及导电结构115a-115c及120a-120b可分别为至少一材料，例如W、Al、Cu、Ti、Ta、Ni、Co、TiN、TaN、NiSi、CoSi2、其他合适半导体材料及/或上述任意组合。虽然仅在图1B中显示四个金属化层，本发明的范畴并不限定于此。在一些实施例中，内连线金属化结构可包括多于或少于四个金属化层。
应注意的是，可将电感器102绕线为一线圈。因为线圈垂直地立于基板101上方，通过电感器101(Note to TSMC：应为102)的电流所引发的磁场可大抵上与基板101的表面101a平行。因为磁场可大抵上与基板101的表面101a平行，可减少电感器102与基板101之间的磁场互动，且可提高集成电路100的品质因数。也应注意的是，因为相对于表面101a，电感器102为垂直地设置，可减少在表面101a上方设置电感器102所需的区域面积。
图2A显示第二示范电感器的立体结构的示意图。图2B为一示范电感器沿着图2A中切线2B-2B剖开的剖面示意图。图2A、图2B中与图1A、图1B中相同或相似的元件将以同样的元件标号加上100来表示。参照图2A、图2B，至少一导电结构，例如可设置一导电结构240于一导线210上方且与其电性连接。可设置导线250于导电结构240上方且与其电性连接。导线250可为与上述相关图1A、图1B的导线110及/或130相同或相似的材料。
在一些实施例中，导线210及250可经由导电结构225a-225b与导电结构240电性连接。导电结构225a-225b可分别包括至少一通孔插塞、至少一接触插塞、至少一镶嵌结构、至少一双镶嵌结构、至少一金属区域、至少一金属线、其他形状的金属结构及/或以上任意组合。
在一些实施例中，可设置导线250及导电结构220b于同一金属化层之中，如图2所示。在另外的实施例中，可设置导线250及导电结构220a于同一金属化层之中。在又其他的实施例中，可设置导线250于一金属化层中，而金属化层介于其中设置有导线230及导电结构220b的金属化层之间、介于导电结构220b及220a之间，或介于导电结构220a及导线210之间。
应注意的是，上述相关图2A、图2B的电感器202仅为举例。在一些实施例中，电感器202可绕线成一线圈。电感器202可包括介于导线210及250之间的额外的导电结构及/或线，使电感器202朝着线圈中心螺旋。
图3A显示第一示范电感器的立体结构的示意图。图3B为一示范电感器沿着图3A中切线3B-3B剖开的剖面示意图。图3A、图3B中与图2A、图2B中相同或相似的元件将以同样的元件标号加上100来表示。参照图3A、图3B，在一些实施例中，一导线310可具有L的形状。至少一导电结构340可包括例如导电结构340a-340b。可设置导电结构340a-340b于导线310上方且与其电性连接。可设置导线350于导电结构340a-340b上方且与其电性连接。
参照图3A，至少一导电结构360可包括例如导电结构360a-360b。可设置导电结构360a-360b于导线350之下且与其电性连接。可设置导线370于导电结构360a-360b之下且与其电性连接。导线370可具有L的形状。
在一些实施例中，导线350及370可经由导电结构365a-365c与导电结构360a-360b电性连接。导电结构365a-365c可包括至少一通孔插塞、至少一接触插塞、至少一镶嵌结构、至少一双镶嵌结构、至少一金属区域、至少一金属线、其他形状的金属结构及/或以上任意组合。
再度参照图3A，至少一导电结构380可包括例如导电结构380a-380b。可设置导电结构380a-380b于导线370上方且与其电性连接。可设置导线390于导电结构380a-380b上方且与其电性连接。
在一些实施例中，导线370及390可经由导电结构385a-385c与导电结构380a-380b电性连接。导电结构385a-385c可包括至少一通孔插塞、至少一接触插塞、至少一镶嵌结构、至少一双镶嵌结构、至少一金属区域、至少一金属线、其他形状的金属结构及/或以上任意组合。
再次参照图3A，至少一导电结构380可包括例如导电结构380a-380b。可设置导电结构380a-380b于导线370上方且与其电性连接。可设置导线390于导电结构380a-380b上方且与其电性连接。
在一些实施例中，导线370及390可经由导电结构385a-385c与导电结构380a-380b电性连接。导电结构385a-385c可分别包括至少一通孔插塞、至少一接触插塞)、至少一镶嵌结构、至少一双镶嵌结构、至少一金属区域、至少一金属线、其他形状的金属结构及/或以上任意组合。在一些实施例中，导线370及390可为与上述相关图1A-图1B的导线110及/或130相同或相似的材料。
在一些实施例中，可设置导线330、350及390于同一金属化层中，如图3A所示。在其他实施例中，可设置金属线330、350及390其中至少两个金属线于不同的金属化层中。在另外的其他实施例中，可设置导线310及370于同一金属化层中，如图3A所示。在又其他的实施例中，可设置导线310及370于不同的金属化层中。
应注意的是，与上述相关图3A-图3B的电感器仅为举例。在一些实施例中，电感器302可包括额外的导电结构及/或线，使得更多的线圈可被垂直绕线于基板101上方。
在一些实施例中，集成电路可包括一遮蔽结构。可设置遮蔽结构于基板上方。遮蔽结构可包括至少一设置于基板与电感器之间的遮蔽部分。可配置遮蔽结构使其至少部分遮蔽电感器所产生的磁场，以避免干扰集成电路的操作速度。如此一来，也可提高品质因数。
举例来说，集成电路400可包括一设置于电感器102与基板101之间的遮蔽结构410，如图4A-图4B所示。在一些实施例中，遮蔽结构410可为一如图4A所示的金属板。操作集成电路400时，遮蔽结构410可为接地或浮接(floating)。在一些实施例中，遮蔽结构410可为至少一材料，例如W、Al、Cu、Ti、Ta、Ni、Co、TiN、TaN、NiSi、CoSi2、其他合适半导体材料及/或上述任意组合。
在一些实施例中，可设置遮蔽结构410于一金属化层中，但此金属化层不同于其中设置有导线110的金属化层。举例来说，可设置遮蔽结构410于介电层103及403之间。在一些实施例中，介电层403可包括至少一材料，例如氧化硅、氮化硅、氮氧化硅、低介电常数介电材料、超低介电常数介电材料、另一介电材料或以上任意组合。
应注意的是，图4A-图4B中所示的遮蔽结构410仅为举例，且本发明的范畴不限定于此。在一些实施例中，遮蔽结构410可包括至少一圆形金属板、至少一方形金属板、至少一长方形金属板、至少一椭圆金属板、至少一多角形金属板、一金属圈、多个金属圈、至少一围绕该至少一金属板的金属圈、单个金属线绕线成与导线110平行或垂直，或金属遮蔽结构的其他任何形状。
在一些实施例中，集成电路500可包括一设置于电感器102与基板101之间的遮蔽结构510，如图5A-图5B所示。在一些实施例中，遮蔽结构510可包括多个金属导线，例如金属导线510a-510c。可于基板101与导线110之间平行设置金属导线510a-510c。金属导线510a-510c可绕线于一方向，其大抵垂直于导线110的绕线方向。
在一些实施例中，可设置金属导线510a-510c于介电层203与503之间。介电层503可包括至少一材料，例如氧化硅、氮化硅、氮氧化硅、低介电常数介电材料、超低介电常数介电材料、另一介电材料或以上任意组合。在其他实施例中，金属导线510a-510c可彼此电性连接。在操作集成电路500时，金属导线510a-510c可为接地、浮接或电性连接至一共同电压。
图6A为一示范电感器及一示范遮蔽结构的立体结构示意图。图6B为一示范电感器及一示范遮蔽结构一沿着图6A中切线6B-6B剖开的剖面示意图。参见图6A、图6B，遮蔽结构610可包括遮蔽组件610a-610b。在操作集成电路600时，遮蔽组件610a-610b可为接地、浮接或电性连接至一共同电压。
在一些实施例中，遮蔽组件610a可包括遮蔽部分611、613、615、617及619。遮蔽组件610b可包括遮蔽部分621、623、625、627及629。在其他实施例中，可设置遮蔽部分613及623于导线110及130之间。虽然图6A-图6B仅显示出两个遮蔽组件610a-610b，本发明的范畴不限定于此。在一些实施例中，遮蔽结构610可包括单个或多于两个遮蔽组件。在其他实施例中，遮蔽组件610a-610b可包括额外设置于导线110及130之间的遮蔽部分(未显示)。
参照图6B，在一些实施例中，可设置遮蔽部分611及621于一金属化层中，其中此金属化层位于其中设置有导线110的金属化层下方。举例来说，可设置遮蔽部分611及621于介电层103及603之间。在一些实施例中，介电层603可包括至少一材料，例如氧化硅、氮化硅、氮氧化硅、低介电常数介电材料、超低介电常数介电材料、另一介电材料或以上任意组合。
在一些实施例中，可设置遮蔽部分613及623于导线110及130之间。在其他实施例中，可设置遮蔽部分613及623及导电结构120b于同一金属化层之中，如图6B所示。在另外其他的实施例中，可设置遮蔽部分613及623及导电结构120a于同一金属化层之中。在又其他的实施例中，可设置遮蔽部分613及623及导电结构120b其中至少两者于不同的金属化层之中。在一些实施例中，可设置遮蔽部分613及623至少其中之一于一金属化层中，而此金属化层位于其中设置有导线130及导电结构120b，导电结构120b及导电结构120a或导电结构120a及导线110的金属化层之间。
再次参照图6B，在一些实施例中，可设置遮蔽部分615及625于一金属化层中，此金属化层位于其中设置有金属线130的金属化层上方。举例来说，可设置遮蔽部分615及625于包括一介电层607的金属化层中。在一些实施例中，介电层607可包括至少一材料，例如氧化硅、氮化硅、氮氧化硅、低介电常数介电材料、超低介电常数介电材料、另一介电材料或以上任意组合。
应注意的是，图6A-图6B中所示的遮蔽结构610仅为举例。在一些实施例中，遮蔽部分611、613、615、617及619可连续性地延伸且分别与遮蔽部分621、623、625、627及629电性连接。
应注意的是，可应用上述分别与图4A-图4B、图5A-图5B及图6A-图6B相关的遮蔽结构410、510及610于上述与图2A-图2B及图3A-图3B相关的电感器202及基板201。举例来说，集成电路700可包括一设置于电感器202及基板201之间的遮蔽结构710，如图7A-图7B所示。在一些实施例中，遮蔽结构710可包括多个金属导线，例如金属导线710a-710c。可平行设置金属导线710a-710c于基板201及导线210之间。金属导线710a-710c可绕线于一方向，其大抵垂直于导线210的绕线方向。
在一些实施例中，可设置金属导线710a-710c于介电层203及703之间。在其他实施例中，可设置金属导线于同样或不同的金属化层中。介电层703可包括至少一材料，例如氧化硅、氮化硅、氮氧化硅、低介电常数介电材料、超低介电常数介电材料、另一介电材料或以上任意组合。在一些实施例中，金属导线710a-710c可为接地、浮接或电性连接至一常用电压。
图8A为一示范电感器及一示范遮蔽结构。图8B为一示范电感器及一示范遮蔽结构一沿着图8A中切线8B-8B剖开的剖面示意图。参照图8A、图8B，集成电路800可包括一遮蔽结构810。遮蔽结构810可包括遮蔽部分811、813、815、816、817及819。在操作集成电路800时，遮蔽部分811、813、815、816、817及819可为接地、浮接或电性连接至一常用电压。
应注意的是，虽然图8A-图8B中仅显示单个遮蔽组件，但本发明的范畴并不限定于此。在一些实施例中，遮蔽结构810可包括两个或更多的遮蔽组件。在其他实施例中，遮蔽组件可彼此电性连接。在又其他实施例中，遮蔽结构810可包括额外设置于导线210及230之间的遮蔽部分(未显示)。
参照图8B，在一些实施例中，可设置遮蔽部分811于一金属化层中，该金属化层位于其中设置有导线210的金属化层下方。举例来说，可设置遮蔽结构811于介电层203及803之间。在一些实施例中，介电层803可包括至少一材料，例如氧化硅、氮化硅、氮氧化硅、低介电常数介电材料、超低介电常数介电材料、另一介电材料或以上任意组合。
在一些实施例中，可设置遮蔽部分813于导线210及250之间。在其他实施例中，可设置遮蔽部分813及导电结构220a于同一金属化层之中，如图8B所示。在其他的实施例中，可设置遮蔽部分813于一金属化层之中，此金属化层位于其中设置有导线250及导电结构220a或导电结构220a及导线210的金属化层之间。在又其他的实施例中，可设置遮蔽部分815于导线230及250之间。
再次参照图8B，在一些实施例中，可设置遮蔽部分816于一金属化层中，此金属化层位于其中设置有导线230的金属化层上方。举例来说，可设置遮蔽部分816于包括一介电层807中。在一些实施例中，介电层807可包括至少一材料，例如氧化硅、氮化硅、氮氧化硅、低介电常数介电材料、超低介电常数介电材料、另一介电材料或以上任意组合。
在一些实施例中，集成电路900可包括一设置于电感器302与基板301之间的遮蔽结构910，如图9A-图9B所示。在一些实施例中，遮蔽结构910可包括多个金属导线，例如金属导线910a-910c。可平行设置金属导线910a-910c于基板301与导线370之间。金属导线910a-910c可绕线于一方向，其大抵垂直于导线370的绕线方向。
在一些实施例中，金属导线910a-910c于介电层303与903之间。介电层903可包括至少一材料，例如氧化硅、氮化硅、氮氧化硅、低介电常数介电材料、超低介电常数介电材料、另一介电材料或以上任意组合。在其他实施例中，金属导线910a-910c可彼此电性连接。在操作集成电路900时，金属导线910a-910c可为接地、浮接或电性连接至一共同电压。
图10A为一示范电感器及一示范遮蔽结构的立体结构示意图。图10B为一示范电感器及一示范遮蔽结构一沿着图10A中切线10B-10B剖开之示范电感器及示范遮蔽结构的的剖面示意图。参见图10A、图10B，集成电路1000可包括一遮蔽结构1010。遮蔽结构1010可包括遮蔽部分1011、1013、1015、1017及1019。在操作集成电路1000时，遮蔽部分1011、1013、1015、1017及1019可为接地、浮接或电性连接至一共同电压。
应注意的是，虽然图10A-图10B中仅显示单个遮蔽组件，但本发明的范畴并不限定于此。在一些实施例中，遮蔽结构1010可包括两个或更多的遮蔽组件。在其他实施例中，遮蔽组件可彼此电性连接。在又其他实施例中，遮蔽结构1010可包括额外设置于导线370及390之间的遮蔽部分(未显示)。
参照图8B，在一些实施例中，可设置遮蔽部分1011于一金属化层中，此金属化层位于其中设置有导线370的金属化层下方。举例来说，可设置遮蔽结构1011于介电层303及1003之间。在一些实施例中，介电层1003可包括至少一材料，例如氧化硅、氮化硅、氮氧化硅、低介电常数介电材料、超低介电常数介电材料、另一介电材料或以上任意组合。
在一些实施例中，可设置遮蔽部分1013于导线370及390之间。在其他实施例中，可设置遮蔽部分1013及导电结构360b于同一金属化层之中，如图10B所示。在其他的实施例中，可设置遮蔽部分1013及导电结构360a于同一金属化层之中。在又其他的实施例中，可设置遮蔽部分1013于一金属化层之中，而此金属化层位于其中设置有导线390及360b，导电结构360b及导电结构360a，或导电结构360a及导线370的金属化层之间。
再次参照图10B，在一些实施例中，可设置遮蔽部分1015于一金属化层之中，该金属化层位于其中设置有导线390的金属化层上方。举例来说，可设置遮蔽部分1015于其中设置有介电层1007的金属化层之中。在一些实施例中，介电层1007可包括至少一材料，例如氧化硅、氮化硅、氮氧化硅、低介电常数介电材料、超低介电常数介电材料、另一介电材料或以上任意组合。
在第一示范实施例中，集成电路包括一具有一表面的基板。设置一电感器于基板表面。可操作电感器以产生一通过本身且大抵上与表面平行的磁场。
在第二示范实施例中，集成电路包括一具有一表面的基板。设置一电感器于基板表面上方。电感器包括一第一导线，设置于基板的表面上方。至少一第一导电结构，设置于第一导线上方且与其电性连接。一第二导线，设置于至少一第一导电结构上方且与其电性连接。至少一第二导电结构，设置于第一导线上方且与其电性连接。一第三导线，设置于至少一第二导电结构上方且与其电性连接。
虽然本发明已以数个优选实施例披露如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视所附权利要求所界定的范围为准。

Claims (10)

1.一种集成电路，包括：
一基板，其具有一表面；及
一电感器，其设置于该基板的该表面上方，该电感器可操作以产生一通过本身且大抵上与该表面垂直的磁场。
2.如权利要求1所述的集成电路，其中该电感器包括：
一第一导线，设置于该基板的该表面上方；
至少一第一导电结构，设置于该第一导线上方且与其电性连接；及
一第二导线，设置于该至少一第一导电结构上方且与其电性连接。
3.如权利要求1所述的集成电路，其中该电感器还包括：
至少一第二导电结构，设置于该至少一导电结构及该第二导线之间，且与该至少一导电结构及该第二导线电性连接。
4.如权利要求2所述的集成电路还包括：
一遮蔽结构，设置于该基板的该表面上方，其中该遮蔽结构包括至少一设置于该基板的该表面与该第一导线之间的第一遮蔽部分。
5.如权利要求4所述的集成电路，其中该遮蔽结构还包括：
至少一第二遮蔽部分，设置于该第一导线与该第二导线之间，其中该至少一第二遮蔽部分与该第一遮蔽部分电性连接。
6.如权利要求4所述的集成电路，其中该遮蔽结构的该至少一第一遮蔽部分还包括：
多个金属导线，平行设置于该基板与该第一导线之间，其中所述多个金属导线绕线于一方向，其大抵垂直于该第一导线的一绕线方向。
7.一种集成电路，包括：
一基板，其具有一表面；及
一电感器，设置于该基板的该表面上方，该电感器包括：
一第一导线，设置于该基板的该表面上方；
至少一第一导电结构，设置于该第一导线上方且与其电性连接；
一第二导线，设置于该至少一第一导电结构上方且与其电性连接；
至少一第二导电结构，设置于该第一导线上方且与其电性连接；及
一第三导线，设置于该至少一第二导电结构上方且与其电性连接。
8.如权利要求7所述的集成电路，其中该电感器还包括：
至少一第三导电结构，设置于该至少一第三导线下方且与其电性连接，其中设置该第三导线及该第二导线于一第一金属层之中；及
一第四导线，设置于该至少一第三导电结构下方且与其电性连接，其中设置该第四导线及该第一导线于一第二金属层之中。
9.如权利要求7所述的集成电路还包括：
一遮蔽结构，设置于该基板的该表面上方，其中该遮蔽结构包括至少一第一遮蔽部分，其中设置该第一遮蔽部分于该基板的该表面与该第一导线之间，该遮蔽结构的至少一第一遮蔽部分还包括：
多个金属导线，平行设置于该基板与该第一导线之间，其中所述多个金属导线绕线于一方向，其大抵垂直于该第一导线的一绕线方向。
10.如权利要求7所述的集成电路，其中该遮蔽结构还包括：
至少一设置于该第一导线与该第二导线之间的第二遮蔽部分，其中该至少一第二遮蔽部分与该至少一第一遮蔽部分电性连接。
CN201110139904.9A 2011-02-23 2011-05-24 集成电路 Active CN102651361B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/032,823 2011-02-23
US13/032,823 US8405482B2 (en) 2011-02-23 2011-02-23 Integrated circuits including inductors

Publications (2)

Publication Number Publication Date
CN102651361A true CN102651361A (zh) 2012-08-29
CN102651361B CN102651361B (zh) 2014-12-10

Family

ID=46652262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110139904.9A Active CN102651361B (zh) 2011-02-23 2011-05-24 集成电路

Country Status (2)

Country Link
US (2) US8405482B2 (zh)
CN (1) CN102651361B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666296A (zh) * 2017-03-30 2018-10-16 格芯公司 晶体管结构

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8836078B2 (en) * 2011-08-18 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented inductor within interconnect structures and capacitor structure thereof
DE102013100711B4 (de) * 2013-01-24 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente
US9966905B2 (en) 2013-03-15 2018-05-08 Qorvo Us, Inc. Weakly coupled based harmonic rejection filter for feedback linearization power amplifier
US9705478B2 (en) 2013-08-01 2017-07-11 Qorvo Us, Inc. Weakly coupled tunable RF receiver architecture
US9899133B2 (en) 2013-08-01 2018-02-20 Qorvo Us, Inc. Advanced 3D inductor structures with confined magnetic field
US9754874B2 (en) * 2013-10-25 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Inductive capacitive structure and method of making the same
US10008316B2 (en) * 2014-03-28 2018-06-26 Qualcomm Incorporated Inductor embedded in a package substrate
US9275786B2 (en) 2014-07-18 2016-03-01 Qualcomm Incorporated Superposed structure 3D orthogonal through substrate inductor
KR101642643B1 (ko) * 2015-01-27 2016-07-29 삼성전기주식회사 코일 부품 및 이의 제조 방법
US9583433B2 (en) * 2015-02-25 2017-02-28 Qualcomm Incorporated Integrated device package comprising conductive sheet configured as an inductor in an encapsulation layer
US9966182B2 (en) * 2015-11-16 2018-05-08 Globalfoundries Inc. Multi-frequency inductors with low-k dielectric area
WO2017131017A1 (ja) * 2016-01-27 2017-08-03 株式会社村田製作所 インダクタ部品およびその製造方法
US11139238B2 (en) * 2016-12-07 2021-10-05 Qorvo Us, Inc. High Q factor inductor structure
US10276518B2 (en) * 2017-03-21 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement in fan out packaging including magnetic structure around transmission line
US10171037B2 (en) 2017-04-25 2019-01-01 Qorvo Us, Inc. Multi-mode power management system supporting fifth-generation new radio
US10879852B2 (en) 2017-08-08 2020-12-29 Qorvo Us, Inc. Power management circuit and related radio frequency front-end circuit
US10553530B2 (en) * 2017-09-29 2020-02-04 Qorvo Us, Inc. Three-dimensional (3D) inductor-capacitor (LC) circuit
US10672704B2 (en) * 2017-11-30 2020-06-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with polygonal inductive device
US11380632B2 (en) * 2018-04-27 2022-07-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated inductor and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037649A (en) * 1999-04-01 2000-03-14 Winbond Electronics Corp. Three-dimension inductor structure in integrated circuit technology
US6249039B1 (en) * 1998-09-10 2001-06-19 Bourns, Inc. Integrated inductive components and method of fabricating such components
CN1671276A (zh) * 2004-03-17 2005-09-21 松下电器产业株式会社 多层电路板
US7339452B2 (en) * 2005-10-20 2008-03-04 Via Technologies, Inc. Embedded inductor and application thereof

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3368112A (en) * 1964-12-18 1968-02-06 Navy Usa Shielding of electrical circuits by metal deposition
US3561110A (en) * 1967-08-31 1971-02-09 Ibm Method of making connections and conductive paths
US4729510A (en) * 1984-11-14 1988-03-08 Itt Corporation Coaxial shielded helical delay line and process
EP0588503B1 (en) * 1992-09-10 1998-10-07 National Semiconductor Corporation Integrated circuit magnetic memory element and method of making same
US5576680A (en) * 1994-03-01 1996-11-19 Amer-Soi Structure and fabrication process of inductors on semiconductor chip
US6313716B1 (en) * 1995-02-17 2001-11-06 Lockheed Martin Corporation Slow wave meander line having sections of alternating impedance relative to a conductive plate
US6116863A (en) * 1997-05-30 2000-09-12 University Of Cincinnati Electromagnetically driven microactuated device and method of making the same
US6013939A (en) * 1997-10-31 2000-01-11 National Scientific Corp. Monolithic inductor with magnetic flux lines guided away from substrate
FR2771843B1 (fr) * 1997-11-28 2000-02-11 Sgs Thomson Microelectronics Transformateur en circuit integre
US6008102A (en) * 1998-04-09 1999-12-28 Motorola, Inc. Method of forming a three-dimensional integrated inductor
JP3384977B2 (ja) * 1999-02-02 2003-03-10 株式会社村田製作所 可変インダクタンス素子
US6240622B1 (en) * 1999-07-09 2001-06-05 Micron Technology, Inc. Integrated circuit inductors
DE10002377A1 (de) * 2000-01-20 2001-08-02 Infineon Technologies Ag Spule und Spulensystem zur Integration in eine mikroelektronische Schaltung sowie mikroelektronische Schaltung
US6800533B1 (en) * 2000-03-06 2004-10-05 Chartered Semiconductor Manufacturing Ltd. Integrated vertical spiral inductor on semiconductor material
US7109838B2 (en) * 2000-09-08 2006-09-19 Texas Instruments Incorporated System for integrating a toroidal inductor in a semiconductor device
US6362012B1 (en) * 2001-03-05 2002-03-26 Taiwan Semiconductor Manufacturing Company Structure of merged vertical capacitor inside spiral conductor for RF and mixed-signal applications
US6975199B2 (en) * 2001-12-13 2005-12-13 International Business Machines Corporation Embedded inductor and method of making
JP4010920B2 (ja) * 2002-09-30 2007-11-21 Ｔｄｋ株式会社 インダクティブ素子の製造方法
JP2004200227A (ja) * 2002-12-16 2004-07-15 Alps Electric Co Ltd プリントインダクタ
JP4354187B2 (ja) * 2003-01-21 2009-10-28 Ｔｄｋ株式会社 高ｑヘリカルコイルチップおよびその製造方法
JP3800540B2 (ja) * 2003-01-31 2006-07-26 Ｔｄｋ株式会社 インダクタンス素子の製造方法と積層電子部品と積層電子部品モジュ−ルとこれらの製造方法
US7422654B2 (en) * 2003-02-14 2008-09-09 Applied Materials, Inc. Method and apparatus for shaping a magnetic field in a magnetic field-enhanced plasma reactor
KR100688858B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 스파이럴 3차원 인덕터를 내장한 인쇄회로기판 및 그 제조방법
US7323948B2 (en) * 2005-08-23 2008-01-29 International Business Machines Corporation Vertical LC tank device
US7498918B2 (en) * 2006-04-04 2009-03-03 United Microelectronics Corp. Inductor structure
US7924131B2 (en) * 2006-05-19 2011-04-12 Freescale Semiconductor, Inc. Electrical component having an inductor and a method of formation
EP2056488B1 (en) * 2006-10-27 2014-09-03 Murata Manufacturing Co. Ltd. Article with electromagnetically coupled module
US7446534B2 (en) * 2006-12-20 2008-11-04 Varian, Inc. Cold normal metal and HTS NMR probe coils with electric field shields
TW200844811A (en) * 2007-03-27 2008-11-16 N trig ltd Shield for a digitizer sensor
TWI402866B (zh) * 2007-08-29 2013-07-21 Ind Tech Res Inst 懸吊式電感元件
US8068004B1 (en) * 2010-02-03 2011-11-29 Xilinx, Inc. Embedded inductor
US8809956B2 (en) * 2011-10-13 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented semiconductor device and shielding structure thereof
US20130119511A1 (en) * 2011-11-10 2013-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor having bond-wire and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249039B1 (en) * 1998-09-10 2001-06-19 Bourns, Inc. Integrated inductive components and method of fabricating such components
US6037649A (en) * 1999-04-01 2000-03-14 Winbond Electronics Corp. Three-dimension inductor structure in integrated circuit technology
CN1671276A (zh) * 2004-03-17 2005-09-21 松下电器产业株式会社 多层电路板
US7339452B2 (en) * 2005-10-20 2008-03-04 Via Technologies, Inc. Embedded inductor and application thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666296A (zh) * 2017-03-30 2018-10-16 格芯公司 晶体管结构
CN108666296B (zh) * 2017-03-30 2021-11-16 格芯美国公司 晶体管结构

Also Published As

Publication number Publication date
US9412805B2 (en) 2016-08-09
US20130168810A1 (en) 2013-07-04
US8405482B2 (en) 2013-03-26
US20120212316A1 (en) 2012-08-23
CN102651361B (zh) 2014-12-10

Similar Documents

Publication Publication Date Title
CN102651361B (zh) 集成电路
US7626268B2 (en) Support structures for semiconductor devices
US9362222B2 (en) Interconnection between inductor and metal-insulator-metal (MIM) capacitor
CN103187393A (zh) 用于具有磁性元件的变压器的结构和方法
US20140117496A1 (en) Semiconductor device having ground shield structure and fabrication method thereof
CN104517942B (zh) 具有磁性材料的电感器结构及其形成方法
CN111508930B (zh) 穿通孔及其形成方法
KR101791730B1 (ko) 반도체 구조 및 그 제조 방법
CN102231361A (zh) 半导体部件及其制造方法
WO2000067320A2 (en) Integrated circuit inductor with high self-resonance frequency
US20130119511A1 (en) Inductor having bond-wire and manufacturing method thereof
CN101114632B (zh) 用于提高横向载流能力的半导体器件及方法
US6803849B2 (en) Solid state inducting device
US6924725B2 (en) Coil on a semiconductor substrate and method for its production
CN103515302B (zh) 半导体元件与制作方法
CN108364998B (zh) 具有通过接触与二极管触发器耦接的阴极的硅控整流器
EP1691415A1 (en) Semiconductor device with implanted passive elements
CN1424758A (zh) 半导体装置及其制造方法
US8476745B2 (en) Integrated circuit chip with reduced IR drop
CN109638010B (zh) 射频切换装置以及其制作方法
US20090002114A1 (en) Integrated inductor
CN101552247B (zh) 集成电路结构
CN100568500C (zh) 半导体结构制造方法和其制造的半导体结构
US20220359387A1 (en) Structure and method of forming a semiconductor device with resistive elements
CN103022000B (zh) 平面电感器及其制造方法、半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant