CN102646637A - Cmos器件及其形成方法 - Google Patents
Cmos器件及其形成方法 Download PDFInfo
- Publication number
- CN102646637A CN102646637A CN2011100396289A CN201110039628A CN102646637A CN 102646637 A CN102646637 A CN 102646637A CN 2011100396289 A CN2011100396289 A CN 2011100396289A CN 201110039628 A CN201110039628 A CN 201110039628A CN 102646637 A CN102646637 A CN 102646637A
- Authority
- CN
- China
- Prior art keywords
- rete
- tensile stress
- cmos device
- transistor
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明提供一种CMOS器件及其形成方法,所述CMOS器件包含至少一个PMOS晶体管和至少一个NMOS晶体管,所述方法包括:在所述PMOS晶体管的源极区和漏极区中形成锗硅层;在所述PMOS晶体管和NMOS晶体管的源极区和漏极区中形成镍硅层;沉积张应力膜层,所述张应力膜层覆盖所述PMOS晶体管和NMOS晶体管;去除所述PMOS晶体管上的张应力膜层;对剩余的所述张应力膜层进行紫外线固化工艺;沉积压应力膜层,所述压应力膜层覆盖所述PMOS晶体管和NMOS晶体管;去除所述NMOS晶体管上的压应力膜层。通过本发明提供的CMOS器件及其形成方法改善了CMOS器件的特性。
Description
技术领域
本发明涉及集成电路制造工艺,特别涉及一种CMOS器件及其形成方法。
背景技术
金属氧化半导体晶体管(Metal-Oxide-Semiconductor Transistor,MOS)因其耗电量非常小,并且适合高密度的集成制造等诸多优点,成为现今半导体工艺中,最重要而且应用最广泛的一种基本的电子元件。在过去的十几年之间,利用缩减金属氧化半导体晶体管尺寸的方式,借以持续地改善集成电路的每一功能元件的操作速度、效能表现、电路的元件密度以及成本,缩减的方法主要包括缩小栅极长度以及栅极氧化层的厚度。为了进一步提升晶体管的效能,常利用增进晶体管通道的应力以改善载流子迁移率。
此外,对于互补型金属氧化半导体晶体管(CMOS),所述CMOS器件包含至少一个PMOS晶体管和至少一个NMOS晶体管而言,通常在NMOS晶体管上沉积一层张应力(Tensile Strain)膜,以增加电子的迁移率;而在PMOS晶体管上沉积一层压应力(Compressive Strain)膜,以增加空穴的迁移率。
在现有的CMOS器件的形成方法中,所述CMOS器件包含至少一个PMOS晶体管和至少一个NMOS晶体管,首先,沉积张应力膜层,所述张应力膜层覆盖所述PMOS晶体管和NMOS晶体管;其次,去除所述PMOS晶体管上的张应力膜层;接着,沉积压应力膜层,所述压应力膜层覆盖所述PMOS晶体管和NMOS晶体管(即所述压应力膜层位于所述NMOS晶体管上的张应力膜层之上);最后,去除所述NMOS晶体管上的压应力膜层。
为了提高现有的CMOS器件的形成方法所形成的CMOS器件的特性,所述CMOS器件的形成方法需要进一步地改进。
发明内容
本发明的目的在于提供一种CMOS器件及其形成方法,以进一步改进CMOS器件的特性。
为解决上述技术问题,本发明提供一种CMOS器件的形成方法,所述CMOS器件包含至少一个PMOS晶体管和至少一个NMOS晶体管,包括:在所述PMOS晶体管的源极区和漏极区中形成锗硅层;在所述PMOS晶体管和NMOS晶体管的源极区和漏极区中形成镍硅层;沉积张应力膜层,所述张应力膜层覆盖所述PMOS晶体管和NMOS晶体管;去除所述PMOS晶体管上的张应力膜层;对剩余的所述张应力膜层进行紫外线固化工艺;沉积压应力膜层,所述压应力膜层覆盖所述PMOS晶体管和NMOS晶体管;去除所述NMOS晶体管上的压应力膜层。
可选的,在所述的CMOS器件的形成方法中,所述镍硅层是利用自对准工艺形成的。
可选的,在所述的CMOS器件的形成方法中,所述张应力膜层的材料为氮化硅。
可选的,在所述的CMOS器件的形成方法中,所述张应力膜层的厚度为300埃~700埃。
可选的,在所述的CMOS器件的形成方法中,在温度为300℃~600℃的反应腔室内沉积张应力膜层。
可选的,在所述的CMOS器件的形成方法中,所述紫外线固化工艺的工艺时间为5min~15min。
可选的,在所述的CMOS器件的形成方法中,所述紫外线固化工艺的紫外光源的波长为150nm~380nm。
可选的,在所述的CMOS器件的形成方法中,通过对剩余的所述张应力膜层进行紫外线固化工艺,使得所述张应力膜层的应力强度提高600MPa~1000MPa。
可选的,在所述的CMOS器件的形成方法中,所述压应力膜层的材料为氮化硅。
可选的,在所述的CMOS器件的形成方法中,所述压应力膜层的厚度为400埃~800埃。
可选的,在所述的CMOS器件的形成方法中,在温度为300℃~600℃的反应腔室内沉积压应力膜层。
本发明还提供一种如前述方法所形成的CMOS器件,所述CMOS器件包含至少一个PMOS晶体管和至少一个NMOS晶体管,在所述PMOS晶体管的源极区和漏极区中形成有锗硅层;在所述PMOS晶体管和NMOS晶体管的源极区和漏极区中形成有镍硅层;所述NMOS晶体管上覆盖有经紫外线固化的张应力膜层;所述PMOS晶体管上覆盖有压应力膜层。
可选的,在所述的CMOS器件中,所述张应力膜层的厚度为300埃~700埃。
可选的,在所述的CMOS器件中,所述压应力膜层的厚度为400埃~800埃。
在本发明提供的CMOS器件及其形成方法中,所述CMOS器件的特性得到了如下一些的改进:
1、通过在所述PMOS晶体管的源极区和漏极区中形成锗硅层,增进了空穴的迁移率,从而提高了CMOS器件的电气性能;
2、通过在所述PMOS晶体管和NMOS晶体管的源极区和漏极区中形成镍硅层,可改善后续形成的接触插塞与PMOS晶体管和NMOS晶体管的源极和漏极之间的连接性能,从而提高了CMOS器件的可靠性;
3、通过对剩余的所述张应力膜层进行紫外线固化工艺,提高了张应力膜层的应力强度,通常应力强度能提高600MPa~1000MPa;
4、通过先将所述PMOS晶体管上的张应力膜层去除,再对NMOS晶体管上的剩余的张应力膜层进行紫外线固化工艺,可防止PMOS晶体管源极区和漏极区表面(即镍硅层表面)不平整的结块的出现。根据发明人的深入研究和观察,发现当进行紫外线固化工艺时,张应力膜层的应力强度变化非常大,而镍硅层位于锗硅层之上时稳定性比较差,若不先将所述PMOS晶体管上的张应力膜层去除,经过对张应力膜层的紫外线固化工艺后,锗硅化合物中的锗很容易扩散到源极区和漏极区表面并结块,造成源极区和漏极区表面不平整。
附图说明
图1是本发明实施例的CMOS器件的形成方法的流程图;
图2a~2f是本发明实施例的CMOS器件的形成方法的示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的CMOS器件及其形成方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1和图2a~2f,其中,图1为本发明实施例的CMOS器件的形成方法的流程图;图2a~2f为本发明实施例的CMOS器件的形成方法的示意图。结合该图1和图2a~2f,本发明实施例提供的CMOS器件的形成方法包括以下步骤:
本实施例中,在CMOS器件2中示意性的标示出了一个PMOS晶体管20和一个NMOS晶体管21,在本发明的其它实施例中,当然地可以有更多个PMOS晶体管20和更多个NMOS晶体管21,即至少包括一个PMOS晶体管20和一个NMOS晶体管21即可。
首先,执行步骤S20,在所述PMOS晶体管20的源极区和漏极区中形成锗硅层201。所述锗硅层201可通过选择性外延成长层工艺实现,所述锗硅层201具有压应力,从而可增进空穴的迁移率。在本实施例中,所述NMOS晶体管21的源极区和漏极区为半导体硅层203。
其次,执行步骤S21,在所述PMOS晶体管20和NMOS晶体管21的源极区和漏极区中形成镍硅层202。所述镍硅层202可通过金属镍的自对准过程(Salicide)形成。在PMOS晶体管20中,所述镍硅层202位于所述锗硅层201之上。通过所述镍硅层202可改善后续形成的接触插塞与PMOS晶体管20和NMOS晶体管21的源极和漏极之间的连接性能。
接着,执行步骤S22,如图2a所示,沉积张应力膜层22,所述张应力膜层22覆盖所述PMOS晶体管20和NMOS晶体管21。在本实施例中,所述张应力膜层22的材料为氮化硅,厚度为300埃~700埃,可在温度为300℃~600℃的反应腔室内形成。通过一定的反应温度,可提高张应力膜层22的应力强度。通常,由此沉积的张应力膜层22的应力强度为600MPa~800MPa。
执行步骤S23,去除所述PMOS晶体管20上的张应力膜层,即只在NMOS晶体管21上有剩余的张应力膜层22’。具体的,如图2b和2c所示,可先在所述张应力膜层22上形成蚀刻阻止层23,作为后续蚀刻PMOS晶体管上的张应力膜层和NMOS晶体管上的压应力膜层时的阻止层;然后,通过蚀刻去除所述PMOS晶体管20上的张应力膜层和蚀刻阻止层,即只在所述NMOS晶体管21上覆盖有剩余的张应力膜层22’和剩余的蚀刻阻止层23’。优选的,所述PMOS晶体管20上的张应力膜层可通过干法刻蚀去除。
执行步骤S24,如图2d所示,对剩余的所述张应力膜层22’进行紫外线固化工艺。在本实施例中,剩余的所述张应力膜层22’的材料为氮化硅,厚度为300埃~700埃。所述紫外线固化工艺的工艺时间为5min~15min,所述紫外线固化工艺中所采用的紫外光源的波长为150nm~380nm。经过所述紫外线固化工艺后,剩余的所述张应力膜层22’的应力强度通常能提高至1200MPa~1800MPa,即提高了600MPa~1000MPa,大大增强了剩余的所述张应力膜层22’应力强度。
通过先将所述PMOS晶体管20上的张应力膜层去除,再对NMOS晶体管21上的剩余的张应力膜层进行紫外线固化工艺,可防止PMOS晶体管20源极区和漏极区表面(即镍硅层202表面)不平整的结块的出现。
接着,执行步骤S25,如图2e所示,沉积压应力膜层24,所述压应力膜层24覆盖所述PMOS晶体管20和NMOS晶体管21。在本实施例中,具体的,所述NMOS晶体管21上的压应力膜层在所述剩余的蚀刻阻止层23’上。所述压应力膜层24的材料为氮化硅,厚度为400埃~800埃,可在温度为300℃~600℃的反应腔室内形成。
最后,执行步骤S26,如图2f所示,去除所述NMOS晶体管21上的压应力膜层,即只在PMOS晶体管20上有剩余的压应力膜层24’,从而得到了CMOS器件3。
所述CMOS器件3包含至少一个PMOS晶体管20和至少一个NMOS晶体管21,在所述PMOS晶体管20的源极区和漏极区中形成有锗硅层201;在所述PMOS晶体管20和NMOS晶体管21的源极区和漏极区中形成有镍硅层202;所述NMOS晶体管21上覆盖有经紫外线固化的张应力膜层22’;所述PMOS晶体20管上覆盖有压应力膜层24’。
在本实施例中,在PMOS晶体管20中,所述镍硅层202位于所述锗硅层201之上;所述张应力膜层22’的厚度为300埃~700埃;所述压应力膜层24’的厚度为400埃~800埃。
为了进一步说明本发明实施例中,通过先将所述PMOS晶体管上的张应力膜层去除,再对NMOS晶体管上的剩余的张应力膜层进行紫外线固化工艺,从而带来的防止PMOS晶体管源极区和漏极区表面(即镍硅层表面)不平整的结块出现的有益效果,发明人分别在其他条件相同的情况下,针对PMOS晶体管上覆盖有以及未覆盖有张应力膜层的情况下,经过紫外线固化工艺后,对PMOS晶体管源极区和漏极区表面的进行SEM观察。
我们能够明显的看到,当PMOS晶体管上覆盖有张应力膜层时,经过紫外线固化工艺后PMOS晶体管源极区和漏极区表面有明显的结块,表面非常的不平整。而PMOS晶体管上未覆盖有张应力膜层的情况下,经过紫外线固化工艺后PMOS晶体管源极区和漏极区表面基本没有任何结块,表面非常平整。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (14)
1.一种CMOS器件的形成方法,所述CMOS器件包含至少一个PMOS晶体管和至少一个NMOS晶体管,其特征在于,包括:
在所述PMOS晶体管的源极区和漏极区中形成锗硅层;
在所述PMOS晶体管和NMOS晶体管的源极区和漏极区中形成镍硅层;
沉积张应力膜层,所述张应力膜层覆盖所述PMOS晶体管和NMOS晶体管;
去除所述PMOS晶体管上的张应力膜层;
对剩余的张应力膜层进行紫外线固化工艺;
沉积压应力膜层,所述压应力膜层覆盖所述PMOS晶体管和NMOS晶体管;
去除所述NMOS晶体管上的压应力膜层。
2.如权利要求1所述的CMOS器件的形成方法,其特征在于,所述镍硅层是利用自对准工艺形成的。
3.如权利要求1所述的CMOS器件的形成方法,其特征在于,所述张应力膜层的材料为氮化硅。
4.如权利要求3所述的CMOS器件的形成方法,其特征在于,所述张应力膜层的厚度为300埃~700埃。
5.如权利要求3或4所述的CMOS器件的形成方法,其特征在于,在温度为300℃~600℃的反应腔室内沉积张应力膜层。
6.如权利要求1所述的CMOS器件的形成方法,其特征在于,所述紫外线固化工艺的工艺时间为5min~15min。
7.如权利要求1所述的CMOS器件的形成方法,其特征在于,所述紫外线固化工艺的紫外光源的波长为150nm~380nm。
8.如权利要求1所述的CMOS器件的形成方法,其特征在于,通过对剩余的所述张应力膜层进行紫外线固化工艺,使得所述张应力膜层的应力强度提高600MPa~1000MPa。
9.如权利要求1所述的CMOS器件的形成方法,其特征在于,所述压应力膜层的材料为氮化硅。
10.如权利要求9所述的CMOS器件的形成方法,其特征在于,所述压应力膜层的厚度为400埃~800埃。
11.如权利要求9或10所述的CMOS器件的形成方法,其特征在于,在温度为300℃~600℃的反应腔室内沉积压应力膜层。
12.一种如权利要求1所述的CMOS器件的形成方法所形成的CMOS器件,所述CMOS器件包含至少一个PMOS晶体管和至少一个NMOS晶体管,其特征在于,在所述PMOS晶体管的源极区和漏极区中形成有锗硅层;在所述PMOS晶体管和NMOS晶体管的源极区和漏极区中形成有镍硅层;所述NMOS晶体管上覆盖有经紫外线固化的张应力膜层;所述PMOS晶体管上覆盖有压应力膜层。
13.如权利要求12所述的CMOS器件,其特征在于,所述张应力膜层的厚度为300埃~700埃。
14.如权利要求12所述的CMOS器件,其特征在于,所述压应力膜层的厚度为400埃~800埃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011100396289A CN102646637A (zh) | 2011-02-17 | 2011-02-17 | Cmos器件及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011100396289A CN102646637A (zh) | 2011-02-17 | 2011-02-17 | Cmos器件及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102646637A true CN102646637A (zh) | 2012-08-22 |
Family
ID=46659385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011100396289A Pending CN102646637A (zh) | 2011-02-17 | 2011-02-17 | Cmos器件及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102646637A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1883040A (zh) * | 2003-12-08 | 2006-12-20 | 英特尔公司 | 用于通过减少自对准硅化物界面电阻改善晶体管性能的方法 |
US20070184600A1 (en) * | 2006-02-06 | 2007-08-09 | Freescale Semiconductor | Stressed-channel CMOS transistors |
US20080124856A1 (en) * | 2006-08-08 | 2008-05-29 | Fujitsu Limited | Method of manufacturing semiconductor device |
-
2011
- 2011-02-17 CN CN2011100396289A patent/CN102646637A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1883040A (zh) * | 2003-12-08 | 2006-12-20 | 英特尔公司 | 用于通过减少自对准硅化物界面电阻改善晶体管性能的方法 |
US20070184600A1 (en) * | 2006-02-06 | 2007-08-09 | Freescale Semiconductor | Stressed-channel CMOS transistors |
US20080124856A1 (en) * | 2006-08-08 | 2008-05-29 | Fujitsu Limited | Method of manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100466195C (zh) | 移除间隙壁的方法、金氧半导体晶体管元件及其制造方法 | |
JP2007536736A5 (zh) | ||
TW200511575A (en) | Method of fabricating a double gate field effect transistor device, and such a double gate field effect transistor device | |
CN102184954B (zh) | 应变Ge沟道器件及其形成方法 | |
CN101584025A (zh) | 低温制作高应变等离子体增强化学气相沉积氮化硅薄膜的方法 | |
JP2012516036A5 (zh) | ||
SG160288A1 (en) | Method for transistor fabrication with optimized performance | |
GB2456712A (en) | Method of forming a semiconductor structure comprising a field effect transistor having a stressed channel region | |
CN102779753A (zh) | 半导体器件制造方法 | |
SG151194A1 (en) | Methods of forming field effect transistors using diluted hydrofluoric acid to remove sacrificial nitride spacers | |
KR20120134217A (ko) | 서로 다른 두께의 게이트 절연막을 갖는 모스펫 소자 형성 방법 | |
CN101636835A (zh) | 半导体器件及其制造方法 | |
TW200731422A (en) | Semiconductor device structure having low and high performance devices of same conductive type on same substrate | |
KR20080033035A (ko) | 반도체 장치 및 그 제조 방법 | |
CN101266949A (zh) | 应变硅互补型金属氧化物半导体晶体管的制作方法 | |
CN102646637A (zh) | Cmos器件及其形成方法 | |
JP2008218727A (ja) | 半導体装置とその製造方法 | |
CN101162707B (zh) | 半导体器件结构及基于晶体管密度的应力层的形成方法 | |
US20090148988A1 (en) | Method of reducing embedded sige loss in semiconductor device manufacturing | |
US20110309452A1 (en) | Methods of manufacturing semiconductor devices | |
CN103165454A (zh) | 半导体器件及其制造方法 | |
US8470678B2 (en) | Tensile stress enhancement of nitride film for stressed channel field effect transistor fabrication | |
CN102983173A (zh) | 具有槽型结构的应变nmosfet及其制作方法 | |
CN103178011A (zh) | Cmos及其形成方法 | |
CN103545184A (zh) | 金属栅极、其形成方法及cmos晶体管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120822 |