CN102640259A - 形成包括成核层的复合氮化物构造 - Google Patents

形成包括成核层的复合氮化物构造 Download PDF

Info

Publication number
CN102640259A
CN102640259A CN201180001952XA CN201180001952A CN102640259A CN 102640259 A CN102640259 A CN 102640259A CN 201180001952X A CN201180001952X A CN 201180001952XA CN 201180001952 A CN201180001952 A CN 201180001952A CN 102640259 A CN102640259 A CN 102640259A
Authority
CN
China
Prior art keywords
iii family
chamber
nitride layer
treatment chamber
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201180001952XA
Other languages
English (en)
Inventor
苏杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN102640259A publication Critical patent/CN102640259A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明大致提供形成LED构造的设备与方法。选择蓝宝石基板的一实施例中，块状III族-氮化物的生成可沉积于HVPE或MOCVD腔室中，而分隔处理腔室(诸如，PVD、MOCVD、CVD或ALD腔室)可用来在较低生成速率下生成缓冲层于蓝宝石基板上。缓冲层可为GaN、AlN、AlGaN、InGaN或InAlGaN。选择硅-基基板的另一实施例中，块状III族-氮化物的生成可沉积于其中提供不具Al环境的HVPE或MOCVD腔室中，而不具Ga环境的分隔处理腔室是用来生成不具Ga的缓冲层(诸如，Al、AlN或SiN)于硅-基基板上。分隔处理腔室可为PVD、CVD、MOCVD、等离子体辅助MOCVD或其它气相沉积技术。

Description

形成包括成核层的复合氮化物构造
技术领域
本发明的实施例大致关于诸如发光二极管(LEDs)、雷射二极管(LDs)的组件的制造，更明确地，关于形成III-V族材料的处理。
背景技术
发现III-V族材料在诸如短波LEDs、LDs、与电子组件(包括高功率、高频率与高温晶体管与集成电路)的多种半导体组件发展与制造中越来越重要。举例而言，利用III族-氮化物半导体材料氮化镓(GaN)制造短波长(例如，蓝/绿至紫外光)LEDs。已经发现利用GaN制造的短波长LEDs比起利用非-氮化物半导体材料(包括II-VI族元素)制造的短波长LEDs而言，可提供显著较高的效率与较长的运作时间。
一种已经用来沉积III族-氮化物(例如，GaN)的方法是金属有机化学气相沉积(MOCVD)。此化学气相沉积方法通常执行于温度受控环境的反应器中，以确保包含至少一III族元素(例如，镓(Ga))的第一前驱物气体的稳定性。第二前驱物气体(例如，氨(NH3))提供形成III族-氮化物所需的氮。将两个前驱物气体注入反应器中的处理区域，其在处理区域中混合并移向处理区域中的加热基板。载气可用来助于传送前驱物气体朝向基板。前驱物在加热的基板表面处反应以在基板表面上形成III族-氮化物层(例如，GaN)。薄膜的质量部分取决于沉积均匀性，而沉积均匀性则取决于横跨基板的前驱物的均匀流动与混合。
虽然利用GaN以在光谱的蓝光区域中产生光致发光的可行性已经知道数十年了，但仍有许多障碍阻碍其的实际制造。举例而言，蓝宝石基板与III族-氮化物层间的材料差异(诸如，晶格常数、热膨胀是数与界面表面能)会产生错位，错位扩散通过结构并因为蓝宝石基板与III族-氮化物层间的晶格落差产生的诱发应力而恶化组件性能。已经在基板与III族-氮化物层之间应用多种类型的缓冲层以改变下方基板的表面能，减轻晶格匹配氮化物层中的内应力，并提供磊晶生成后续层的成核位置。然而，传统III族-氮化物的质量通常不令人满意，因为缓冲层的薄膜性质(诸如，厚度、岛状结构密度、岛状结构尺寸)并非时常一致的。成核过程中生成参数中的任何些微变动容易影响氮化物层质量，这接着导致在合并之前成核岛状结构的扭曲或错位，藉此负面地影响块状III族氮化物的生成。
随着对LEDs、LDs、晶体管与集成电路的需求提高，沉积高质量III族氮化物薄膜的任务变得更加重要。因此，需要可改善缓冲层质量与基板上III族氮化物生成的处理与设备。
发明内容
一实施例中，提供制造复合氮化物-基半导体构造的方法。方法包括在第一处理腔室中形成III族-氮化物缓冲层于一或多个基板上；在不暴露一或多个基板于周围大气环境的情况下，传送一或多个具有III族-氮化物缓冲层沉积于其上的基板进入第二处理腔室，以形成第一III族-氮化物层于缓冲层上；在第三处理腔室中形成InGaN多重量子井(MQW)主动层于III族-氮化物缓冲层上；在第四处理腔室中形成p-AlGaN层于InGaN MQW主动层上；及形成第二III族-氮化物层于p-AlGaN层上。取决于应用，III族-氮化物缓冲层可为GaN、AlN、AlGaN、InGaN或InAlGaN，并可未掺杂或掺杂n-型或p-型掺杂元素。第一处理腔室可为PVD、MOCVD、CVD、ALD或任何其它类型的相似沉积腔室。第二处理腔室可为MOCVD或HVPE腔室。第三处理腔室可为MOCVD腔室。第四处理腔室可为MOCVD或HVPE腔室。
另一实施例中，提供制造复合氮化物-基半导体构造的方法。方法包括在包含不具Ga环境的第一处理腔室中形成缓冲层于一或多个硅-基基板上；在不暴露一或多个基板于周围大气环境的情况下，传送一或多个具有缓冲层沉积于其上的硅-基基板进入包含不具Al环境的第二处理腔室中，以在第二处理腔室中形成块状III-V族层于缓冲层上。一实例中，缓冲层可包括Al、AlN或SiN的至少一者，取决于应用，其可未掺杂或掺杂有n-型或p-型掺杂元素。第一处理腔室可为MOCVD、PVD、CVD、ALD腔室或任何其它类型的沉积腔室。第二处理腔室可为MOCVD或HVPE腔室。另一实例中，包括Al、AlN或SiN的钝化层可沉积于硅-基基板的表面上接着为GaN缓冲层，取决于应用，其可未掺杂或掺杂有n-型或p-型掺杂元素。钝化层与缓冲层可沉积于相同或不同的处理腔室中。
又另一实施例中，提供处理复合氮化物-基半导体组件的处理系统。处理系统包括第一处理腔室，设以沉积缓冲层于一或多个基板的表面上；第一基板处置系统，设以自输入区域传送一或多个基板至第一处理腔室；第二处理腔室，设以沉积一或多个III-V族层于形成于一或多个基板上的缓冲层上；及自动传送系统，设以在不暴露一或多个基板于周围大气环境的情况下，传送一或多个基板于第一处理腔室与第二处理腔室之间。一实例中，第一处理腔室可为MOCVD、PVD、CVD、ALD腔室或任何其它气相沉积腔室。第二处理腔室可为MOCVD或HVPE腔室。
又另一实施例中，提供处理复合氮化物-基半导体组件的整合处理系统。整合处理系统包括传送区域；机器人组件，配置于传送区域中，以在不暴露一或多个基板于周围大气环境的情况下传送一或多个基板；气相沉积腔室，可传送连通于传送区域并设以形成缓冲层于一或多个基板上；氢化物气相磊晶(HVPE)腔室，可传送连通于传送区域并设以形成n-型掺杂与/或p-型掺杂氮化镓(GaN)层于一或多个基板上；及金属有机化学气相沉积(MOCVD)腔室，可传送连通于传送区域并设以形成InGaN层于n-型掺杂与p-型掺杂GaN层之间。
附图说明
为了更详细地了解本发明的上述特征，可参照实施例(某些描绘于附图中)来理解本发明简短概述于上的特定描述。然而，需注意附图仅描绘本发明的典型实施例而因此不被视为其的范围的限制因素，因为本发明可允许其它等效实施例。
第1图是示范GaN-基发光二极管(LEDs)的构造的示意图。
第2图是描述根据本文所述实施例制造复合氮化物半导体组件的处理系统的一实施例的示意俯视图。
第3图是根据本文所述实施例制造复合氮化物半导体组件的金属-有机化学气相沉积(MOCVD)腔室的示意横剖面图。
第4A图是根据本文所述实施例制造复合氮化物半导体组件的氢化物气相磊晶(HVPE)腔室的示意等角图。
第4B图是根据本文所述实施例制造复合氮化物半导体组件的HVPE腔室的示意横剖面图。
第5图是根据本发明一实施例的处理次序的流程图。
第6图是根据本发明另一实施例的处理次序的流程图。
具体实施方式
本文所述的本发明实施例通常有关于利用金属有机化学气相沉积(MOCVD)、氢化物气相磊晶(HVPE)、物理气相沉积(PVD)、化学气相沉积(CVD)与/或原子层沉积(ALD)处理形成III-V族材料的方法。选择蓝宝石基板的一实施例中，厚III族-氮化物的生成可沉积于HVPE或MOCVD腔室中，而分隔的处理腔室(诸如，PVD、MOCVD、CVD或ALD腔室)可用以在较低生成速率下生成缓冲层(或者有时称为成核层)于蓝宝石基板上。缓冲层可为GaN、AlN、AlGaN、InGaN或InAlGaN，可为掺杂或未掺杂的。
选择硅-基基板的另一实施例中，厚III族-氮化物的生成可沉积于其中提供不具Al环境的HVPE或MOCVD腔室中，而不具Ga环境的分隔处理腔室是用来生成不具Ga的缓冲层(诸如，Al、AlN或SiN)于III族-氮化物层与硅-基基板之间。上述实施例中，分隔处理腔室可利用PVD、CVD、MOCVD、等离子体辅助MOCVD或其它相似气相沉积技术以沉积不具Ga的缓冲层。咸信专用处理腔室有助于改善缓冲层的薄膜性质，因为可更良好地控制缓冲层的生成特性(诸如，岛状结构密度、岛状结构尺寸、厚度等等)，这接着导致硅-基基板与沉积于其上的III族-氮化物层之间更佳的整合。再者，包含这些分隔腔室的系统的产量将增加而高于传统单一腔室设计，这是因为排除缓冲层与块状III族氮化物层形成于相同腔室中必须提高清洁与处理调整数目的需求。
示范硬件
第2图是根据本发明至少一实施例可用以制造复合氮化物半导体组件的示范处理系统200的示意俯视图。预期参照第5图描述于下的处理亦可执行于其它适当处理腔室中。处理系统200中的环境可维持在真空状态或低于大气压力的压力下。某些实施例中，可乐见以为惰性气体(例如，氮)回填处理系统200。
处理系统200通常包括传送腔室206，容纳基板配置器(未显示)；与传送腔室206耦接的第一MOCVD腔室202a、第二MOCVD腔室202b与第三MOCVD腔室202c；与传送腔室206耦接的负载锁定腔室208；与传送腔室206耦接的批次负载锁定腔室209，用以储存基板；及与负载锁定腔室208耦接的负载台210，用以负载基板。传送腔室206包括机器人组件(未显示)，可操作以拾起并传送基板于负载锁定腔室208、批次负载锁定腔室209与MOCVD腔室202a-c之间。虽然显示三个MOCVD腔室202a、202b、202c，但应当可理解任何数目的MOCVD腔室可耦接于传送腔室206。此外，腔室202a、202b、202c可为耦接于传送腔室206的一或多个MOCVD腔室(例如，下述显示于第3图中的MOCVD腔室300)与一或多个氢化物气相磊晶(HVPE)腔室(诸如，显示于第4A图与第4B图中的400、401)的组合。或者，处理系统200可为不具传送腔室的在线(in-line)系统。多种实施例中，应用时可额外地包括PVD、CVD或ALD腔室，或者以耦接至传送腔室206的MOCVD或HVPE腔室之一者取代。
各个MOCVD腔室202a、202b、202c通常包括形成处理区域的腔室主体212a、212b、212c，将基板置于其中以经历处理；化学输送模块216a、216b、216c，自其输送诸如气体前驱物至腔室主体212a、212b、212c；及用于各个MOCVD腔室202a、202b、202c的电子模块220a、220b、220c，其包括处理系统200的各个MOCVD腔室的电子系统。各个MOCVD腔室202a、202b、202c是适以执行CVD处理，其中金属有机元素与金属氢化物元素反应以形成薄的复合氮化物半导体材料层。
传送室206可在处理过程中保持在真空与/或低于大气压力的压力下。传送室206的真空水平可经调节以符合MOCVD腔室202a的真空水平。举例而言，当自传送室206传送基板进入MOCVD腔室202a(或反过来)时，可将传送室206与MOCVD腔室202a维持在相同真空水平下。接着，当自传送室206传送基板至负载锁定腔室208或批次负载锁定腔室209(或反过来)时，即便负载锁定腔室208或批次负载锁定腔室209与MOCVD腔室202a的真空水平可能不同，传送室真空水平可匹配负载锁定腔室208或批次负载锁定腔室209的真空水平。某些实施例中，乐见以惰性气体(例如，氮)回填传送室206。举例而言，可在高于90％N2或NH3的环境中传送基板。或者，可在高纯度H2环境(例如，高于90％H2的环境)中传送基板。
处理系统200中，机器人组件将装载有一或多个基板的携带板250传送进入第一MOCVD腔室202a以进行第一沉积处理。携带板尺寸在200mm-750mm之间。基板携带板可由多种材料(包括SiC或SiC-涂覆的石墨)所形成。一实施例中，携带板250包括碳化硅材料且表面积是约1,000cm2或更多、较佳是2,000cm2或更多、更佳是4,000cm2或更多。携带板的示范实施例是进一步描述于2009年8月28日申请且名称为「WAFER CARRIER DESIGN FORIMPROVED PHOTOLUMINESCENCE UNIFORMITY」的美国专利申请案12/871,143号。机器人组件将携带板250传送进入第二MOCVD腔室202b以进行第二沉积处理。机器人组件将携带板250传送进入第一MOCVD腔室202a或第三MOCVD腔室202c任一者以进行第三沉积处理。在已经完成所有或某些沉积步骤之后，将携带板250自MOCVD腔室202a-202c传送回负载锁定腔室208。接着将携带板250传送至负载台210。或者，在MOCVD腔室202a-202c的一或多个中进ㄧ步处理前，可将携带板250储存于负载锁定腔室208或批次负载锁定腔室209任一者中。一示范系统是描述于2008年1月31日申请的美国专利申请案12/023,572，名称为「PROCESSINGSYSTEM FOR FABRICATING COMPOUND NITRIDE SEMICONDUCTORDEVICES」，其全文以参考数据倂入本文中。
系统控制器260控制处理系统200的行动与操作参数。系统控制器260包括计算机处理器、支持电路与耦接至处理器的计算机可读内存。处理器执行系统控制软件，例如储存于内存中的计算机程序。处理系统与应用方法的态样进一步描述于2006年4月14日申请的美国专利申请案11/404,516，现公开为US2007-0240631，名称为「EPITAXIAL GROWTH OF COMPOUND NITRIDESTRUCTURES」，其全文以参考数据倂入本文中。
示范MOCVD腔室
第3图是根据本发明的至少一实施例可用于制造复合氮化物半导体组件的MOCVD腔室300的示意横剖面图。MOCVD腔室300可为上述参照系统200所述的腔室202a、202b或202c之一或多者。MOCVD腔室300通常包括腔室主体302；化学输送模块316，用以输送前驱物气体、载气、清洁气体与/或净化气体；带有等离子体源的远程等离子体系统326；基座或基板支撑件314；及真空系统312。MOCVD腔室300的腔室主体302封围处理空间308。喷头组件304是配置于处理空间308的一端，而携带板250是配置于处理空间308的另一端。携带板250可配置于基板支撑件314上。
一实施例中，喷头组件304可为双-区域组件，其具有第一处理气体通道304A，其与化学输送模块316耦接以输送第一前驱物或第一处理气体混合物至处理空间308；第二处理气体信道304B，其与化学输送模块316耦接以输送第二前驱物或第二处理气体混合物至处理空间308；及温度控制信道304C，其与热交换系统370耦接以流动热交换流体至喷头组件304好助于调控喷头组件304的温度。适当热交换流体包括(但不限于)水、水-系乙二醇混合物、全氟聚醚(例如，Galden
Figure BPA00001449481900081
流体)、油-系热传送流体或相似流体。
处理过程中，可透过与喷头组件304中的第一处理气体通道304A耦接的气体导管346将第一前驱物或第一处理气体混合物输送至处理空间308，并可透过与喷头组件304中的第二气体处理通道304B耦接的气体导管345将第二前驱物或第二处理气体混合物输送至处理空间308。处理气体混合物或前驱物可包括一或多个前驱物气体或处理气体以及可与前驱物气体混合的载气与/或掺杂气体。适以执行本文所述实施例的示范喷头是描述于2007年10月16日申请的美国专利申请案11/873,132，名称为「MULTI-GAS STRAIGHT CHANNEL SHOWERHEAD」；2007年10月16日申请的美国专利申请案11/873,141，现公开为US2009-0095222，名称为「MULTI-GAS SPIRAL CHANNELSHOWERHEAD」；及2007年10月16日申请的美国专利申请案11/873,170现公开为2009-0095221，名称为「MULTI-GASCONCENTRIC INJECTION SHOWERHEAD」，所有其的全文以参考数据并入本文中。
下圆盖319是配置于下部空间310的一端，而携带板250是配置于下部空间310的另一端。携带板250是显示于处理位置中，但可移动至例如可负载与卸载基板S的较低位置。排气环320可配置于携带板250外围以助于避免沉积发生于下部空间310中，并亦有助于自MOCVD腔室300直接将气体排至排气埠309。下圆盖319可由透明材料(例如，高-纯度石英)制成，好让光线通过以辐射加热基板S。可通过复数个配置于下圆盖319下方的内部灯泡321A与外部灯泡321B来提供辐射加热，并可利用反射器366来帮助控制MOCVD腔室300暴露于内部与外部灯泡321A、321B提供的辐射能量。亦可利用额外的灯泡环来细微地温度控制基板S。
可自配置于携带板250下方且接近腔室主体底部的喷头组件304与/或入口端口或管道(未显示)输送净化气体(例如，含氮气体)进入MOCVD腔室300。净化气体进入MOCVD腔室300的下部空间310并向上流过携带板250与排气环320，且进入围绕环状排气信道305而配置的排气端口309。排气导管306连接环状排气信道305至真空系统312，其包括真空泵307。可利用阀系统来控制MOCVD腔室300压力，阀系统控制自环状排气通道引出支排出气体的速率。MOCVD腔室的其它态样是描述于2008年1月31日申请的美国专利申请案12/023,520，名称为「CVD APPARATUS」，其的全文以参考数据并入本文中。
若想要的话，可自配置于处理空间308附近的喷头组件304与/或入口端口或管道(未显示)输送清洁气体(例如，含卤素气体，例如氯气)进入MOCVD腔室300。清洁气体进入MOCVD腔室300的处理空间308以自腔室部件(诸如，基板支撑件314与喷头组件304)移除沉积物，并透过多个围绕环状排气信道305而配置的排气端口309离开腔室。
化学输送模块316通常输送前驱物与/或化学物质至MOCVD腔室300。自化学输送系统316透过输送管线供应反应性气体、载气、净化气体与清洁气体进入腔室300。透过输送管线供应气体进入气体混合匣，气体于其中混合在一起并输送至喷头304。取决于所应用的处理，某些输送至MOCVD腔室300的前驱物与/或化学物质源可为液体而非气体。当应用液体化学物质时，化学输送模块包括液体注入系统或其它适当机构(例如，起泡器或蒸发器)以蒸发液体。来自液体的蒸气可与载气混合。
远程等离子体系统326可产生等离子体给选择的应用，诸如腔室清洁或自处理基板蚀刻残余物或缺陷层。远程等离子体系统326自透过输入管线供应的前驱物产生的等离子体物种，是透过导管304D送入以经由喷头组件304分散至MOCVD腔室300的处理空间308。清洁应用的前驱物气体可包括含氯气体、含氟气体、含碘气体、含溴气体、含氮气体与/或其它适当反应性元素。远程等离子体系统326亦可适于在层沉积处理过程中将适当的沉积前驱物气体流入远程等离子体系统326而用于沉积CVD层。一实施例中，远程等离子体系统326是用来输送活性氮物种至处理空间308。
可进一步通过循环热交换液体通过腔室壁中的管道(未显示)以形成热交换器来控制MOCVD腔室300的壁与周围结构(例如，排气信道)的温度。喷头组件304亦可具有热交换信道(未显示)以形成额外的热交换器。一般而言，热交换流体包括水-系乙二醇混合物、油-系热传送流体或相似流体。可利用热交换器执行喷头组件304的加热作用，这可减少或排除不欲的反应产物凝结，并可改善移除处理气体与其它污染物的挥发产物，若挥发产物凝结于排气导管306的壁上且在无气流期间往回移动进入处理腔室的话，将会污染处理。
示范HVPE腔室
第4A图是根据本发明实施例用以制造复合氮化物半导体组件的氢化物气相磊晶(HVPE)腔室400的示意等角图。HVPE腔室400包括第一前驱物源402、第二前驱物源404、让反应性气体(例如，含氯气体)通过的通道406、上环408、下环410与侧壁412。含氯气体可与前驱物源(诸如，镓或铝)反应以形成氯化物。
第4B图是根据本发明实施例用于制造复合氮化物半导体组件的HVPE腔室401的示意横剖面。HVPE腔室401包括支撑轴420支撑的基座418。HVPE腔室401亦包括腔室壁403，具有第一管405与其耦接。第一管405是氯化物反应产物最初流入在释放至腔室前的管。管405是透过一或多个连接器409耦接至第二管407。一实施例中，一或多个连接器409可经配置以实质平衡氯化物反应产物的流动。一实施例中，可呈现复数个实质相同的连接器409。另一实施例中，可呈现复数个连接器409，其中至少一连接器409不同于至少一另一连接器409。另一实施例中，可呈现复数个连接器409，其实质上均匀地分散于管405、407之间。另一实施例中，可呈现复数个连接器409，其非均匀地分散于管405、407之间。管407具有复数个开口411，经由开口411可让氯化物反应产物进入处理空间。一实施例中，开口411可沿着第二管407均匀地分散。另一实施例中，开口411可沿着第二管407非均匀地分散。一实施例中，开口411可具有实质相似尺寸。另一实施例中，开口411可具有不同尺寸。一实施例中，开口411可朝向远离基板的方向。另一实施例中，开口411可朝向大致面对基板的方向。另一实施例中，开口411可朝向实质平行于基板沉积表面的方向。另一实施例中，开口411可朝向多个方向。首先通过将含氯气体导入前驱物源或舟来形成氯化物气体并流动于通道416中。含氯气体曲折环绕管414中的通道。通道416是由上述的电阻式加热器所加热。因此，在接触前驱物之前提高含氯气体温度。一旦氯与前驱物接触后，产生反应以形成氯化物反应产物，反应产物是流过耦接至管414的气体进料器413中的通道416。接着，氯化物反应产物是均匀地分散且配置于HVPE腔室401中。HVPE腔室401的其它态样是描述于2009年12月15日申请的美国专利申请案12/637,019号，名称为「HVPE CHAMBER HARDWARE」，其的全文以参考数据并入本文中。
分隔腔室中生成缓冲层的示范方法
第1图显示可利用本发明多种实施例制造的示范III-V族组件。如第1图所示，氮化物-基LED构造100可形成于基板104(例如，(0001)蓝宝石基板)上。基板直径尺寸范围可为50mm-200mm或更大。依序沉积未掺杂GaN(u-GaN)层110与n-型GaN(n-GaN)层112于形成于基板104上的缓冲层108(诸如，GaN或AlN缓冲层)上。组件的主动区域具现为多重量子井(MQW)主动层116，图式中显示包括InGaN层。以作为电子阻挡层(EBL)的上方p-型AlGaN层120与作为接点层的p-型GaN接点层122来形成p-n接合区。虽然本文论述主要提及LED型III-V族组件，然此构造并不意图限制本文所述的本发明范围，因为本文所述的一或多个处理可用于形成其它相似组件，诸如雷射二极管与III-V族功率转换组件。
第1图所示的氮化物-基LED构造100中，基板104可为任何基板，包括(但不限于)蓝宝石(Al2O3)、实质纯硅(Si)、碳化硅(SiC)、尖晶石、氧化锆、以及复合半导体基板，诸如砷化镓(GaAs)、没食子酸锂、铟磷(InP)与单晶体GaN等基板。一实施例中，使用蓝宝石基板。为了得到沉积于蓝宝石基板上的III族-氮化物的改良生成特性，提供描述于第5图中的处理次序500。预期步骤的数目与次序并非意图限制本文所述的本发明范围，因为可在不悖离本文所述的本发明基本范围下添加、删除与/或重新排列一或多个步骤。
处理次序开始于步骤502，在第一处理腔室中形成缓冲层108于一或多个基板104(第1图)上。可在第一处理腔室利用清洁气体清洁基板104，或者在将基板104传送进入第一处理腔室之前已经清洁过基板104。第一处理腔室可为配置于处理系统中的多个处理腔室之一者，而处理系统如先前详细描述于第2图中通常包括传送腔室与负载锁定腔室。或者，第一处理腔室可为配置于具有或不具有传送腔室的在线处理系统中的批处理腔室。任一实例中，第一处理腔室可为PVD、MOCVD、CVD、ALD腔室或任何其它气相沉积腔室。缓冲层108可为二元、三元或四元薄膜，包括一或多个III族元素与氮的固体溶液。缓冲层108可为任何结晶薄膜，其与即将形成于其上的III族-氮化物结晶薄膜具有相似晶格构造(即，具有相同的立方体构造)。举例而言，本发明的多种实施例中，缓冲层108可为利用MOCVD、HVPE、PVD、CVD、ALD或任何其它适当处理形成的GaN、AlN、AlGaN、InGaN或InAlGaN(未掺杂或掺杂有n-型或p-型掺杂元素，取决于应用)。一实例中，缓冲层108是沉积于PVD腔室(未显示)中的AlN材料，PVD腔室可为单独腔室或如上参照第2图所述的群集工具的部分。上述实例中，可在维持于低压(例如，维持在约0.5毫托耳至数托耳(例如，约2毫托耳至约300托耳的环境下)下的氩(Ar)与氮(N2)气体混合物中反应性溅射Al而沉积AlN材料于基板上。另一实例中，可在氩(Ar)与/或氮(N2)环境中RF与/或DC偏压氮化铝靶材溅射AlN材料于基板的表面上而沉积AlN材料于基板上。亦预期可在富氮(N2)环境中蒸发铝(Al)来形成AlN材料，或甚至可利用CVD方法形成AlN层。多种实施例中，缓冲层108形成的厚度是在10-800nm之间，但厚度可有所变化且在某些实例中，厚度可高达0.5-1.0μm。
替代实例中，缓冲层108可为利用MOCVD处理形成于MOCVD腔室300(第3图)中的GaN材料。MOCVD处理通常具有较慢的沉积速率(例如，5μm/小时或更低)，且提供较高均匀性的沉积结果与较佳控制的生成速率。此外，通常在较低温度下沉积MOCVD氮化物薄膜，这可允许制造处理具有较低的热预算。此实例中，将有机金属前驱物与含氮前驱物(例如，氨(NH3))导入第一处理腔室以开始缓冲层108的沉积。有机金属前驱物可包括III族金属与碳基团等其它组成。举例而言，前驱物可包括烷基III族金属化合物，诸如烷基铝化合物、烷基镓化合物与/或烷基铟化合物等。特定前驱物实例可包括(但不限于)三甲基铝(TMA)、三乙基铝(TEA)、三甲基铟(TMI)、三乙基铟(TEI)、三甲基镓(TMG)与三乙基镓(TEG)。较大尺寸的烷基基团(诸如，丙基、戊基、己基等)亦可与III族金属化合。不同尺寸的烷基基团(诸如，乙基二甲基镓、甲基二乙基-铝等)亦可化合于相同前驱物中。其它有机基团(诸如，芳香基团、烯烃基团、炔基团等)亦可为有机金属前驱物的部分。若需要的话，含氮前驱物可在分隔气流中流入第一处理腔室，并在基板上的加热反应区域中的空间与有机金属前驱物气体流混合。载气(例如，氦)可用以促进第一处理腔室中的前驱物流动以及调节腔室中的总压力。载气可在进入腔室之前与前驱物气体预先混合与/或可透过分隔流线路以未混合状态进入腔室。
此利用MOCVD处理的替代实例中，通过将前驱物气体(诸如，三甲基镓(TMG)与NH3)导入第一处理腔室来形成缓冲层108(例如，GaN缓冲层)，TMG流率是在约0sccm至约10sccm之间而NH3流率是在约0slm至约30slm之间，且基座温度是约500℃至约900℃而腔室压力是约50托耳至约300托耳以形成厚度在约10nm至约50nm之间的GaN缓冲层。缓冲层108包括AlN的实施例中，将前驱物气体(诸如，三甲基铝(TMA)与NH3)导入第一处理腔室，TMA流率是在约0sccm至约10sccm之间而NH3流率是在约0slm至约30slm之间，且基座温度是约500℃至约900℃而腔室压力是约50托耳至约300托耳以形成厚度在约10nm至约50nm之间的AlN缓冲层。或者，缓冲层108可为利用HVPE腔室形成的GaN材料。上述实例中，利用HVPE处理自镓与氮的前驱物将GaN缓冲层快速形成于基板上。
步骤504，在沉积缓冲层108之后，将经沉积的基板传送进入第二处理腔室以沉积块状III族-氮化物层于缓冲层108上。如第1图所示，块状III族-氮化物层通常包括依序沉积于缓冲层108上的未掺杂GaN(u-GaN)层110与n-型掺杂(n-GaN)层112。第二处理腔室可为MOCVD腔室(第3图)、HVPE腔室(第4A图与第4B图)或任何其它适当处理腔室。一实例中，利用HVPE腔室沉积块状III族-氮化物层。
MOCVD处理用来沉积III族-氮化物层的实例中，可在约950℃至约1050℃的基座温度与约50托耳至约600托耳(例如，约100托耳至约300托耳)的腔室压力下将前驱物气体(诸如，TMG、NH3与N2)导入第二处理腔室。u-GaN层110的沉积厚度可约为1μm至约100μm，而n-GaN层112的沉积厚度可在约2μm与约140μm之间。一实例中，u-GaN/n-GaN层110、112的沉积总厚度是约4μm。某些实施例中，可省略u-GaN层110。
或者，HVPE处理可用以在HVPE腔室中沉积III族-氮化物层。上述实例中，HVPE腔室可设以提供快速沉积GaN材料，其通过在约700℃至约1100℃间的基座温度与约450托耳的腔室压力下利用HVPE前驱物气体(诸如，GaCl3与NH3)。可通过流动约20sccm至约150sccm间的流率下的氯气通过温度维持在700℃至约950℃间的液态镓来产生含镓前驱物。液态镓可维持在约800℃的温度下。在约6SLM至约20SLM范围间的流率下供应氨至处理腔室。若需要的话，可在各个u-GaN与n-GaN沉积处理之后接着净化/排空步骤来清洁第二处理腔室，以移除清洁处理过程中产生的清洁副产物。
步骤506，接着在第三处理腔室(例如，MOCVD腔室)中沉积InGaN多重量子井(MQW)主动层116于n-GaN层112上(第1图)。可在约700℃至约850℃的基座温度与约100托耳至约500托耳的腔室压力下搭配H2载气流将前驱物气体(诸如，三甲基镓(TMG)、三甲基铟(TMI)与NH3)流入第三处理腔室。InGaN MQW主动层116的厚度可为约
Figure BPA00001449481900151
这可在约750℃的温度下沉积约40分钟至数小时的周期而加以达成。
若想要的话，步骤506所列的处理可与步骤508-510所列的处理在相同MOCVD腔室中执行而不具有任何生成中断。然而，已经发现在高温下生成GaN材料会造成MOCVD腔室中严重的Ga金属与GaN寄生沉积，特别是在腔室部件(包括喷头或气体分配组件)上。富含镓的沉积物导致的问题是因为镓本身作为陷阱的特性，其与用于沉积LED的后续层的气相前驱物反应，气相前驱物诸如三甲基铟(TMI)、三甲基铝(TMA)、n-型掺杂物(诸如，硅烷(SiH4)与二硅烷(Si2H6))与p-型掺杂物(例如，Cp2Mg)。由于Ga-In共晶形成在MOCVD腔室中的适当条件下，InGaN多重量子井(MQW)是最受影响的，通常导致PL波长漂移、PL强度降低与组件劣化。因此，本发明实施例采取「两个-分裂式处理」，其利用多个处理腔室于InGaN MQW主动层116、p-AlGaN层120与p-GaN接点层122，以最小化或甚至排除不同层间的污染，详细内容讨论于下。
步骤508，在沉积InGaN MQW主动层116之后，接着在第四处理腔室(例如，MOCVD或HVPE腔室)中利用MOCVD处理或HVPE处理沉积p-AlGaN层120于InGaN MQW主动层116上(第1图)。当利用MOCVD处理生成p-AlGaN层120时，可在约1020℃的基座温度与约200托耳的压力下在H2载气流中提供前驱物(诸如，三甲基镓(TMG)、三甲基铝(TMA)、NH3)。若想要的话，TMA与TMG前驱物可经选择以提供沉积层适当的Al∶Ga化学计量。p-AlGaN层120的厚度可为约
Figure BPA00001449481900161
这可在约950℃至约1020℃范围中的温度下沉积约5分钟而加以达成。通过利用两个分隔腔室来形成InGaN MQW主动层116与p-AlGaN层120，可将p-型层与MQW层的生成分隔于不同腔室中以避免Mg-In交互污染。同时，亦通过排除处理腔室的清洁与调整来提高系统产量，若在相同腔室中形成InGaN与AlGaN层的话则需要处理腔室的清洁与调整。
一旦将p-AlGaN层120沉积于InGaN MQW主动层116上后，处理前进至步骤510。步骤510，在第四处理腔室中利用MOCVD处理或HVPE处理任一者将p-GaN接点层122沉积于p-AlGaN层120上(第1图)。使用MOCVD处理的实施例中，可在1020℃的基座温度与约100托耳的压力下将前驱物(诸如，三甲基镓(TMG)、NH3、Cp2Mg与N2)流入第三处理腔室。或者，可在不具氨的环境中在约850℃与约1050℃间的基座温度下利用TMG、Cp2Mg与等离子体激发N2的流动约25分钟来生成p-GaN接点层122。p-GaN接点层122形成过程中，以约5℃/秒至约10℃/秒间的温度爬升速率来加热一或多个基板。完成构造的p-GaN接点层122的厚度可约为0.1μm-0.5μm或更厚。此外，可将掺杂物(诸如，硅(Si)或镁(Mg))添加至薄膜。可在沉积处理过程中通过添加少量掺杂气体来掺杂薄膜。举例而言，针对硅掺杂而言可用硅烷(SiH4)或二硅烷(Si2H6)气体，而针对镁掺杂而言可用包括双(环戊二烯基)镁(Cp2Mg或(C5H5)2Mg)的掺杂气体。
利用硅基板的示范制造方法
当利用硅-基基板时已经发现上述利用两个分隔处理腔室来形成缓冲层与块状III族-氮化物层的概念是有用的。如先前所述，虽然利用GaN、AlN、AlGaN、InGaN或InAlGaN的缓冲层已经能够在蓝宝石基板与沉积于其上的III族-氮化物层之间提供良好的接口区域，但在硅-基基板上生成某些缓冲层(特别是GaN缓冲层)会遭遇某些问题。举例而言，硅-基基板与GaN层间的高晶格落差会造成GaN层中的高错位密度。此外，GaN与Si间的热膨胀系数中的大差异在自生成温度冷却至室温的过程中在GaN层中诱发大拉伸应力，造成GaN层的碎裂。在硅-基基板上生成GaN缓冲层的另一问题通称为回熔蚀刻处理，这是在后续u-GaN或n-GaN生成过程中应用的高处理温度下形成的Ga-Si共晶合金所造成。硅与镓在基板接口的交互作用引发强且快速的蚀刻反应，这破坏硅-基基板与沉积于其上的III族-氮化物磊晶层，造成非均匀性地生成氮化物层或差的表面型态。为此原因，已经发现GaN缓冲层非为硅-基基板的有利候选者。为了克服这些问题，提出第6图所示的新处理次序600来提供形成于硅-基基板上良好薄膜质量的III族-氮化物磊晶层。预期处理步骤的数目与次序非意图限制本文所述本发明的范围，因为可在不悖离本文所述本发明的基本范围下添加、删除与/或重新排列一或多个步骤。
处理次序开始于步骤602，在提供不具Ga环境的第一处理腔室中形成缓冲层108于一或多个硅-基基板上。一实施例中，第一处理腔室可为MOCVD、等离子体-辅助MOCVD或PVD腔室。相似于上述的步骤502，第一处理腔室可为配置于处理系统中的多个处理腔室之一者，处理系统通常包括传送腔室、二或多个处理腔室与负载锁定腔室。或者，第一处理腔室可为配置于可具有或可不具有传送腔室的在线处理系统中的批处理腔室。步骤602的一实例中，将包括Al、AlN或SiN的缓冲层108(取决于应用可经掺杂或未经掺杂)形成于基板表面上。一实例中，缓冲层108是在PVD腔室中利用PVD处理沉积的AlN材料。在不具Ga的处理腔室中沉积AlN缓冲层于硅-基基板上可避免可能的Ga-Si共晶反应，因为Ga-基缓冲层不存在于基板表面或者不在第一处理腔室中执行Ga-基层沉积，因此移除含镓材料扩散且污染硅基板表面的可能性。
可通过维持在低压(例如，维持在约0.5毫托耳至数托耳，例如，约0.5毫托耳至约300托耳的环境)下的氩(Ar)与氮(N2)气体混合物中反应性溅射Al来沉积AlN缓冲层于硅-基基板上。另一实例中，可在氩(Ar)与/或氮(N2)环境中RF与/或DC偏压氮化铝靶材溅射AlN材料于硅-基基板的表面上而沉积AlN材料于硅-基基板上。亦预期可在富氮(N2)环境中蒸发铝(Al)来沉积AlN材料，或甚至可利用CVD方法形成AlN层。多种实施例中，缓冲层108形成的厚度是在10-800nm之间，但厚度可有所变化且在某些实例中，厚度可高达0.5-1.0μm。
或者，可利用MOCVD处理沉积AlN缓冲层于硅-基基板上。上述实例中，可将前驱物气体(诸如，三甲基铝(TMA)与NH3)导入第一处理腔室，TMA流率是在约0sccm至约10sccm之间而NH3流率是在约0slm至约30slm之间，且基座温度是约500℃至约900℃而腔室压力是约50托耳至约300托耳以形成AlN缓冲层。预期可通过CVD、ALD、HVPE或任何其它适当技术形成缓冲层108。
仍需要GaN缓冲层的某些应用中，可沉积包括Al、AlN或SiN材料的钝化层于硅-基基板的表面上，接着为GaN缓冲层。举例而言，可通过上述的传统物理或化学气相沉积技术沉积包括Al、AlN或SiN材料的钝化层，以形成连续钝化层横跨硅-基基板的表面。咸信此钝化层用以提供GaN缓冲层与硅-基基板之间良好的整合，而无需承受上述Ga-Si回熔蚀刻问题。钝化层的厚度范围可在约10埃至约6,000埃之间，例如约3500埃。若搭配AlxNy钝化层应用GaN缓冲层，AlxNy钝化层可沉积于第一处理腔室(PVD、MOCVD、CVD或ALD腔室)中，而GaN缓冲层与块状III族-氮化物层可沉积于第二处理腔室(MOCVD或HVPE腔室)中，以避免任何可能的交互污染与/或不必要的清洁与处理调整。
步骤604，在沉积缓冲层108之后，将经沉积的硅基板传送进入第二处理腔室以沉积块状III族-氮化物层于硅基板上的缓冲层108上。第二处理腔室可为其中提供不具Al环境的MOCVD腔室或HVPE腔室。由于利用AlN材料的缓冲层并不沉积于第二处理腔室中，后续层便不具有Al污染的可能性。如先前于步骤504所述的那些优点，使用分隔处理腔室于沉积块状III族-氮化物层提供相似的优点，诸如提供纯净成核或生成特征给后续的氮化物层，造成更佳的薄膜特性与表面型态。同时，亦通过排除处理腔室的清洁与调整来提高系统产量，若在相同腔室中形成缓冲层与块状III族-氮化物层的话则需要处理腔室的清洁与调整。
相似于步骤504，在传送基板进入第二处理腔室之后，通过MOCVD或HVPE处理将块状III族-氮化物层(诸如，未掺杂GaN(u-GaN)层110与n-型掺杂(n-GaN)层112)于缓冲层108上。之后，可如第6图的步骤606、608与610所示，依序沉积InGaN MQW主动层、p-AlGaN层与p-GaN层于块状III族-氮化物层上。步骤604、606、608与610中所述的处理步骤大致相似于上述参照步骤504、506、508与510执行的处理。因此，本文不再重复论述各个处理步骤。
虽然上述是针对本发明的实施例，但可在不悖离本发明的基本范围下设计出本发明的其它与更多实施例，而本发明的范围是随附的申请专利范围所确定。

Claims (15)

1.一种制造复合氮化物结构的方法，包括：
在第一处理腔室中，在两个或多个基板上形成第一III族-氮化物层，其中利用金属有机化学气相沉积(MOCVD)处理、物理气相沉积(PVD)处理、化学气相沉积(CVD)处理或原子层沉积(ALD)处理来形成该第一III族-氮化物层；
在一受控制环境中，将所述两个或多个基板从所述第一处理腔室传送至第二处理腔室；及
在所述第二处理腔室中，在所述第一III族-氮化物层上形成第二III族-氮化物层，其中形成所述第二III族-氮化物层的步骤包括：
将第二III族金属暴露于不含氢-的含卤素气体以形成第二前驱物；及
将所述第二前驱物与氮源输送至所述两个或多个基板中每一个的表面。
2.如权利要求1所述的方法，其特征在于，所述两个或多个基板中的每一个包括硅或碳化硅。
3.如权利要求1所述的方法，其特征在于，所述第一III族-氮化物层包括GaN、AlN、AlGaN、InGaN或InAlGaN。
4.如权利要求1所述的方法，其特征在于，还包括：
通过MOCVD处理在所述第二III族-氮化物层上沉积一InGaN层；
通过MOCVD处理或HVPE处理在所述InGaN层上沉积一p-型掺杂的AlGaN层；及
通过MOCVD处理或HVPE处理在所述p-型掺杂的AlGaN层上沉积一p-型掺杂的GaN层。
5.如权利要求4所述的方法，其特征在于，在一第三处理腔室中形成所述InGaN层，且在一第四处理腔室中执行沉积所述p-型掺杂的AlGaN层与沉积所述p-型掺杂的GaN层的步骤。
6.如权利要求1所述的方法，其特征在于，所述第一处理腔室是一无Ga的环境，且所述第一III族层包括Al、AlN或SiN。
7.一种制造复合氮化物结构的方法，包括：
在第一处理腔室中，在两个或多个含硅的基板上形成第一III族-氮化物层，其中形成所述第一III族-氮化物层的步骤包括：
通过一具有多个气体通道的喷头输送一个或多个处理气体，该多个气体通道经定向以均匀地输送所述一个或多个处理气体至所述两个或多个含硅的基板；及
利用热源形成一所需要的温度分布横跨所述两个或多个含硅的基板，其中所述两个或多个含硅的基板配置于所述喷头与所述热源之间；
在一受控制的环境中从所述第一处理腔室向一第二处理腔室传送所述两个或多个含硅的基板；及
在所述第二处理腔室中，在所述第一III族-氮化物层上形成一第二III族-氮化物层，其中形成所述第二III族-氮化物层的步骤包括：
向不含氢-的含卤素气体暴露一第二III族金属，以形成一第二前驱物；及
通过向所述两个或多个含硅基板中每一个的表面输送所述第二前驱物与氮源，在所述两个或多个含硅的基板上形成第二膜。
8.如权利要求7所述的方法，其特征在于，所述第一III族-氮化物层包括GaN、AlN、AlGaN、InGaN或InAlGaN。
9.如权利要求7所述的方法，其特征在于，所述第一处理腔室是一不含Ga的环境，且所述第一III族层包括Al、AlN或SiN。
10.如权利要求7所述的方法，其特征在于，还包括：
在一第三处理腔室中，在两个或多个含硅基板上形成一第三III族-氮化物层，其中形成所述第三III族-氮化物层的步骤包括：
通过一具有多个气体通道的喷头输送第三前驱物、第四前驱物和氮源气体，该多个气体通道经定向以均匀地输送所述一个或多个处理气体至所述两个或多个含硅基板；及
利用热源形成一所需要的温度分布横跨所述两个或多个含硅基板，其中所述两个或多个含硅基板配置于所述喷头与所述热源之间。
11.一种制造复合氮化物结构的方法，包括：
在第一处理腔室中，在两个或多个含硅基板上形成第一III族-氮化物层，其中形成所述第一III族-氮化物层的步骤包括：
通过一具有多个气体通道的喷头输送一个或多个处理气体，该多个气体通道经定向以均匀地输送所述一个或多个处理气体至所述两个或多个含硅基板；及
利用热源形成一所需要的温度分布横跨所述两个或多个含硅基板，其中所述两个或多个含硅基板配置于所述喷头与所述热源之间；
在一受控制的环境中，从所述第一处理腔室向一第二处理腔室传送所述两个或多个含硅基板；
在所述第二处理腔室中，在所述第一III族-氮化物层上形成一第二III族-氮化物层；
在该受控制的环境中，从所述第二处理腔室向一第三处理腔室传送所述两个或多个含硅基板；
在所述第三处理腔室中，在所述第二III族-氮化物层上形成一三元III族-氮化物层，其中形成所述三元III族-氮化物层的步骤包括：
通过一具有多个气体通道的喷头输送第一III族前驱物、第二III族前驱物和氮源气体，该多个气体通道经定向以均匀地输送所述第一III族前驱物、所述第二III族前驱物和所述氮源气体至所述两个或多个含硅基板；及
利用热源形成一所需要的温度分布横跨所述两个或多个含硅基板，其中所述两个或多个含硅基板配置于所述喷头与所述热源之间；
在所述受控制的环境中，从所述第三处理腔室向一第四处理腔室传送所述两个或多个含硅基板；
在所述第四处理腔室中，在所述三元III族-氮化物层上形成第一掺杂的III族-氮化物层，其中形成所述第一掺杂的III族-氮化物层的步骤包括：
通过一具有多个气体通道的喷头输送所述第一III族前驱物和氮源气体，该多个气体通道经定向以均匀地输送所述第一III族前驱物和所述氮源气体至所述两个或多个含硅基板；及
利用热源形成一所需要的温度分布横跨所述两个或多个含硅基板，其中所述两个或多个含硅基板配置于所述喷头与所述热源之间；及
在所述第一掺杂的III族-氮化物层上形成一第二掺杂的III族-氮化物层。
12.如权利要求11所述的方法，其特征在于，所述第一III族-氮化物层包括GaN、AlN、AlGaN、InGaN或InAlGaN。
13.如权利要求11所述的方法，其特征在于，所述两个或多个含硅基板中的每一个包括硅或碳化硅。
14.如权利要求11所述的方法，其特征在于，所述第一处理腔室是一不含Ga的环境，且所述第一III族层包括Al、AlN或SiN。
15.如权利要求11所述的方法，其特征在于，所述第二处理腔室是一不含铝的环境。
CN201180001952XA 2010-04-01 2011-03-22 形成包括成核层的复合氮化物构造 Pending CN102640259A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US32023410P 2010-04-01 2010-04-01
US61/320,234 2010-04-01
US13/052,861 2011-03-21
US13/052,861 US20110244617A1 (en) 2010-04-01 2011-03-21 Forming a compound-nitride structure that includes a nucleation layer
PCT/US2011/029463 WO2011123291A2 (en) 2010-04-01 2011-03-22 Forming a compound-nitride structure that includes a nucleation layer

Publications (1)

Publication Number Publication Date
CN102640259A true CN102640259A (zh) 2012-08-15

Family

ID=44710138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180001952XA Pending CN102640259A (zh) 2010-04-01 2011-03-22 形成包括成核层的复合氮化物构造

Country Status (5)

Country Link
US (2) US20110244663A1 (zh)
KR (1) KR20130046333A (zh)
CN (1) CN102640259A (zh)
TW (1) TW201201401A (zh)
WO (1) WO2011123291A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102851733A (zh) * 2012-09-04 2013-01-02 程凯 氮化镓基材料及器件的制备系统和制备方法
CN103361719A (zh) * 2013-07-05 2013-10-23 华灿光电股份有限公司 一种在缓冲层上生长氮化镓外延层的方法
CN103904169A (zh) * 2012-12-26 2014-07-02 光达光电设备科技（嘉兴）有限公司 一种led外延结构的生长方法及其设备
CN104952710A (zh) * 2015-06-12 2015-09-30 湘能华磊光电股份有限公司 一种led外延层生长方法
CN105304780A (zh) * 2014-06-25 2016-02-03 南通同方半导体有限公司 一种具有高空穴浓度的P-GaN蓝光LED外延结构
CN114008239A (zh) * 2019-05-06 2022-02-01 艾克斯特朗欧洲公司 用于沉积包含镓和铟的半导体层系统的方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8409895B2 (en) * 2010-12-16 2013-04-02 Applied Materials, Inc. Gallium nitride-based LED fabrication with PVD-formed aluminum nitride buffer layer
US20130032810A1 (en) * 2011-08-03 2013-02-07 Bridgelux, Inc. Led on silicon substrate using zinc-sulfide as buffer layer
TW201315834A (zh) * 2011-10-13 2013-04-16 Ind Tech Res Inst 有機金屬化學汽相沈積的方法與裝置
JP2013143475A (ja) * 2012-01-11 2013-07-22 Ulvac Japan Ltd 発光デバイスの製造方法及び真空処理装置
US8691706B2 (en) * 2012-01-12 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing substrate warpage in semiconductor processing
WO2013158210A2 (en) 2012-02-17 2013-10-24 Yale University Heterogeneous material integration through guided lateral growth
KR101843513B1 (ko) * 2012-02-24 2018-03-29 서울바이오시스 주식회사 질화갈륨계 발광 다이오드
JP5319810B2 (ja) * 2012-03-08 2013-10-16 株式会社東芝 窒化物半導体層の製造方法
US9396933B2 (en) * 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication
JP6272850B2 (ja) * 2012-07-02 2018-01-31 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 物理的気相成長法による窒化アルミニウムの緩衝及び活性層
SG11201407907XA (en) * 2012-07-13 2015-01-29 Gallium Entpr Pty Ltd Apparatus and method for film formation
US9978904B2 (en) * 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
US9929310B2 (en) 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
WO2014144698A2 (en) 2013-03-15 2014-09-18 Yale University Large-area, laterally-grown epitaxial semiconductor layers
US20140315371A1 (en) * 2013-04-17 2014-10-23 International Business Machines Corporation Methods of forming isolation regions for bulk finfet semiconductor devices
JP6199619B2 (ja) * 2013-06-13 2017-09-20 株式会社ニューフレアテクノロジー 気相成長装置
KR101767855B1 (ko) 2013-07-02 2017-08-11 울트라테크 인크. 격자 전위들을 제거하기 위한 급속 열적 프로세싱에 의한 헤테로에피택셜 층들의 형성
JP6153401B2 (ja) * 2013-07-02 2017-06-28 株式会社ニューフレアテクノロジー 気相成長装置および気相成長方法
SG11201601129VA (en) * 2013-09-23 2016-03-30 Ultratech Inc Method and apparatus for forming device quality gallium nitride layers on silicon substrates
US20150187618A1 (en) * 2013-12-30 2015-07-02 Enkris Semiconductor, Inc. System and method for forming gan-based device
US9412902B2 (en) 2014-02-22 2016-08-09 Sensor Electronic Technology, Inc. Semiconductor structure with stress-reducing buffer structure
US10199535B2 (en) 2014-02-22 2019-02-05 Sensor Electronic Technology, Inc. Semiconductor structure with stress-reducing buffer structure
TWI671800B (zh) 2014-04-16 2019-09-11 耶魯大學 獲得平面的半極性氮化鎵表面的方法
US9978589B2 (en) 2014-04-16 2018-05-22 Yale University Nitrogen-polar semipolar and gallium-polar semipolar GaN layers and devices on sapphire substrates
KR102188493B1 (ko) 2014-04-25 2020-12-09 삼성전자주식회사 질화물 단결정 성장방법 및 질화물 반도체 소자 제조방법
JP6834207B2 (ja) * 2016-07-13 2021-02-24 富士電機株式会社 半導体装置の製造方法
US10312081B2 (en) 2016-07-15 2019-06-04 University Of Kentucky Research Foundation Synthesis of metal oxide surfaces and interfaces with crystallographic control using solid-liquid-vapor etching and vapor-liquid-solid growth
KR20190038639A (ko) 2016-08-12 2019-04-08 예일 유니버시티 성장 동안 질소 극성 패시트를 제거함으로써 외래 기판 상에 성장된 적층 무결함 반극성 및 비극성 GaN
CN107785243B (zh) * 2016-08-26 2023-06-20 住友电工光电子器件创新株式会社 形成氮化物半导体层的工艺
JP6753634B2 (ja) * 2016-08-26 2020-09-09 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
KR102680861B1 (ko) * 2016-12-15 2024-07-03 삼성전자주식회사 질화 갈륨 기판의 제조 방법
CN106816503A (zh) * 2017-01-23 2017-06-09 华灿光电（浙江）有限公司 一种蓝绿光发光二极管的外延片及制备方法
US10818839B2 (en) 2018-03-15 2020-10-27 Samsung Electronics Co., Ltd. Apparatus for and method of fabricating semiconductor devices
FR3091005B1 (fr) * 2018-12-21 2021-01-29 Soitec Silicon On Insulator Substrat de croissance et procede de fabrication d’un tel substrat
FR3098019B1 (fr) * 2019-06-25 2022-05-20 Aledia Dispositif optoélectronique comprenant des éléments semi-conducteurs tridimensionnels et procédé pour sa fabrication

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781356B2 (en) * 2003-02-12 2010-08-24 Arizona Board of Regents, a Body Corporate Epitaxial growth of group III nitrides on silicon substrates via a reflective lattice-matched zirconium diboride buffer layer
TW200723624A (en) * 2005-12-05 2007-06-16 Univ Nat Chiao Tung Process of producing group III nitride based reflectors
JP5265090B2 (ja) * 2006-04-14 2013-08-14 豊田合成株式会社 半導体発光素子およびランプ
KR100707215B1 (ko) * 2006-04-25 2007-04-13 삼성전자주식회사 고배향성 실리콘 박막 형성 방법, 3ｄ 반도체소자 제조방법 및 3ｄ 반도체소자
US7585769B2 (en) * 2006-05-05 2009-09-08 Applied Materials, Inc. Parasitic particle suppression in growth of III-V nitride films using MOCVD and HVPE
US20080050889A1 (en) * 2006-08-24 2008-02-28 Applied Materials, Inc. Hotwall reactor and method for reducing particle formation in GaN MOCVD
US20090095221A1 (en) * 2007-10-16 2009-04-16 Alexander Tam Multi-gas concentric injection showerhead
US8183132B2 (en) * 2009-04-10 2012-05-22 Applied Materials, Inc. Methods for fabricating group III nitride structures with a cluster tool

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102851733A (zh) * 2012-09-04 2013-01-02 程凯 氮化镓基材料及器件的制备系统和制备方法
CN102851733B (zh) * 2012-09-04 2016-08-17 苏州晶湛半导体有限公司 氮化镓基材料及器件的制备系统和制备方法
CN103904169A (zh) * 2012-12-26 2014-07-02 光达光电设备科技（嘉兴）有限公司 一种led外延结构的生长方法及其设备
CN103361719A (zh) * 2013-07-05 2013-10-23 华灿光电股份有限公司 一种在缓冲层上生长氮化镓外延层的方法
CN103361719B (zh) * 2013-07-05 2016-08-10 华灿光电股份有限公司 一种在缓冲层上生长氮化镓外延层的方法
CN105304780A (zh) * 2014-06-25 2016-02-03 南通同方半导体有限公司 一种具有高空穴浓度的P-GaN蓝光LED外延结构
CN104952710A (zh) * 2015-06-12 2015-09-30 湘能华磊光电股份有限公司 一种led外延层生长方法
CN104952710B (zh) * 2015-06-12 2018-01-30 湘能华磊光电股份有限公司 一种led外延层生长方法
CN114008239A (zh) * 2019-05-06 2022-02-01 艾克斯特朗欧洲公司 用于沉积包含镓和铟的半导体层系统的方法
CN114008239B (zh) * 2019-05-06 2024-05-14 艾克斯特朗欧洲公司 用于沉积包含镓和铟的半导体层系统的方法

Also Published As

Publication number Publication date
TW201201401A (en) 2012-01-01
US20110244617A1 (en) 2011-10-06
WO2011123291A3 (en) 2012-04-19
US20110244663A1 (en) 2011-10-06
WO2011123291A2 (en) 2011-10-06
KR20130046333A (ko) 2013-05-07

Similar Documents

Publication Publication Date Title
CN102640259A (zh) 形成包括成核层的复合氮化物构造
US8110889B2 (en) MOCVD single chamber split process for LED manufacturing
US8642368B2 (en) Enhancement of LED light extraction with in-situ surface roughening
US8183132B2 (en) Methods for fabricating group III nitride structures with a cluster tool
CN102414846A (zh) 用于led制造的改良多腔室分离处理
US8080466B2 (en) Method for growth of nitrogen face (N-face) polarity compound nitride semiconductor device with integrated processing system
CN103548116B (zh) 用于预处理iii族氮化物沉积的方法
CN102414786B (zh) 在原位清洁后利用nh3净化对mocvd腔室进行去污染处理
US20080050889A1 (en) Hotwall reactor and method for reducing particle formation in GaN MOCVD
CN104067374B (zh) 多个互补气体分配组件
US20120156863A1 (en) Substrate pretreatment for subsequent high temperature group iii depositions
JP2011054935A (ja) ドーピング方法
US20110207256A1 (en) In-situ acceptor activation with nitrogen and/or oxygen plasma treatment
WO2010129289A2 (en) Decontamination of mocvd chamber using nh3 purge after in-situ cleaning
US20120015502A1 (en) p-GaN Fabrication Process Utilizing a Dedicated Chamber and Method of Minimizing Magnesium Redistribution for Sharper Decay Profile
US20120258580A1 (en) Plasma-assisted mocvd fabrication of p-type group iii-nitride materials
US11021789B2 (en) MOCVD system injector for fast growth of AlInGaBN material
JP2002314128A (ja) ３−５族化合物半導体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120815