CN102637738B - 高压多栅极元件及其制造方法 - Google Patents
高压多栅极元件及其制造方法 Download PDFInfo
- Publication number
- CN102637738B CN102637738B CN201110038134.9A CN201110038134A CN102637738B CN 102637738 B CN102637738 B CN 102637738B CN 201110038134 A CN201110038134 A CN 201110038134A CN 102637738 B CN102637738 B CN 102637738B
- Authority
- CN
- China
- Prior art keywords
- grid
- semiconductor fin
- conductive
- type impurity
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 238000009413 insulation Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000012447 hatching Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 230000007812 deficiency Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提出一种高压多栅极元件及其制造方法。该高压多栅极元件包含：具有第一导电型杂质掺杂的半导体鳍板；覆盖部分半导体鳍板侧壁的介电层；覆盖该介电层的栅极；形成于该半导体鳍板中或与该半导体鳍板耦接的漏极，其具有第二导电型杂质掺杂；形成于该半导体鳍板中或与该半导体鳍板耦接的源极，其具有第二导电型杂质掺杂，且源极与漏极位于栅极的不同侧；以及具有第二导电型杂质掺杂的漂移区或井区，形成于半导体鳍板中，分隔并耦接于该漏极与栅极之间。
Description
技术领域
本发明涉及一种高压多栅极元件及其制造方法。
背景技术
图1-3显示三种高压元件的剖面示意图。请参照图1，显示一种双扩散金属氧化半导体(double diffused metal oxide semiconductor，DMOS元件的剖面示意图，其结构如下。于P型硅基板11中形成绝缘结构12以定义第一元件区100，绝缘结构12例如为区域氧化(local oxidation ofsilicon，LOCOS)结构。于基板11上，形成N型井区17；于第一元件区100中，形成栅极13、源极14、漏极15、与本体区16。图2显示一种横向双扩散金属氧化半导体(lateral double diffused metal oxidesemiconductor，LDMOS)元件的剖面示意图，其结构如下。于P型硅基板11中形成绝缘结构12以定义第一元件区100与第二元件区200，绝缘结构12例如为LOCOS结构。于基板11上，形成栅极13；于第一元件区100中，形成源极14；于第二元件区200中，形成漏极15；N型漂移区18形成于漏极15外围，以隔开源极14与漏极15。图3显示一种双扩散漏极金属氧化半导体(double diffused drain metal oxidesemiconductor，DDDMOS)元件的剖面示意图，其结构如下。于P型硅基板11中形成绝缘结构12以定义第一元件区100，绝缘结构12例如为LOCOS结构。于第一元件区100中，形成栅极13、源极14、漏极15、与N型漂移区18。
以上三种高压元件，在栅极的控制上，也就是在导通与不导通的元件特性上，需要更好的设计来降低导通阻值并减小漏电流。
有鉴于此，本发明即针对上述现有技术的不足，提出一种高压多栅极元件及其制造方法，可改善元件的特性，增加元件的应用范围。
发明内容
本发明目的在于克服现有技术的不足与缺陷，提出一种高压多栅极元件及其制造方法。
为达上述目的，本发明提供了一种高压多栅极元件，包含：一半导体鳍板，其具有第一导电型杂质掺杂；一介电层，覆盖部分该半导体鳍板侧壁；一栅极，覆盖该介电层；一漏极，形成于该半导体鳍板中或与该半导体鳍板耦接，其具有第二导电型杂质掺杂；一源极，形成于该半导体鳍板中或与该半导体鳍板耦接，其具有第二导电型杂质掺杂，且该源极与漏极位于该栅极的不同侧；以及一具有第二导电型杂质掺杂的漂移区或井区，形成于该半导体鳍板中，分隔并耦接于该漏极与栅极之间。
就另一观点，本发明也提供了一种高压多栅极元件制造方法，包含：形成一具有第一导电型杂质掺杂的半导体鳍板；形成一介电层，覆盖部分该半导体鳍板侧壁；形成一栅极，覆盖该介电层；形成一漏极于该半导体鳍板中或与该半导体鳍板耦接，其具有第二导电型杂质掺杂；形成一源极于该半导体鳍板中或与该半导体鳍板耦接，其具有第二导电型杂质掺杂，且该源极与漏极位于该栅极的不同侧；以及形成一具有第二导电型杂质掺杂的漂移区或井区于该半导体鳍板中，分隔并分别耦接该漏极与栅极。
上述高压多栅极元件可为平面型或垂直型元件，亦即其源极与漏极可设置于同一平面或不同平面上。
上述高压多栅极元件可为对称或非对称型元件；在对称型元件的情况下，该高压多栅极元件更包含一第二导电型漂移区，形成于该半导体鳍板中，分隔该源极与栅极。
下面通过具体实施例详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1-3显示三种高压元件的剖面示意图；
图4A-4F，显示本发明的第一个实施例；
图5A与5B显示本发明的第二个实施例；
图6A与6B显示本发明的第三个实施例；
图7A与7B显示本发明的第四个实施例；
图8A与8B显示本发明的第五个实施例；
图9A与9B显示本发明的第六个实施例；
图10A与10B显示本发明的第七个实施例；
图11显示本发明的第八个实施例。
图中符号说明
11 基板
12 绝缘结构
13 栅极
14 源极
15 漏极
16 本体区
17 N型井区
18 漂移区
21 第一基板
22 半导体鳍板
23 栅极
231 介电层
232，233 栅极板
234，235 栅极板
24 源极
25 漏极
26 本体区
27 第二导电型井区
28 漂移区
100 第一元件区
200 第二元件区
具体实施方式
本发明中的图式均属示意，主要意在表示制程步骤以及各层之间的上下次序关系，至于形状、厚度与宽度则并未依照比例绘制。
请参阅图4A-4F，显示本发明的第一个实施例，图4A显示高压多栅极DMOS元件的立体示意图。图4B显示在图4A中，AA’剖线的剖视示意图。请同时参阅图4C-4F，显示高压多栅极DMOS元件的制造流程。如图4C所示，首先提供基板21，基板21例如为SOI(硅绝缘，Silicon On Insulator)基板或硅基板，并于基板21上形成半导体鳍板22，其具有第一导电型杂质掺杂，例如但不限于为P型杂质掺杂。图4D显示于半导体鳍板22中，掺杂第二导电型杂质，例如但不限于为N型杂质，而形成第二导电型井区27。
接下来请参阅图4E。于基板21上，形成介电层231与栅极23，介电层231覆盖部分半导体鳍板22侧壁；而栅极23覆盖介电层231。接下来请参阅图4F，通过微影技术与栅极23的屏蔽，并以离子植入技术，将第一导电型杂质，例如但不限于为P型杂质，以加速离子的形式，植入定义的区域内，以形成本体区26。再接下来通过微影技术与栅极23的屏蔽，并以离子植入技术，将第二导电型杂质，例如但不限于为N型杂质，以加速离子的形式，植入定义的区域内，以形成源极24与漏极25。其中，第二导电型井区27分隔并分别耦接漏极25与栅极23，以于元件导通时于其中形成通道；本体区26用以分隔源极24与栅极23，并包覆源极24。如此，就制成了高压多栅极DMOS元件，其在元件特性上比图1所示的传统元件更佳。
图5A与5B显示本发明的第二个实施例，图5A显示高压多栅极LDMOS元件的立体示意图。图5B显示在图5A中，BB’剖线的剖视示意图。与第一个实施例不同的是，半导体鳍板22中没有第二导电型井区27，也没有本体区26；而是在半导体鳍板22中，形成第二导电型漂移区28，分隔源极24与栅极23；以及绝缘结构29，部分或全部于栅极23包覆范围内。本实施例的高压多栅极LDMOS元件，其元件特性比图2所示的传统元件更佳。
图6A与6B显示本发明的第三个实施例，本实施例与第二个实施例相似，但应用本发明于高压多栅极DDDMOS元件中。图6A显示高压多栅极DDDMOS元件的立体示意图。图6B显示在图6A中，CC’剖线的剖视示意图。与第二个实施例不同的是，半导体鳍板22中没有绝缘结构29，但与第二个实施例一样，都具有第二导电型漂移区28。
图7A与7B显示本发明的第四个实施例，本实施例与第三个实施例相似，但应用本发明于对称高压多栅极DDDMOS元件中。图7A显示对称高压多栅极DDDMOS元件的立体示意图。图7B显示在图7A中，DD’剖线的剖视示意图。与第三个实施例不同的是，半导体鳍板22中多了一个第二导电型漂移区28，分隔并分别耦接源极24与栅极23。
图8A与8B显示本发明的第五个实施例，本实施例与第三个实施例相似，但应用本发明于平面高压双栅极DDDMOS元件中。图8A显示平面高压双栅极DDDMOS元件的立体示意图。图8B显示在图8A中，EE’剖线的剖视示意图。与第三个实施例不同的是，栅极23在半导体鳍板22的上下方形成两栅极板232与233，而非如第三个实施例中，主要为半导体鳍板22前后的栅极板。另外，半导体鳍板22与基板21间，形成基板31以支撑半导体鳍板22。
图9A与9B显示本发明的第六个实施例，本实施例与第三个实施例相似，但应用本发明于垂直高压双栅极DDDMOS元件中。图9A显示垂直高压双栅极DDDMOS元件的立体示意图。图9B显示在图9A中，FF’剖线的剖视示意图。与第三个实施例不同，本实施例的源极24与漏极25如图所示不在同一平面上，并且栅极23在半导体鳍板22的上下方形成两栅极板232与233，而非如第三个实施例中，主要为半导体鳍板22前后的栅极板。
以上第三至六实施例的DDDMOS元件，其元件特性比图3所示的传统元件更佳。
图10A与10B显示本发明的第七个实施例。图10A显示高压多栅极DMOS元件的立体示意图。图10B显示在图10A中，GG’剖线的剖视示意图。本实施例与第一个实施例相似，不同的是，此DMOS元件的源极24与漏极25不在半导体鳍板22中，而是与半导体鳍板22连接。
图11显示本发明的第八个实施例。与第七个实施例不同的是，此DMOS元件中的栅极23包含多个分开的栅极板，例如但不限于如图11所示的两个栅极板234与235。本实施例旨在说明在高压多栅极元件结构中，栅极23包含多个分开的栅极板，并可以分开控制。
以上第七至八实施例的DMOS元件，其元件特性比图1所示的传统元件更佳。
以上已针对较佳实施例来说明本发明，只是以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本发明的权利范围。在本发明的相同精神下，本领域技术人员可以思及各种等效变化。例如，在不影响元件主要的特性下，可加入其它制程步骤或结构，如深井区等；又如，微影技术并不限于光罩技术，亦可包含电子束微影技术；再如，本发明亦可以应用于其它多栅极元件结构，例如具有圆筒状结构的栅极等。本发明的范围应涵盖上述及其它所有等效变化。
Claims (2)
1.一种高压多栅极元件，其特征在于，包含：
一半导体鳍板，其具有第一导电型杂质掺杂；
一介电层，覆盖部分该半导体鳍板侧壁；
一栅极，覆盖该介电层；
一漏极，形成于该半导体鳍板中，其具有第二导电型杂质掺杂；
一源极，形成于该半导体鳍板中，其具有第二导电型杂质掺杂，且该源极与漏极位于该栅极的不同侧；
一具有第二导电型杂质掺杂的漂移区，形成于该半导体鳍板中，分隔并耦接于该漏极与栅极之间；以及
还包含一绝缘结构，形成于该半导体鳍板中，部分或全部于该栅极包覆范围内。
2.一种高压多栅极元件制造方法，其特征在于，包含：
形成一具有第一导电型杂质掺杂的半导体鳍板；
形成一介电层，覆盖部分该半导体鳍板侧壁；
形成一栅极，覆盖该介电层；
形成一漏极于该半导体鳍板中，其具有第二导电型杂质掺杂；
形成一源极于该半导体鳍板中，其具有第二导电型杂质掺杂，且该源极与漏极位于该栅极的不同侧；
形成一具有第二导电型杂质掺杂的漂移区于该半导体鳍板中，分隔并分别耦接该漏极与栅极；以及
还包含形成一绝缘结构于该半导体鳍板中，部分或全部于该栅极包覆范围内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110038134.9A CN102637738B (zh) | 2011-02-11 | 2011-02-11 | 高压多栅极元件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110038134.9A CN102637738B (zh) | 2011-02-11 | 2011-02-11 | 高压多栅极元件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102637738A CN102637738A (zh) | 2012-08-15 |
| CN102637738B true CN102637738B (zh) | 2015-01-07 |
Family
ID=46622061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110038134.9A Expired - Fee Related CN102637738B (zh) | 2011-02-11 | 2011-02-11 | 高压多栅极元件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102637738B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9105719B2 (en) * | 2013-01-09 | 2015-08-11 | Broadcom Corporation | Multigate metal oxide semiconductor devices and fabrication methods |
| US9484460B2 (en) * | 2013-09-19 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device having gate dielectric surrounding at least some of channel region and gate electrode surrounding at least some of gate dielectric |
| CN104576386B (zh) * | 2013-10-14 | 2018-01-12 | 中国科学院微电子研究所 | 一种FinFET及其制造方法 |
| CN114078704B (zh) * | 2020-08-18 | 2024-03-08 | 中芯国际集成电路制造(上海)有限公司 | Ldmos器件及其形成方法 |
| CN114284333A (zh) * | 2021-06-02 | 2022-04-05 | 青岛昇瑞光电科技有限公司 | 一种半导体结构、器件和制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007053316A (ja) * | 2005-08-19 | 2007-03-01 | Toshiba Corp | Ｅｓｄ保護素子 |
-
2011
- 2011-02-11 CN CN201110038134.9A patent/CN102637738B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007053316A (ja) * | 2005-08-19 | 2007-03-01 | Toshiba Corp | Ｅｓｄ保護素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102637738A (zh) | 2012-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103646964B (zh) | 双扩散金属氧化物半导体元件及其制造方法 | |
| CN102169903B (zh) | Ldmos器件 | |
| CN102637738B (zh) | 高压多栅极元件及其制造方法 | |
| JP2010245281A (ja) | 半導体装置およびその製造方法 | |
| CN105070759A (zh) | Nldmos器件及其制造方法 | |
| CN111725070A (zh) | 半导体器件的制作方法及半导体器件 | |
| CN203617299U (zh) | 一种双扩散金属氧化物半导体 | |
| CN103035722B (zh) | 射频ldmos器件及制造方法 | |
| CN102569392B (zh) | Ldmos晶体管、布局方法和制作方法 | |
| CN104617143A (zh) | 一种减小导通电阻的p型横向双扩散mos管 | |
| CN103151380A (zh) | 一种沟槽型半导体功率器件及其制造方法和终端保护结构 | |
| CN103872119B (zh) | 高电子迁移率晶体管及其制造方法 | |
| CN112909093B (zh) | 半导体器件 | |
| CN211455694U (zh) | 一种平面vdmos器件 | |
| CN102903752B (zh) | 高压元件及其制造方法 | |
| CN202205758U (zh) | 对称高压mos器件 | |
| CN113659011A (zh) | 基于超结mosfet的集成器件及其制造方法 | |
| CN102867848B (zh) | 沟槽式功率半导体元件及其制造方法 | |
| CN103578997A (zh) | 一种ldmos栅极的制作方法及产品 | |
| CN103681791B (zh) | Nldmos器件及制造方法 | |
| CN103824882A (zh) | 双扩散金属氧化物半导体元件及其制造方法 | |
| CN102646706B (zh) | 高压元件及其制造方法 | |
| CN105990435A (zh) | 半导体装置 | |
| CN104518024A (zh) | 金属氧化物半导体元件及其制造方法 | |
| CN204651326U (zh) | 高压半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150107 Termination date: 20170211 |