CN102637695A - 一种埋入式可编程闪存器件及其控制方法 - Google Patents
一种埋入式可编程闪存器件及其控制方法 Download PDFInfo
- Publication number
- CN102637695A CN102637695A CN2012100982326A CN201210098232A CN102637695A CN 102637695 A CN102637695 A CN 102637695A CN 2012100982326 A CN2012100982326 A CN 2012100982326A CN 201210098232 A CN201210098232 A CN 201210098232A CN 102637695 A CN102637695 A CN 102637695A
- Authority
- CN
- China
- Prior art keywords
- flush type
- control gate
- substrate
- flush
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种埋入式可编程闪存器件，包括多个成对的对称结构存储单元，其源线（SL）、控制栅（CG）、浮栅（FG）都采取了埋入式，而且都可以采取自对准方式(Self-aligned)制备，解决了用光罩定义图形（pattern）需要预留工艺窗口（processmargin）的问题，而且浮栅下面的沟道由原来的横向改成了竖向以及横向，所以器件尺寸的缩小化成为可能。
Description
技术领域
本发明涉及可编程闪存器件，具体地，涉及一种埋入式非挥发性叠栅可编程器件及其控制方法。
背景技术
闪存以其存储密度高，可靠性好等优点成为广泛应用的非挥发性存储器。闪存分为分栅结构和叠栅两种结构。
然而现有的闪存在迈向更高存储密度的时候，由于受到编程电压的限制，通过缩小器件尺寸来提高存储密度将会面临很大的挑战。尤其是叠栅结构，其具有两个栅极：浮栅(Floating Gate)和选择栅(Select Gate)，而且其源线和字线都是通过接触孔引出的，因此器件的缩小化受到了接触孔关键尺寸（CD和Overlay）的限制，在65nm以后，叠栅的优势越来越不如分栅结构。
参考图1所示的现有技术的叠栅式闪存结构，其由源线（SL）、控制栅（CG）、选择栅（SG）、字线（BL）和衬底（NW，图中未示出）组成。此结构由于由两个器件构成，而且源线、控制栅、选择栅、字线都需要由光罩（mask）定义，所以此器件的缩小化受到了一定的限制。
因此，提供一种较小尺寸的非挥发性叠栅可编程闪存器件及其控制方法就显得尤为重要了。
发明内容
本发明的目的是解决现有技术中闪存器件的缩小化受到了一定的限制的不足，提供一种小尺寸的闪存。
本发明提供一种埋入式可编程闪存器件，其中，包括：
形成在两相邻浅沟槽之间的第一存储单元和第二存储单元；
所述第一存储单元和第二存储单元具有共同的埋入式源线；
所述第一存储单元包括第一衬底，所述第一衬底上形成有：
第一选择栅，位于所述埋入式源线与一侧的浅沟槽之间；
第一字线，位于所述第一选择栅靠近浅沟槽的一侧；
第一埋入式控制栅，位于所述源线靠近所述第一选择栅的一侧；
第一埋入式浮栅，位于所述第一埋入式控制栅与衬底之间；
所述第二存储单元包括第二衬底，所述第二衬底上形成有：
第二选择栅，位于所述埋入式源线与另一侧的浅沟槽之间；
第二字线，位于所述第二选择栅靠近浅沟槽的一侧；
第二埋入式控制栅，位于所述源线靠近所述第二选择栅的一侧；
第二埋入式浮栅，位于所述第二埋入式控制栅与衬底之间；
所述第一埋入式浮栅、第二埋入式浮栅分别与衬底之间形成有竖向沟道和横向沟道。
上述的埋入式可编程闪存器件，其中，所述第一埋入式浮栅和第二埋入式浮栅均呈L字型，所述第一埋入式浮栅形成在所述第一埋入式控制栅的左侧和下方，所述第二埋入式浮栅形成在所述第二埋入式控制栅的右侧和下方。
上述的埋入式可编程闪存器件，其中，所述第一存储单元和第二存储单元结构对称。
根据本发明的另一个方面，还提供一种控制上述的埋入式可编程闪存器件的方法，其中，包括对所述闪存器件的多个选择栅、字线、控制栅、浮栅以及源线施加不同的电压以进行读取、编程和擦除的步骤。
上述的方法，其中，在进行读取时，对所述第一衬底、第一字线、第一选择栅、第一埋入式控制栅以及埋入式源线分别加电压为1.8V, 0.2V, -1.5V, 0V, 1.8V；
对第二衬底、第二字线、第二选择栅、第二埋入式控制栅分别加电压为1.8V, 0.2V, 1.8V, 0V。
上述的方法，其中，在进行编程时，对所述第一衬底、第一字线、第一选择栅、第一埋入式控制栅以及埋入式源线分别加电压为1.8V, -5V, -7V, 11V, 0.9V；
对第二衬底、第二字线、第二选择栅、第二埋入式控制栅分别加电压为1.8V, -5V, 1.8V, 11V。
上述的方法，其中，在进行擦除时，对所述第一衬底、第一字线、第一选择栅、第一埋入式控制栅以及埋入式源线分别加电压为10V, 5V, 9V, -9V, 9V；
对第二衬底、第二字线、第二选择栅、第二埋入式控制栅分别加电压为10V, 5V, 5V, 1.8V。
本发明提供了一种新的闪存器件。其源线（SL）、控制栅（CG）、浮栅（FG）都采取了埋入式，而且都可以采取自对准方式(Self-aligned)制备，解决了用光罩定义图形（pattern）需要预留工艺窗口（process margin）的问题，而且浮栅下面的沟道由原来的横向改成了竖向以及横向，所以器件尺寸的缩小化成为可能。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了部分部件，对于相同部件，仅标示其中部分，本领域技术人员可以结合具体实施方式部分理解。
图1示出了现有技术中，一种叠栅式闪存结构的示意图；以及
图2示出了根据本发明的一个具体实施例的，一种埋入式非挥发性叠栅可编程器件的结构示意图。
具体实施方式
以下结合附图及具体实施方式对本发明进行进一步详细说明。此处所描述的具体实施方式仅用于解释本发明，并不用于限定本发明的保护范围。
参考图2所示的埋入式可编程闪存器件，具体地，包括：形成在两相邻浅沟槽STI之间的第一存储单元101和第二存储单元102；所述第一存储单元101和第二存储单元102具有共同的埋入式源线SL1；
所述第一存储单元101包括第一衬底Epi-NW1，所述第一衬底Epi-NW1上形成有：第一选择栅SG1，位于所述埋入式源线SL1与一侧的浅沟槽STI之间；第一字线BL1，位于所述第一选择栅SG1靠近浅沟槽STI的一侧；第一埋入式控制栅CG1，位于所述源线SL1靠近所述第一选择栅SG1的一侧；第一埋入式浮栅FG1，位于所述第一埋入式控制栅CG1与衬底Epi-NW1之间；
所述第二存储单元102包括第二衬底Epi-NW2，所述第二衬底Epi-NW2上形成有：第二选择栅SG2，位于所述埋入式源线SL1与另一侧的浅沟槽STI之间；第二字线BL2，位于所述第二选择栅SG2靠近浅沟槽STI的一侧；第二埋入式控制栅CG2，位于所述源线SL1靠近所述第二选择栅SG2的一侧；第二埋入式浮栅FG2，位于所述第二埋入式控制栅CG2与衬底Epi-NW2之间；
所述第一埋入式浮栅FG1、第二埋入式浮栅FG2分别与衬底Epi-NW1、Epi-NW2之间形成有竖向沟道和横向沟道（图2中未标示）。
在一个优选例中，如图2所示，所述第一埋入式浮栅FG1和第二埋入式浮栅FG2均呈L字型，所述第一埋入式浮栅FG1形成在所述第一埋入式控制栅CG1的左侧和下方，所述第二埋入式浮栅FG2形成在所述第二埋入式控制栅CG2的右侧和下方。
更为具体地，所述第一存储单元101和第二存储单元102结构对称。
进一步地，本发明还公开所述埋入式可编程闪存器件的控制方法，其中，包括对所述闪存器件的多个选择栅、字线、控制栅、浮栅以及源线施加不同的电压以进行读取、编程和擦除的步骤。
在可编程闪存器件进行数据读取操作时，对所述第一衬底Epi-NW1、第一字线BL1、第一选择栅SG1、第一埋入式控制栅CG1以及埋入式源线SL1分别加电压为1.8V, 0.2V, -1.5V, 0V, 1.8V；对第二衬底Epi-NW2、第二字线BL2、第二选择栅SG2、第二埋入式控制栅CG2分别加电压为1.8V, 0.2V, 1.8V, 0V。
在可编程闪存器件进行数据编程操作时，对所述第一衬底Epi-NW1、第一字线BL1、第一选择栅SG1、第一埋入式控制栅CG1以及埋入式源线SL1分别加电压为1.8V, -5V, -7V, 11V, 0.9V；对第二衬底Epi-NW2、第二字线BL2、第二选择栅SG2、第二埋入式控制栅CG2分别加电压为1.8V, -5V, 1.8V, 11V。
可编程闪存器件进行数据擦除操作时，对所述第一衬底Epi-NW1、第一字线BL1、第一选择栅SG1、第一埋入式控制栅CG1以及埋入式源线SL1分别加电压为10V, 5V, 9V, -9V, 9V；对第二衬底Epi-NW2、第二字线BL2、第二选择栅SG2、第二埋入式控制栅CG2分别加电压为10V, 5V, 5V, 1.8V。
本领域技术人员结合现有技术以及上述实施例可以实现所述变化例，这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (7)
1.一种埋入式可编程闪存器件，其特征在于，包括：
形成在两相邻浅沟槽之间的第一存储单元和第二存储单元；
所述第一存储单元和第二存储单元具有共同的埋入式源线；
所述第一存储单元包括第一衬底，所述第一衬底上形成有：
第一选择栅，位于所述埋入式源线与一侧的浅沟槽之间；
第一字线，位于所述第一选择栅靠近浅沟槽的一侧；
第一埋入式控制栅，位于所述源线靠近所述第一选择栅的一侧；
第一埋入式浮栅，位于所述第一埋入式控制栅与衬底之间；
所述第二存储单元包括第二衬底，所述第二衬底上形成有：
第二选择栅，位于所述埋入式源线与另一侧的浅沟槽之间；
第二字线，位于所述第二选择栅靠近浅沟槽的一侧；
第二埋入式控制栅，位于所述源线靠近所述第二选择栅的一侧；
第二埋入式浮栅，位于所述第二埋入式控制栅与衬底之间；
所述第一埋入式浮栅、第二埋入式浮栅分别与衬底之间形成有竖向沟道和横向沟道。
2.根据权利要求1所述的埋入式可编程闪存器件，其特征在于，所述第一埋入式浮栅和第二埋入式浮栅均呈L字型，所述第一埋入式浮栅形成在所述第一埋入式控制栅的左侧和下方，所述第二埋入式浮栅形成在所述第二埋入式控制栅的右侧和下方。
3.根据权利要求1或2所述的埋入式可编程闪存器件，其特征在于，所述第一存储单元和第二存储单元结构对称。
4.一种控制权利要求1至3中任意一项所述的埋入式可编程闪存器件的方法，其特征在于，包括对所述闪存器件的多个选择栅、字线、控制栅、浮栅以及源线施加不同的电压以进行读取、编程和擦除的步骤。
5.根据权利要求4所述的方法，其特征在于，在进行读取时，对所述第一衬底、第一字线、第一选择栅、第一埋入式控制栅以及埋入式源线分别加电压为1.8V, 0.2V, -1.5V, 0V, 1.8V；
对第二衬底、第二字线、第二选择栅、第二埋入式控制栅分别加电压为1.8V, 0.2V, 1.8V, 0V。
6.据权利要求4所述的方法，其特征在于，在进行编程时，对所述第一衬底、第一字线、第一选择栅、第一埋入式控制栅以及埋入式源线分别加电压为1.8V, -5V, -7V, 11V, 0.9V；
对第二衬底、第二字线、第二选择栅、第二埋入式控制栅分别加电压为1.8V, -5V, 1.8V, 11V。
7.根据权利要求4所述的方法，其特征在于，在进行擦除时，对所述第一衬底、第一字线、第一选择栅、第一埋入式控制栅以及埋入式源线分别加电压为10V, 5V, 9V, -9V, 9V；
对第二衬底、第二字线、第二选择栅、第二埋入式控制栅分别加电压为10V, 5V, 5V, 1.8V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210098232.6A CN102637695B (zh) | 2012-04-06 | 2012-04-06 | 一种埋入式可编程闪存器件及其控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210098232.6A CN102637695B (zh) | 2012-04-06 | 2012-04-06 | 一种埋入式可编程闪存器件及其控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102637695A true CN102637695A (zh) | 2012-08-15 |
| CN102637695B CN102637695B (zh) | 2014-11-05 |
Family
ID=46622033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210098232.6A Active CN102637695B (zh) | 2012-04-06 | 2012-04-06 | 一种埋入式可编程闪存器件及其控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102637695B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103366810A (zh) * | 2013-07-26 | 2013-10-23 | 上海宏力半导体制造有限公司 | Eeprom存储器阵列 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10112511A (ja) * | 1996-10-07 | 1998-04-28 | Ricoh Co Ltd | 半導体不揮発性メモリ及びその製造方法 |
| JP2964619B2 (ja) * | 1990-10-31 | 1999-10-18 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| CN1516267A (zh) * | 2003-01-08 | 2004-07-28 | 力晶半导体股份有限公司 | 闪存的制造方法 |
| CN100468746C (zh) * | 2003-03-21 | 2009-03-11 | 硅存储技术公司 | 浮栅存储器单元的半导体存储器阵列 |
-
2012
- 2012-04-06 CN CN201210098232.6A patent/CN102637695B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2964619B2 (ja) * | 1990-10-31 | 1999-10-18 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| JPH10112511A (ja) * | 1996-10-07 | 1998-04-28 | Ricoh Co Ltd | 半導体不揮発性メモリ及びその製造方法 |
| CN1516267A (zh) * | 2003-01-08 | 2004-07-28 | 力晶半导体股份有限公司 | 闪存的制造方法 |
| CN100468746C (zh) * | 2003-03-21 | 2009-03-11 | 硅存储技术公司 | 浮栅存储器单元的半导体存储器阵列 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103366810A (zh) * | 2013-07-26 | 2013-10-23 | 上海宏力半导体制造有限公司 | Eeprom存储器阵列 |
| CN103366810B (zh) * | 2013-07-26 | 2017-07-28 | 上海华虹宏力半导体制造有限公司 | Eeprom存储器阵列 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102637695B (zh) | 2014-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9224497B2 (en) | One time programmable memory cell capable of reducing leakage current and preventing slow bit response | |
| CN103811496B (zh) | 用于具有提高编程效率的非易失性存储单元的方法和装置 | |
| KR100763093B1 (ko) | 플래쉬 메모리 장치의 프로그램 방법 | |
| US9183934B2 (en) | Split block semiconductor memory device | |
| CN102315174B (zh) | 含分离栅结构的sonos闪存存储器及其制作方法、操作方法 | |
| CN104517970A (zh) | 非易失性内存单元 | |
| CN103165621A (zh) | 电可擦可编程只读存储器 | |
| US20160013195A1 (en) | Method to improve memory cell erasure | |
| CN103366810B (zh) | Eeprom存储器阵列 | |
| US9424926B2 (en) | Reduced size semiconductor device and method for manufacture thereof | |
| KR20120129609A (ko) | 비휘발성 메모리 장치의 프로그램 방법 | |
| CN106057238B (zh) | 闪存单元的操作方法 | |
| CN106057239B (zh) | 闪存阵列的编程操作方法 | |
| JP4679569B2 (ja) | 不揮発性半導体記憶装置 | |
| CN102637695B (zh) | 一种埋入式可编程闪存器件及其控制方法 | |
| CN102324429A (zh) | 新型双晶体管sonos闪存存储单元结构及其操作方法 | |
| CN104183274A (zh) | 存储单元及存储阵列的擦除方法 | |
| CN103778948A (zh) | 存储器阵列的控制方法 | |
| CN104778972A (zh) | 存储器阵列及其操作方法 | |
| CN103413808A (zh) | 电可擦可编程只读存储器 | |
| CN107393926A (zh) | 闪存单元、闪存阵列及其操作方法 | |
| CN103346156B (zh) | 电可擦可编程只读存储器 | |
| CN103811064B (zh) | Eeprom结构、存储阵列及其编程、擦除和读取方法 | |
| CN107910033B (zh) | 一种eeprom及其擦除、编程和读方法 | |
| JP2017147313A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |