CN102637641A

CN102637641A - 一种相变随机存储器阵列与外围电路芯片的集成方法

Info

Publication number: CN102637641A
Application number: CN2012100742229A
Authority: CN
Inventors: 缪向水; 周娇; 周文利
Original assignee: Huazhong University of Science and Technology
Current assignee: Huazhong University of Science and Technology
Priority date: 2012-03-20
Filing date: 2012-03-20
Publication date: 2012-08-15
Anticipated expiration: 2032-03-20
Also published as: CN102637641B

Abstract

本发明属于微纳电子学技术领域，涉及一种相变随机存储器阵列与CMOS流片外围电路芯片的集成方法，包括：将外围电路芯片上顶层金属阵列或/和顶层钨塞阵列的钝化层去掉；保留顶层金属阵列，或去掉顶层金属阵列并保留顶层金属层与次顶层金属层之间的顶层钨塞阵列；外围电路芯片顶层表面待集成存储器阵列的区域以外的位置制作定标符号；将存储器阵列的下电极层制作在顶层金属阵列或者顶层钨塞阵列上面，然后依次制作存储器阵列其他各层，实现外围电路芯片与存储器阵列的集成。这样可以进一步研究CMOS工艺与相变随机存储器的兼容性、CMOS寄生效应对相变随机存储器的影响等问题，对相变随机存储器走向实用化，商业化具有较大的意义。

Description

一种相变随机存储器阵列与外围电路芯片的集成方法

技术领域

本发明属于微纳电子学技术领域，涉及相变随机存储器芯片，具体涉及相变随机存储器阵列与CMOS流片外围电路芯片的集成方法。

背景技术

近年来，Flash作为非易失性存储器的代表，在日常生活中得到广泛应用，手机、MP3播放器、U盘、数码照相机等产品中均可见其身影。但是由于Flash技术在持续缩小上有一定的局限性，而且信息读取时间较慢，擦写次数只有约10⁵次左右，许多先进的半导体制作商和科研机构均投入下一代非易失性存储器的研发中。目前主要研究的新型非易失存储器有：铁电随机存储器、磁性随机存储器、相变随机存储器、聚合物存储器、纳米点存储器等。

与其它嵌入式存储器相比，相变随机存储器利用相变材料在晶态与非晶态之间转换时呈现出不同的电阻特性来存储“0”和“1”的数据信息。它具有以下优点：(1)较高读写速率：现阶段的相变随机存储器数据读取速度可Flash相当，且读取时不会对原始数据产生破坏性；而写入时间仅为Flash的1/500。(2)高循环读写能力：信息循环擦写寿命高达10¹²～10¹³次，远优于Flash的10⁵次；且具有无限的信息循环读取能力；(3)高的存储密度：1T1R的存储单元结构，使其尺寸易缩小特性，且其所用的相变材料非常少，均大大降低了存储单元的尺寸；(4)优良的器件尺寸持续缩小能力：写入时间和能耗可随存储单元尺寸的缩小而变小；且存储单元尺寸仅受光刻技术限制，而不受其它材料等因素影响；(5)低的编程能耗：写入时的耗电量也不足Flash芯片的1/2，且操作电压与其周边CMOS逻辑电路的功耗兼容，这点与便携式电子产品需首要考虑的；(6)工艺简单、成本低：仅在CMOS工艺中增加2～4张掩模版，工艺成本低；(7)优良的耐环境工作特性：由于PCM是采用电阻变化来存储信息的，因而具有优良的抗辐射能力(抗辐射剂量＞1Mrad)、高低温工作特性(-55～125C)、抗强振动能力和抗电磁干扰能力；(8)高的CMOS逻辑电路嵌入能力。

总之，与其它非易失性存储器相比，相变随机存储器因依靠电阻率的变化来存储的模式，能较好地满足未来嵌入式存储器在高速率读取、高循环擦写次数、低的功耗、器件可持续缩小、非易失性、与传统CMOS工艺技术兼容性高、成本低等七方面的要求，可广泛应用于体积小、成本低，但对速度要求并非很高的便携式电子中；同时因其具优良的抗辐射、抗电磁干扰、抗振动等能力，还可广泛应用于航空航天和国防军事等高科技领域。所以相变随机存储器是近年来被视为最有研发价值和应用潜力的下一代非易失存储器的首选存储器件。自2003年以来，ISA一直认为相变随机存储器是最有可能在45nm以下技术代取代SRAM、DRAM和Flash等当今主流产品而成为未来商用主流非易失存储器件。

对相变随机存储器单元及阵列的研究已经有较多人做过研究，如专利文献CN 1588613A是对一种纳米相变存储器器件单元制备的发明，专利文献CN101232038A是对相变随机存储器阵列的结构及制备工艺的发明。但是如果要将相变存储器成品化，必须要与CMOS工艺结合起来，利用CMOS工艺制作外围译码、读、写电路，并利用外围电路对相变随机存储器阵列进行译码、读、写的操作。这样可以进一步研究CMOS工艺与相变随机存储器阵列的兼容性、CMOS寄生效应对相变随机存储器阵列的影响等问题，故对相变随机存储器阵列与基于CMOS工艺的外围电路之间集成的研究就显得尤为重要。

发明内容

本发明的目的在于提供一种相变随机存储器阵列与CMOS流片外围电路芯片的集成方法，该方法可以直接利用外围电路对相变随机存储器阵列进行译码、读、写的操作。

本发明提供的一种相变随机存储器阵列与CMOS流片外围电路芯片的集成方法，其特征在于，该方法包括下述步骤：

第1步去除在外围电路芯片上待集成相变随机存储器阵列的区域的钝化层，所述待集成相变随机存储器阵列的区域为顶层金属阵列，或者顶层钨塞阵列，或者顶层金属阵列和顶层钨塞阵列所在的区域；保留顶层金属阵列，或者去掉顶层金属阵列并保留顶层金属阵列与次顶层金属阵列之间的顶层钨塞阵列；

第2步在外围电路芯片顶层表面待集成相变随机存储器阵列的区域以外的位置制作定标符号；

第3步将相变随机存储器阵列的下电极层制作在顶层金属阵列或者顶层钨塞阵列上面；

第4步依次制作相变随机存储器阵列的其他各层，实现外围电路芯片与存储器阵列的集成。

本发明方法可以将相变随机存储器阵列集成在CMOS流片外围电路芯片上，利用外围电路对相变随机存储器阵列进行译码、读、写的操作。这样可以进一步研究CMOS工艺与相变随机存储器的兼容性、CMOS寄生效应对相变随机存储器的影响等问题，对相变随机存储器走向实用化，商业化具有较大的意义。

附图说明

图1在CMOS流片外围电路芯片上的待集成相变随机存储器阵列的区域去掉钝化层的示意图；

图2保留顶层金属阵列或者去掉顶层金属阵列保留顶层金属阵列与次顶层金属阵列之间的顶层钨塞阵列的示意图，其中，(a)保留顶层金属阵列的示意图；(b)去掉顶层金属阵列保留顶层金属阵列与次顶层金属阵列之间的顶层钨塞阵列的示意图；

图3在外围电路芯片顶层表面待集成相变随机存储器阵列的区域以外的位置制作定标符号的示意图；

图4将T字型、工字型、线型结构相变随机存储器阵列制作在顶层钨塞阵列上面的示意图，其中，(a)将T字型结构的相变随机存储器阵列制作在顶层钨塞阵列上面的示意图；(b)将工字型结构的相变随机存储器阵列制作在顶层钨塞阵列上面的示意图；(c)将线型结构的相变随机存储器阵列制作在顶层钨塞阵列上面的示意图。

图中标号：1——CMOS流片外围电路芯片、2——待集成相变随机存储器阵列的区域、3——钝化层、4——定标符号、5——顶层钨塞阵列、6——顶层金属阵列、7——相变随机存储器阵列中的下电极层、8——相变随机存储器阵列中的绝缘层、9——相变随机存储器阵列中的相变层、10——相变随机存储器阵列中的上电极层。

具体实施方式

本发明方法能将相变随机存储器阵列集成在COMS流片外围电路芯片上，利用CMOS工艺制作外围电路来对相变随机存储器阵列进行译码、读、写等操作。本发明方法对相变随机存储器阵列中的单元结构没有特殊限制，可以是包括T字型、工字型或线型在内的各种结构。这种处理方法的内容如下：

1，在CMOS流片外围电路芯片上的顶层金属阵列或者顶层钨塞阵列部分去掉钝化层；保留顶层金属阵列或者去掉顶层金属阵列保留顶层金属阵列与次顶层金属阵列之间的顶层钨塞阵列。

对于常规的芯片设计来说，在做完芯片之后需要在顶层铺设钝化层以防止下面金属互连层的氧化等问题。但是由于要在外围电路上面集成相变随机存储器阵列，则将待集成相变随机存储器阵列部分的钝化层去掉，如图1，以保证存储器阵列能与下面的外围电路集成。

由于钨具有良好的台阶覆盖性，所以主要用来填充接触孔。顶层金属与次顶层金属之间用钨塞作为连接。在电路设计时，将顶层金属及顶层钨塞做成阵列形式，以便与相变随机存储器阵列集成。

本发明有以下两种处理方法：

(1)保留顶层金属阵列，如图2(a)；

(2)去掉顶层金属阵列，保留顶层金属阵列与次顶层金属之间的顶层钨塞阵列，如图2(b)。

以上两种方法均属于本发明范围之内。第一种方法考虑到顶层金属阵列面积比顶层钨塞阵列面积较大，与相变随机存储器阵列的下电极层接触性较好；第二种方法是去掉顶层金属阵列，将相变随机存储器阵列的下电极直接制作在顶层金属阵列与次顶层金属阵列之间的顶层钨塞阵列上，相当于在CMOS工艺流程中减少一步工艺步骤，节约成本。顶层金属阵列与顶层钨塞阵列可以同时出现在外围电路芯片上，可以通过成品测试来对比制作顶层金属阵列后芯片的性能是否有提高。

2，在外围电路芯片顶层表面待集成相变随机存储器阵列的区域以外的位置制作定标符号。

对于常规的芯片来说，顶层做完钝化层之后直接进行芯片封装，不需要在顶层表面制作定标符号。本发明在外围电路芯片顶层表面待集成相变随机存储器阵列的区域以外的位置制作定标符号，如图3。目的是将相变随机存储器阵列与外围电路芯片上的顶层金属阵列或者顶层钨塞阵列对准。

3，将相变随机存储器阵列的下电极层制作在顶层金属阵列上或者顶层钨塞阵列上面，然后依次制作相变随机存储器阵列的其他各层，实现外围电路芯片与存储器阵列的集成。

将相变随机存储器阵列的下电极层制作在顶层金属阵列上或者顶层钨塞阵列上面，然后依次制作相变随机存储器阵列的其他各层。相变随机存储器阵列的结构包括T字型(如图4(a))、工字型(如图4(b))或线型(如图4(c))在内的各种结构。

下面通过借助实施例更加详细地说明本发明，但以下实施例仅是说明性的，本发明的保护范围并不受这些实施例的限制。

实施例1：1M相变随机存储器芯片

外围电路采用中芯国际半导体制造公司(SMIC)的0.18μm工艺线制作而成；将CMOS流片外围电路芯片1上需要集成相变随机存储器阵列2部分的钝化层3去掉；芯片表面四个角均制作定标符号4；无顶层金属阵列6，只有顶层钨塞阵列5；相变随机存储器阵列选择T型结构，存储器阵列的下电极层7制作在顶层钨塞阵列5上面。

实施例2：512K相变随机存储器芯片

外围电路采用中芯国际半导体制造公司(SMIC)的0.35μm工艺线制作而成；将CMOS流片外围电路芯片1上需要集成相变随机存储器阵列2部分的钝化层3去掉；芯片表面四个角均制作定标符号4；有顶层金属阵列6；相变随机存储器阵列选择工字型结构，存储器阵列的下电极层7制作在在顶层金属阵列6上边。

以上结合附图和实施例描述了本发明的实施方式，实施例给出的工艺流程及器件结构并不构成对本发明的限制，本领域内普通技术人员在所附权利要求的范围内作出的各种变形或者修改均在保护范围内。

Claims

1. 一种相变随机存储器阵列与外围电路芯片的集成方法，其特征在于，该方法包括下述步骤：

第1步去除在外围电路芯片上待集成相变随机存储器阵列的区域的钝化层，所述待集成相变随机存储器阵列的区域为顶层金属阵列，或者顶层钨塞阵列，或者顶层金属阵列和顶层钨塞阵列所在的区域；保留顶层金属阵列，或者去掉顶层金属阵列并保留顶层金属层与次顶层金属层之间的顶层钨塞阵列；

2.根据权利要求1所述相变随机存储器阵列与外围电路芯片的集成方法，其特征在于，相变随机存储器阵列的结构包括T字型、工字型或线型在内的各种结构。

3.根据权利要求1所述相变随机存储器阵列与外围电路芯片的集成方法，其特征在于，顶层金属阵列与顶层钨塞阵列同时出现在外围电路芯片上。

4.根据权利要求1所述相变随机存储器阵列与外围电路芯片的集成方法，其特征在于，通过成品测试来对比制作顶层金属阵列后芯片的性能是否有提高。