CN102637497A - 积层陶瓷压敏电阻元件 - Google Patents

积层陶瓷压敏电阻元件 Download PDF

Info

Publication number
CN102637497A
CN102637497A CN2011100640714A CN201110064071A CN102637497A CN 102637497 A CN102637497 A CN 102637497A CN 2011100640714 A CN2011100640714 A CN 2011100640714A CN 201110064071 A CN201110064071 A CN 201110064071A CN 102637497 A CN102637497 A CN 102637497A
Authority
CN
China
Prior art keywords
electrode
layer
laminated ceramic
piezoresistive element
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100640714A
Other languages
English (en)
Inventor
黄国桢
赖慧琳
李俊德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yageo Corp
Original Assignee
Yageo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yageo Corp filed Critical Yageo Corp
Publication of CN102637497A publication Critical patent/CN102637497A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

一种积层陶瓷压敏电阻元件,包含一个积层本体、两个端电极,及两个内电极单元,积层本体具有数层分别由陶瓷材料构成并依序堆叠的本体层,端电极以导电材料形成在积层本体的相反两侧部,内电极单元以导电材料形成在积层本体中并呈上下间隔地分别与两个端电极连接,所述的两个内电极单元分别具有数层分别形成在所述的本体层上且侧边与对应的其中一个端电极接触而电连接的侧电极层,且最相邻的侧电极层的部分结构正投影彼此重叠而形成电容,每一内电极单元具有数层侧电极层可以阻止漏电流以量得击穿电压。

Description

积层陶瓷压敏电阻元件
技术领域
本发明涉及一种积层陶瓷电子元件,特别是涉及一种积层陶瓷压敏电阻元件。
背景技术
参阅图1,现有的积层陶瓷压敏电阻元件包含一个积层本体11、两个端电极12,及一个内电极单元13。该积层本体11具有数层分别由陶瓷材料构成并依序堆叠的本体层111,所述的两个端电极12以导电材料形成在该积层本体11的相反两侧部,该内电极单元13具有数层以导电材料印刷形成在每一本体层111上并交错地分别与所述的两个端电极12接触而电连接的电极层131,且任一电极层131反向于连接该一端电极12的端部的正投影涵盖相邻的次一电极层131反向于其连接该一端电极12的端部区域而构成电容,借由所述的交错式电极层131的设计确保其电容值范围以及其他电性的稳定,并将电路中的电压钳制于一个相对固定的电压值范围,避免瞬时电压突波产生时对后级电路(图未示出)的伤害。
目前的积层陶瓷压敏电阻元件确实可以依左右交错式的电极层131的设计,而在静电放电(ESD)或突波电流产生时,击穿导通而使多余的电压或电流经由接地方式旁通掉(bypass),因而钳制电压在系统电路可以承受的状态持续维持运作,以达到保护后级电路的目的。
参阅图2,由于受限于电容正比于相邻两电极层131的对应面积,及反比于相邻两电极层131的距离的物理特性,因此,现有的交错式电极层131结构的积层陶瓷压敏电阻元件要将预设的电容值降低至最小时,其结构会成如图2所示的左、右各仅有单一层电极层131的态样,而此种最简单结构的积层陶瓷压敏电阻元件虽然可将电容值设计降低至1pf以下,但却无法维持预设的耐静电放电和耐突波电流的能力,易产生漏电流而无法量得击穿电压。因此,现有的积层陶瓷压敏电阻元件需要改善。
发明内容
本发明的目的在于提供一种具有低电容且可量得击穿电压的积层陶瓷压敏电阻元件。
本发明一种积层陶瓷压敏电阻元件包含一个积层本体、两个端电极,及两个内电极单元。
该积层本体具有数层分别由陶瓷材料构成并依序堆叠的本体层。
所述的两个端电极以导电材料分别形成在该积层本体的相反两侧部。
所述的两个内电极单元以导电材料形成在该积层本体中并呈上下间隔地分别与所述的两个端电极连接,且分别具有数层分别形成在所述的本体层上且侧边与对应的端电极接触而电连接的侧电极层,所述的两个内电极单元间相邻的侧电极层的部分结构正投影彼此重叠而形成电容。
较佳地,该每一内电极单元具有两层分别印刷形成在对应的本体层上且彼此不接触的侧电极层。
较佳地,该每一内电极单元还具有数层分别形成在所述的本体层上且侧边与对应的该另一端电极接触而电连接的辅助侧电极层,每一辅助侧电极层相反于接触该端电极的侧边投影不超过该另一内电极单元的侧电极层侧边。
较佳地,构成所述的本体层的陶瓷材料的主成分是氧化锌(ZnO),副成分是三氧化二铋(Bi2O3)、三氧化二锑(Sb2O3)、氧化钴(Co3O4)、氧化锰(MnO2)、氧化锑(SbO2)、氧化铋(BiO2)、三氧化二铬(Cr2O3)、氢氧化铝(Al(OH)3),或上述材料的组合。
较佳地,每一内电极单元的构成材料是导电金属,或导电合金,如钯(Pd)、铂(Pt)、金(Au)、银(Ag),或上述金属所成的合金。
本发明的有益的效果在于:以左、右两侧上、下间隔的两个内电极单元,以及每一内电极单元都具有至少两层以上的侧电极层的结构,可以在维持预设的耐静电放电和耐突波电流的能力的前提要求下,将电容值设计降低至1pf以下,并且防止漏电流而可确实地量得击穿电压。
附图说明
图1是一剖视示意图,说明现有的积层陶瓷压敏电阻元件;
图2是一剖视示意图,说明现有的具有最低电容值设计的积层陶瓷压敏电阻元件;
图3是一剖视示意图,说明本发明一种积层陶瓷压敏电阻元件的一个第一较佳实施例;
图4是一剖视示意图,说明本发明一种积层陶瓷压敏电阻元件的一个第二较佳实施例;
图5是一剖视示意图,说明本发明一种积层陶瓷压敏电阻元件的一个第三较佳实施例。
具体实施方式
下面结合附图及三个实施例对本发明进行详细说明。
参阅图3,本发明一种积层陶瓷压敏电阻元件的一个第一较佳实施例,包含一个积层本体21、两个端电极22,及两个内电极单元23。
该积层本体21具有数层分别由陶瓷材料构成并依序堆叠的本体层211。较佳地,构成所述本体层211的陶瓷材料的主成分是氧化锌(ZnO),副成分是三氧化二铋(Bi2O3)、三氧化二锑(Sb2O3)、氧化钴(Co3O4)、氧化锰(MnO2)、氧化锑(SbO2)、氧化铋(BiO2)、三氧化二铬(Cr2O3)、氢氧化铝(Al(OH)3),或上述材料的组合。
所述的两个端电极22以导电材料分别形成在该积层本体21的相反两侧部。
所述的两组内电极单元23以导电材料形成在该积层本体21中,并呈上下间隔地分别与所述两端电极22接触而电连接,所述两内电极单元23分别具有两层侧电极层231,每一侧电极层231形成在所述的本体层211上且侧边与对应的该一端电极22接触而电连接,同时,所述两内电极单元23间相邻的侧电极层231的部分结构正投影彼此重叠而形成具有预定值的电容。较佳地,每一侧电极层的构成材料是导电金属,如钯(Pd)、铂(Pt)、金(Au)、银(Ag),或是由此些导电金属所成的合金。
所述的积层陶瓷压敏电阻元件借由上、下正投影互相交错的最相邻侧电极层231的部分结构形成具有预定值的电容,并配合另一侧电极层231,而在受到高电压、突波、静电放电时形成击穿导通,进而使电路断路,以确保电性的稳定,而可将电路中的电压钳制于一个相对固定的电压值范围,避免对后级电路的伤害,并可在维持预设的耐静电放电和耐突波电流的能力要求的条件下,将电容值设计降低至1pf以下;同时,单边具有两层侧电极层231的内电极单元23的结构可以防止漏电流而确保击穿电压可被测量。
参阅图4,本发明积层陶瓷压敏电阻元件的一个第二较佳实施例,与第一实施例相似,其不同处只在于每一内电极单元23包含数层侧电极层231,在图式中绘示三层侧电极层231作说明,借由每一内电极单元23的数层侧电极层231的结构,可以更确保漏电流不会发生,而可维持最低电容设计值并确保击穿电压可被测量。
参阅图5,本发明积层陶瓷压敏电阻元件的一个第三较佳实施例,与该第一较佳实施例相似,不同处只在于该每一内电极单元23还具有数个分别形成在所述本体层211上且侧边与对应的该另一端电极22接触而电连接的辅助侧电极层232,每一辅助侧电极层232相反于接触该端电极22的侧边投影不超过该另一内电极单元23的侧电极层231侧边,整体而言是属于业界所称的「可变网版印刷结构」,借此可在确保漏电流不会发生的前提下,更进一步地降低电容设计值并确保击穿电压可被测量。
综上所述,本发明提出一种新的积层陶瓷压敏电阻元件,借由内电极单元23上下间隔且彼此远离地与端电极22连接,以及每一内电极单元23具有数层侧电极层231的结构设计,而在不影响耐静电放电、突波、降低钳制电压的电性功能前提下,降低电容至1pf以下,同时防止漏电流而确保击穿电压可被测量,所以确实能达成本发明的目的。

Claims (5)

1.一种积层陶瓷压敏电阻元件,包含:一个积层本体,及两个端电极,该积层本体具有数层分别由陶瓷材料构成并依序堆叠的本体层,所述的两个端电极以导电材料分别形成在该积层本体的相反两侧部;其特征在于:
所述的积层陶瓷压敏电阻元件还包含两个内电极单元,且所述的两个内电极单元以导电材料形成在该积层本体中并呈上下间隔地分别与所述的两个端电极连接,每一内电极单元具有数层分别形成在所述的本体层上且侧边与对应的一个端电极接触而电连接的侧电极层,所述的两个内电极单元中最相邻的侧电极层的部分结构正投影彼此重叠而形成电容。
2.根据权利要求1所述的积层陶瓷压敏电阻元件,其特征在于:该每一个内电极单元具有两层分别印刷形成在对应的本体层上且彼此不接触的侧电极层。
3.根据权利要求1所述的积层陶瓷压敏电阻元件,其特征在于:该每一个内电极单元具有数层分别形成在所述的本体层上且侧边与对应的该另一端电极接触而电连接的辅助侧电极层,每一个辅助侧电极层相反于接触该端电极的侧边的投影不超过该另一内电极单元的侧电极层侧边。
4.根据权利要求1所述的积层陶瓷压敏电阻元件,其特征在于:构成所述的本体层的陶瓷材料的主成分是氧化锌,副成分是三氧化二铋、三氧化二锑、氧化钴、氧化锰、氧化锑、氧化铋、三氧化二铬、氢氧化铝,或上述材料的组合。
5.根据权利要求1所述的积层陶瓷压敏电阻元件,其特征在于:该每一个内电极单元的构成材料是钯、铂、金、银,或上述金属所成的合金。
CN2011100640714A 2011-02-09 2011-03-17 积层陶瓷压敏电阻元件 Pending CN102637497A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100104299 2011-02-09
TW100104299A TW201234394A (en) 2011-02-09 2011-02-09 Multi-layer varistor component

Publications (1)

Publication Number Publication Date
CN102637497A true CN102637497A (zh) 2012-08-15

Family

ID=46621860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100640714A Pending CN102637497A (zh) 2011-02-09 2011-03-17 积层陶瓷压敏电阻元件

Country Status (2)

Country Link
CN (1) CN102637497A (zh)
TW (1) TW201234394A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112216452A (zh) * 2020-09-24 2021-01-12 深圳顺络电子股份有限公司 一种叠层片式压敏电阻及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI605029B (zh) * 2016-10-12 2017-11-11 不含銻的壓敏電阻組成物及積層式壓敏電阻器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4556929A (en) * 1983-07-08 1985-12-03 Murata Manufacturing Co. Ltd. Multi-layer ceramic capacitor
CN1564270A (zh) * 2004-04-05 2005-01-12 广州新日电子有限公司 低温烧结ZnO多层片式压敏电阻器及其制造方法
CN101127275A (zh) * 2007-09-14 2008-02-20 广东风华高新科技股份有限公司 一种高压片式多层陶瓷电容器的制造方法
CN201138721Y (zh) * 2007-10-23 2008-10-22 佳邦科技股份有限公司 具过电压保护功能的芯片型静电保护组件
CN101523528A (zh) * 2006-02-22 2009-09-02 维莎斯普拉格公司 改进的高压电容器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4556929A (en) * 1983-07-08 1985-12-03 Murata Manufacturing Co. Ltd. Multi-layer ceramic capacitor
CN1564270A (zh) * 2004-04-05 2005-01-12 广州新日电子有限公司 低温烧结ZnO多层片式压敏电阻器及其制造方法
CN101523528A (zh) * 2006-02-22 2009-09-02 维莎斯普拉格公司 改进的高压电容器
CN101127275A (zh) * 2007-09-14 2008-02-20 广东风华高新科技股份有限公司 一种高压片式多层陶瓷电容器的制造方法
CN201138721Y (zh) * 2007-10-23 2008-10-22 佳邦科技股份有限公司 具过电压保护功能的芯片型静电保护组件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112216452A (zh) * 2020-09-24 2021-01-12 深圳顺络电子股份有限公司 一种叠层片式压敏电阻及其制备方法
CN112216452B (zh) * 2020-09-24 2022-05-10 深圳顺络电子股份有限公司 一种叠层片式压敏电阻及其制备方法

Also Published As

Publication number Publication date
TW201234394A (en) 2012-08-16

Similar Documents

Publication Publication Date Title
JP2018522395A (ja) 感電防止素子及びこれを備える電子機器
US20140106184A1 (en) Battery and Mobile Terminal for Detecting Battery Cell Deformation
US20120188681A1 (en) Multilayer capacitor
US9472343B2 (en) Multilayer ceramic capacitor and board having the same
KR20150127441A (ko) 적층 세라믹 커패시터
KR20170110467A (ko) 적층 세라믹 커패시터 및 그 실장 기판
US20200343051A1 (en) Integrated Component Including a Capacitor and Discrete Varistor
JP2023169178A (ja) 集積コンデンサフィルタおよびバリスタ機能を有する集積コンデンサフィルタ
KR20100036982A (ko) 적층 콘덴서
CN102637497A (zh) 积层陶瓷压敏电阻元件
US7535694B2 (en) Feedthrough multilayer capacitor
KR20140133003A (ko) 적층 세라믹 커패시터
JP2023113814A (ja) 低アスペクト比バリスタ
KR101808796B1 (ko) 적층형 소자
KR20160072605A (ko) 회로 보호 소자
JP5182332B2 (ja) 積層コンデンサ
US11217390B2 (en) Composite electronic component
JP5256142B2 (ja) フィルムコンデンサ
JP2011198793A (ja) 複合電子部品
CN201994181U (zh) 电容器装置
US20100309608A1 (en) Buried Capacitor Structure
JP2005064245A (ja) 積層セラミックコンデンサ及びその短絡検出方法
CN113921211A (zh) 叠片式压敏电阻
CN115798844A (zh) 一种叠层压敏电阻及电子设备
CN112951531A (zh) 一种压敏电阻及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120815