CN102629873A - 模拟到数字转换装置和信号处理系统 - Google Patents
模拟到数字转换装置和信号处理系统 Download PDFInfo
- Publication number
- CN102629873A CN102629873A CN2012100206556A CN201210020655A CN102629873A CN 102629873 A CN102629873 A CN 102629873A CN 2012100206556 A CN2012100206556 A CN 2012100206556A CN 201210020655 A CN201210020655 A CN 201210020655A CN 102629873 A CN102629873 A CN 102629873A
- Authority
- CN
- China
- Prior art keywords
- converter
- signal
- analog
- input
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0614—Continuously compensating for, or preventing, undesired influence of physical parameters of harmonic distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
- H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
- H03M1/168—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters and delivering the same number of bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
一种AD转换装置包括:第一AD转换器,用于将输入模拟信号转换为第一数字信号;第二AD转换器,用于将作为输入模拟信号乘以系数α的结果获得的模拟信号转换为第二数字信号;第一计算单元,用于将由第一AD转换器输出的第一数字信号乘以作为平方系数α的结果获得的α2;第二计算单元,用于将由第二AD转换器输出的第二数字信号乘以作为系数α的倒数的α-1;第三计算单元,用于计算由第一计算单元输出的第一计算结果和由第二计算单元输出的第二计算结果之间的差别,并且输出该差别作为对输入模拟信号进行的AD转换的结果。
Description
技术领域
本公开涉及除了音频设备和医疗测量设备之外,主要在无线电通信中使用的接收装置中采用的模拟到数字(AD)转换装置,并且还涉及利用该AD转换装置的信号处理系统。
背景技术
图1是示出AD转换器(ADC)1的粗略配置的图。
在图1中,参考符号X表示提供给AD转换器1的输入电压。输入电压X是模拟信号。另一方面,参考符号Y表示由AD转换器1生成的输出电压。输出电压Y是数字信号。
AD转换器1生成AD转换器1中内部采用的电路组件的非理想性引起的失真(distortion)。当电路组件生成失真时,由AD转换器1生成的输出电压Y不仅包括基波成分,而且包括谐波成分。
通过将AD转换器1设计成完全差分的配置,可以充分衰减谐波成分中包括的偶次失真成分。然而,谐波成分中包括的奇次失真成分通过AD转换器1按原样输出。
如果图1中所示AD转换器1具有失真特性,则对于小到某一程度的输入电压X,输出电压Y由如下的等式(1)表示。
Y=a1X+a3X3+a5X5+... (1)
以上等式中使用的参考符号ai表示第i次失真成分。从等式中显然可知不生成偶次失真成分,如上所述。
发明内容
因为在正常谐波失真成分的情况下,随着次数增大增益减小,所以AD转换器的总失真特性受从三次谐波失真成分开始的谐波失真成分支配。
这是因为如从等式(1)显然的,随着输入电压X增大,每个失真成分指数地提高。
因此,在过去为了改进失真特性,将输入电压X限制到小的量值。换句话说,由失真限制ADC的动态范围。
本公开提供一种能够极大改进动态范围受失真限制的AD转换的特性的AD转换装置,并且提供一种采用该装置的信号处理系统。
根据本公开提供的技术的第一形式的AD转换装置包括:
第一AD转换器,配置为将输入模拟信号转换为第一数字信号;
第二AD转换器,配置为将作为输入模拟信号乘以系数α的结果获得的模拟信号转换为第二数字信号;
第一计算单元,配置为将由第一AD转换器输出的第一数字信号乘以作为平方系数α的结果获得的α2;
第二计算单元,配置为将由第二AD转换器输出的第二数字信号乘以作为系数α的倒数的α-1;
第三计算单元,配置为计算由第一计算单元输出的第一计算结果和由第二计算单元输出的第二计算结果之间的差别,并且输出该差别作为对输入模拟信号进行的AD转换的结果。
根据本公开提供的技术的第二形式的信号处理系统,具有配置为将由模拟信号处理系统生成的输入模拟信号转换为输出数字信号的AD转换装置。该AD转换装置包括:
第一AD转换器,配置为将输入模拟信号转换为第一数字信号;
第二AD转换器,配置为将作为输入模拟信号乘以系数α的结果获得的模拟信号转换为第二数字信号;
第一计算单元,配置为将由第一AD转换器输出的第一数字信号乘以作为系数α的平方的结果获得的α2;
第二计算单元,配置为将由第二AD转换器输出的第二数字信号乘以作为系数α的倒数的α-1;
第三计算单元,配置为计算由第一计算单元输出的第一计算结果和由第二计算单元输出的第二计算结果之间的差别,并且输出该差别作为对输入模拟信号进行的AD转换的结果。
根据本公开提供的技术,可能极大改进动态范围受失真限制的AD转换的特性。
附图说明
图1是示出ADC(模拟到数字转换器)的粗略配置的图;
图2是示出根据本公开第一实施例的具有失真补偿功能的AD转换装置的配置的图;
图3是示出根据本公开第二实施例的具有失真补偿功能的AD转换装置的配置的图;
图4是示出图3所示每个管线(pipeline)AD转换器的输入级的典型配置的电路图;
图5是示出根据本公开第三实施例的具有失真补偿功能的AD转换装置的配置的图;
图6是示出用作图5所示Δ∑AD转换器的Δ-∑(Δ∑)的调制器的典型配置的电路图;以及
图7是示出根据本公开第四实施例的信号处理系统的典型配置的框图。
具体实施方式
以下通过参考附图说明本公开的实施例。
要注意,按如下安排的章节说明本公开的实施例:
1:第一实施例
2:第二实施例
3:第三实施例
4:第四实施例
1:第一实施例
图2是示出根据本公开第一实施例的具有失真补偿功能的AD转换装置10的配置的图。
如图中所示,根据该实施例的AD转换装置10采用用作第一AD转换器11的ADC1、用作第二AD转换器12的ADC2、增益乘法电路13、第一乘法器14、第二乘法器15和减法器16。
增益乘法电路13可以提供在第二AD转换器12的输入侧。
第一乘法器14用作第一计算单元,第二乘法器15用作第二计算单元,而减法器16用作第三计算单元。
在图2中,参考符号X表示提供给AD转换装置10的输入电压。输入电压X是模拟信号。另一方面,参考符号Y表示由AD转换装置10生成的输出电压。输出电压Y是数字信号。
在该实施例中,第一AD转换器11和第二AD转换器12是具有完全相同的特性的AD转换器。参考符号e1表示由第一AD转换器11生成的噪声,而参考符号e2表示由第二AD转换器12生成的噪声。
如上所述的提供在第二AD转换器12的输入侧的增益乘法电路13以增益α乘以输入电压X,其中α<1。增益乘法电路13是模拟电路。
在该实施例中,第一AD转换器11照原样接收输入电压X。另一方面,第二AD转换器12接收作为输入电压X乘以增益α的结果的、由增益乘法电路13生成的信号。
第一乘法器14将从第一AD转换器11接收的信号乘以增益α的平方,以便生成信号y1,并且将信号y1提供给减法器16。
另一方面,第二乘法器15将从第二AD转换器12接收的信号乘以1/α,以便生成信号y2,并且将信号y2提供给减法器16。
减法器16计算第二乘法器15生成的信号y2与第一乘法器14生成的信号y1的差别,输出该差别作为AD转换器装置10的输出电压Y。
在上述运算中,第一AD转换器11和第二AD转换器12二者表现出由等式(1)表示的输入/输出传递特性。因此,如果不考虑噪声e1和e2,则第一乘法器14生成的信号y1和第二乘法器15生成的信号y2可以分别通过以下等式表示。
y1=α2a1X+α2a3X3 (2)
y2=a1X+α2a3X3 (3)
要注意,在等式(2)和(3)的情况下,只考虑失真成分的主要的三次失真成分。
从等式(2)和(3),图2所示AD转换装置10生成的输出电压Y可以由示出抵消三次失真成分的等式(4)表示。
Y=(1-α2)a1X (4)
信号成分也减少。然而,该实施例提供的本技术不同于现有技术,其中小输入信号X仅乘以(1-α2),使得输出信号Y包括由a3(1-α2)3X表示的三次失真成分。
另一方面,在该实施例提供的技术的情况下,如上所述抵消三次失真成分。
此外,在实际AD转换器中生成噪声。因此,如果生成图2所示噪声e1和e2,则输出电压Y中出现的噪声eout由如下等式(5)表示。
eout=α-1e2-α2e1 (5)
如上所述,第一AD转换器11和第二AD转换器12是具有完全相同特性的AD转换器。因此,由第一AD转换器11生成的噪声e1具有与由第二AD转换器12生成的噪声e2相同的功率,即e1=e2。考虑e1=e2=e的事实,从等式(4)和(5),在AD转换装置10的输出的SNR(信噪比)可以由如下的等式(6)表示。
对于输入电压X提供给第一AD转换器11或第二AD转换器12的情况,在AD转换装置10的输出的SNR本身是a1X/e。从等式(6)显然该实施例无意中劣化了SNR。对于约α=0.55,SNR达到最大值。
另一方面,在由1/(2的幂)表示的α的情况下,可以轻易地实现α的模拟系数。此外,也可以通过简单的位移运算实现α的数字系数。
因此,如果考虑系数的实现的容易性,α=0.5(=1/2)是最期望的系数。对于α=0.5,SNR的劣化是约8dB。
2:第二实施例
图3是示出根据本公开第二实施例的具有失真补偿功能的AD转换装置10A的配置的图。
根据第二实施例的AD转换装置10A不同于根据第一实施例的AD转换装置10,在于AD转换装置10A中采用的第一AD转换器11A和第二AD转换器12A都是管线AD转换器。
代替提供给第二管线AD转换器12A的信号X乘以增益,如同AD转换装置10的情况,提供给管线AD转换器的信号的量值可以在管线AD转换器中内部地改变,如将随后所述。
如图3中所示,根据第二实施例的AD转换装置10A采用用作第一管线AD转换器11A的ADC1、用作第二管线AD转换器12A的ADC2、第一乘法器14A、第二乘法器15A和减法器16。
在第二实施例的情况下,用于消除失真成分的系数α设置在0.5。因此,第一乘法器14A将从第一管线AD转换器11A输出的信号乘以1/4,而第二乘法器15A将从第二管线AD转换器12A输出的信号乘以2。
图4是示出图3所示的管线AD转换器11A或12A的输入级电路20的典型配置的电路图。
图4所示输入级电路20采用OTA(运算跨导放大器)21,电容器C21和C22,以及采样电容器N*C11、N*C12、Cfb11和Cfb12。
此外,输入级电路20还具有用于接收差分输入电压Vin的端子T11、用于接收差分输入电压-Vin的端子T12、用于接收对正侧输入电压的参考电压Vref的端子T13、以及用于接收对正侧输入电压的参考电压-Vref的端子T14。
除此之外,输入级电路20还具有用于接收对负侧输入电压的参考电压Vref的端子T15、以及用于接收对负侧输入电压的参考电压-Vref的端子T16。
此外,输入级电路20还包括开关SW11到SW24,以及节点ND11到ND20。
电容器N*C11连接在节点ND11和ND13之间,而电容器N*C12连接在节点ND12和ND14之间。
电容器Cfb11连接在节点ND15和ND13之间,而电容器Cfb12连接在节点ND16和ND14之间。
电容器C21连接在运算跨导放大器OTA 21的第一输入侧节点ND17和运算跨导放大器OTA 21的第一输出侧节点ND19之间,而电容器C22连接在运算跨导放大器OTA 21的第二输入侧节点ND18和运算跨导放大器OTA21的第二输出侧节点ND20之间。
开关SW11连接在输入端子T11和节点ND11之间,并通过信号Φd1导通和关断,而开关SW12连接在输入端子T12和节点ND12之间,并通过信号Φd1导通和关断。
开关SW13连接在节点ND11和参考电势之间,并通过信号Φ的反转信号/Φ导通和关断。参考符号“/”指示由信号参考符号表示的信号的反转信号。
开关SW14连接在节点ND12和参考电势之间,并通过信号Φ的反转信号/Φ导通和关断。
开关SW15连接在节点ND13和参考电势之间,并通过信号Φ的反转信号/Φ导通和关断。
开关SW16连接在节点ND14和参考电势之间,并通过信号Φ的反转信号/Φ导通和关断。
开关SW17连接在输入端子T13和节点ND15之间,并通过信号Φ导通和关断。
开关SW18连接在公共电势Vcm和节点ND15之间,并通过信号Φ的反转信号/Φ导通和关断。
开关SW19连接在输入端子T14和节点ND15之间,并通过信号Φ导通和关断。
开关SW20连接在输入端子T15和节点ND16之间,并通过信号Φ导通和关断。
开关SW21连接在公共电势Vcm和节点ND16之间,并通过信号Φ的反转信号/Φ导通和关断。
开关SW22连接在输入端子T16和节点ND16之间,并通过信号Φ导通和关断。
开关SW23连接在节点ND13和节点ND17之间,并通过信号Φ的反转信号/Φ导通和关断。
开关SW24连接在节点ND14和节点ND18之间,并通过信号Φ的反转信号/Φ导通和关断。
在图4所示的典型配置中,开关SW11、SW12、SW15、SW16、SW17和SW22已经置入导通状态。
在开关SW15置入导通状态的情况下,电容器N*C11采样输入电压Vin。另一方面,在开关SW15置入关断状态的情况下,电容器N*C11在节点ND13上生成采样的输入电压Vin,输出表示采样的输入电压Vin的电压信号。
在开关SW16置入导通状态的情况下,电容器N*C12采样输入电压-Vin。另一方面,在开关SW16置入关断状态的情况下,电容器N*C12在节点ND14上生成采样的输入电压-Vin,输出表示采样的输入电压-Vin的电压信号。
电容器Cfb11和Cfb12具有与电容器N*C11和N*C12相同的功能。详细地说,电容器Cfb11和Cfb12采样采样的参考电压Vref(或-Vref)或者公共电压Vcm,在节点ND15和ND16上分别生成电压信号。
如上所述,在第二实施例中,第一管线AD转换器11A和第二管线AD转换器12A采用用于消除失真成分的技术,并且用于消除失真成分的系数α设置在0.5。
在该情况下,必需将提供给第二管线AD转换器12A的模拟输入信号乘以具有值0.5的系数α。然而,通过如图4所示,将用作第一管线AD转换器11A的输入成分的电容器N*C11和N*C12的电容设置在不同于用作第二管线AD转换器12A的输入成分的电容器N*C11和N*C12的电容的值,可以轻易实现提供给第二管线AD转换器12A的模拟输入信号和具有值0.5的系数α的乘法。
也就是说,在第一管线AD转换器11A中,N设置在2(即,N=2)。另一方面,在第二管线AD转换器12A中,N设置在1(即,N=1)。
因为要用作从第一和第二管线AD转换器11A和12A的每个提供的信号的乘法器的系数α设置在0.5(即,α=0.5),所以在第一管线AD转换器11A的输出侧的第一乘法器14A使用的α2的值是0.25(或1/4),即α2=0.25(或1/4)。
另一方面,在第二管线AD转换器12A的输出侧的第二乘法器15A使用的α-1的值是2,即α-1=2。
通过由第一管线AD转换器11A和第二管线AD转换器12A输出的数字代码的位移运算,可以实现这些乘法。
3:第三实施例
图5是示出根据本公开第三实施例的具有失真补偿功能的AD转换装置10B的配置的图。
根据第三实施例的AD转换装置10B不同于根据第一实施例的AD转换装置10在于在AD转换装置10B的情况下,AD转换装置10B中采用的第一AD转换器11B和第二AD转换器12B都是连续时间系统的Δ∑AD转换器。
如图5中所示,根据第三实施例的AD转换装置10B采用用作第一Δ∑AD转换器11B的ADC1、用作第二Δ∑AD转换器12B的ADC2、第一乘法器14B、第二乘法器15B和减法器16。
在第三实施例的情况下,用于消除失真成分的系数α设置在0.25。因此,第一乘法器14B将从第一Δ∑AD转换器11B输出的信号乘以1/16,而第二乘法器15B将从第二Δ∑AD转换器12B输出的信号乘以4。
图6是示出用作图5所示AD转换装置10B中采用的Δ∑AD转换器的Δ∑调制器30的典型配置的电路图。
图6所示Δ∑调制器30设计用作连续时间系统的二阶1位反馈Δ∑调制器。
图6所示Δ∑调制器30配置为用作用于接收差分输入信号的电路。
在图6中,参考符号Vinp表示正侧模拟输入信号,参考符号Vinm表示负侧模拟输入信号,以及参考符号Vout表示数字输出信号。
此外,参考符号Vrefp表示第一数字到模拟(DA)转换器DAC31和第二DA转换器DAC32的正参考电压,参考符号Vrefm表示两个DA转换器的负参考电压,以及参考符号Vck表示时钟信号。
如图6所示,Δ∑调制器30具有第一模拟信号输入端子TVinp、第二模拟信号输入端子TVinm、第一参考电压输入端子TVrefp、第二参考电压输入端子TVrefm、以及时钟输入端子TVck。
此外,Δ∑调制器30还包括输入电阻器N*R31、输入电阻器N*R32和数字信号输出端TVout。
除此之外,Δ∑调制器30还采用连接到第一DA转换器DAC31的第一输出端子TVDAC1的电阻器R37,以及连接到第一DA转换器DAC31的第二输出端子TVDAC2的电阻器R38。
而且,Δ∑调制器30还采用连接到第二DA转换器DAC32的第一输出端子TVDAC3的电阻器R35/M,以及连接到第二DA转换器DAC32的第二输出端子TVDAC4的电阻器R36/M。
而且,Δ∑调制器30还具有提供在第二积分器INT32的输出的第一加法器ADD31、电阻器R33和电阻器R34。
此外,Δ∑调制器30还具有第二加法器ADD32。
第一加法器ADD31包括在电阻器R33和R37之间的连接点的第一端子TADD1,以及在电阻器R34和R38之间的连接点的第二端子TADD2。
另一方面,第二加法器ADD32包括在电阻器N*R31和R36/M之间的连接点的第三端子TADD3,以及在电阻器N*R32和R35/M之间的连接点的第四端子TADD4。
第一积分器INT31具有差分输入/输出运算跨导放大器OTA31、电容器C33和电容器C34。
运算跨导放大器OTA31的负侧输入端子(或反相输入端子-)连接到第一加法器ADD31的第一端子TADD1,而运算跨导放大器OTA31的正侧输入端子(或非反相输入端子+)连接到第一加法器ADD31的第二端子TADD2。
运算跨导放大器OTA31的正侧输出端子连接到量化器Quan31的正侧输入端子,而运算跨导放大器OTA31的负侧输出端子连接到量化器Quan31的负侧输入端子。
电容器C33连接在运算跨导放大器OTA31的负侧输入端子和运算跨导放大器OTA31的正侧输出端子之间。
电容器C34连接在运算跨导放大器OTA31的正侧输入端子和运算跨导放大器OTA31的负侧输出端子之间。
以相同的方式,第二积分器INT32具有差分输入/输出运算跨导放大器OTA32、电容器M*C31和电容器M*C32。
运算跨导放大器OTA32的负侧输入端子(或反相输入端子-)连接到第二加法器ADD32的第三端子TADD3,而运算跨导放大器OTA32的正侧输入端子(或非反相输入端子+)连接到第二加法器ADD32的第四端子TADD4。
运算跨导放大器OTA32的正侧输出端子连接到电阻器R33,而运算跨导放大器OTA32的负侧输出端子连接到电阻器R34。
电容器M*C31连接在运算跨导放大器OTA32的负侧输入端子和运算跨导放大器OTA32的正侧输出端子之间。
电容器M*C32连接在运算跨导放大器OTA32的正侧输入端子和运算跨导放大器OTA32的负侧输出端子之间。
如图6所示,第一DA转换器DAC31具有开关SW31、SW32、SW33和SW34。
开关SW31的端子a连接到第一输出端子TVDAC1,而开关SW31的端子b连接到开关SW32的端子a。
开关SW32的端子b连接到第一参考电压输入端子TVrefp,而开关SW32的端子c连接到第二参考电压输入端子TVrefm。
开关SW33的a端子连接到第二输出端子TVDAC2,而开关SW33的端子b连接到开关SW34的端子a。
开关SW34的端子b连接到第一参考电压输入端子TVrefp,而开关SW34的端子c连接到第二参考电压输入端子TVrefm。
以相同的方式,第二DA转换器DAC32具有开关SW35、SW36、SW37和SW38,如图6所示。
开关SW35的端子a连接到第三输出端子TVDAC3,而开关SW35的端子b连接到开关SW36的端子a。
开关SW36的端子b连接到第一参考电压输入端子TVrefp,而开关SW36的端子c连接到第二参考电压输入端子TVrefm。
开关SW37的a端子连接到第四输出端子TVDAC4,而开关SW37的端子b连接到开关SW38的端子a。
开关SW38的端子b连接到第一参考电压输入端子TVrefp,而开关SW38的端子c连接到第二参考电压输入端子TVrefm。
如上所述,具有图6所示配置的Δ∑调制器30设计为用作连续时间系统的二阶1位反馈Δ∑调制器,并且第一DA转换器DAC31起二级反馈DA转换器的作用。
第一DA转换器DAC31和第二DA转换器DAC32的每个生成同步于时钟信号Vck的输出电压。输出电压由通过Δ∑调制器30输出的数字信号Vout的电平确定。
更具体地,在Δ∑调制器30的数字信号Vout设置在高电平的情况,选择负侧参考电压Vrefm,以便驱动Δ∑调制器30进行操作以降低数字信号Vout。
另一方面,在Δ∑调制器30的数字信号Vout设置在低电平的情况,选择正侧参考电压Vrefp,以便驱动Δ∑调制器30进行操作以提高数字信号Vout。
如上所述,在第三实施例中,第一Δ∑AD转换器11B和第二Δ∑AD转换器12B采用用于消除失真成分的技术,并且用于消除失真成分的系数α设置在0.25。
Δ∑ADC定义为Δ∑调制器和用作十选一滤波器的数字电路的组合。引起失真成分等的非理想性由Δ∑调制器块生成。
图6所示Δ∑调制器30配置为包括二阶环路滤波器,该二阶环路滤波器包括每个利用电阻器和电容器的两个积分器INT31和INT32、用作1位量化器的比较器、以及用于通过利用开关改变参考电压来提供反馈的1位DA转换器。
必需为第二Δ∑AD转换器12B提供设置在0.25的系数α,即α=0.25。
通过将第一Δ∑AD转换器11B中采用的电阻器/电容器组件分别设置在不同于第二Δ∑AD转换器12B中采用的电阻器/电容器对应组件的值,可以实现等式α=0.25。在该情况下,组件是在输入级的电阻器N*R31和N*R32、或者积分电容器M*C31和M*C32、以及连接到第二DA转换器DAC32的负载电阻器R36/M和R35/M。
具体地说,通过在第一Δ∑AD转换器11B中设置N=1和M=1、以及在第二Δ∑AD转换器12B中设置N=4或M=4,可以轻易实现等式α=0.25。
此外,通过以与第二实施例相同的方式进行位移运算,由第一Δ∑AD转换器11B输出的信号可以轻易地乘以系数α2(=0.0625),而由第二Δ∑AD转换器12B输出的信号可以轻易地乘以系数α-1(=4)。
本公开提供一种AD转换装置,该AD转换装置主要使用在除了音频设备和医疗测量设备之外的无线通信中,作为具有以下效果的装置。
通过将两个相同的AD转换器的输入和输出信号乘以适当的系数,并且得出AD转换器输出的信号之间的差别,可能消除AD转换器中生成的三次失真成分,由此极大改进动态范围受失真限制的AD转换器的特性。
本公开提供的该技术在利用低电源电压来运行的AD转换器的设计中特别有用。
4:第四实施例
图7是示出根据本公开第四实施例的信号处理系统100的典型配置的框图。
信号处理系统100是分别根据第一、第二和第三实施例的AD转换装置10、10A和10B可以应用于的系统。信号处理系统100典型地采用在通信设备的接收器中。
信号处理系统100配置为包括模拟信号处理电路110、AD转换装置120和数字信号处理电路130。
分别根据第一、第二或第三实施例的AD转换装置10、10A或10B用在信号处理系统100中,作为AD转换装置120。
在图7所示信号处理系统100中,通过数字信号处理电路130进行尽可能多的信号处理。因此,模拟信号处理电路110的规模可减小,使得可能减小信号处理系统100的大小,并且提高信号处理系统100的效率。
在该情况下,为了实现信号处理系统100,即为了进行数字信号处理电路130中的信号处理(过去由模拟信号处理电路110执行),必需将模拟输入信号转换为数字信号,而不丢失原始模拟输入信号传递的信息。因为该原因,要求AD转换装置120具有高SNR(信噪比)。
为了实现更高SNR,必需满足以下两个条件。在第一方面,由位的数量表示的分辨率需要提高。在第二方面,电路生成的噪声必须降低。此外,还要求AD转换装置能够以高速进行AD转换。这是因为随着信号处理系统的处理速度提高,信息量增大。
满足这些条件的AD转换装置120的典型示例是根据第二实施例提供的AD转换装置10A,以用作包括第一管线AD转换器11A和第二管线AD转换器12A的装置。
要注意,单一运算或者差分运算可以应用于上述实施例。
本公开包含涉及于2011年2月1日向日本专利局提交的日本优先权专利申请JP 2011-020003中公开的主题,在此通过引用并入其全部内容。
虽然已经使用具体的术语描述本公开的优选实施例,但是这样的描述仅用于说明的目的,并且要理解可以做出改变和变化,而不背离权利要求的精神或范围。
Claims (6)
1.一种模拟到数字转换装置,包括:
第一模拟到数字转换器,配置为将输入模拟信号转换为第一数字信号;
第二模拟到数字转换器,配置为将作为所述输入模拟信号乘以系数α的结果获得的模拟信号转换为第二数字信号;
第一计算单元,配置为将由所述第一模拟到数字转换器输出的所述第一数字信号乘以作为平方所述系数α的结果获得的α2;
第二计算单元,配置为将由所述第二模拟到数字转换器输出的所述第二数字信号乘以作为所述系数α的倒数的α-1;
第三计算单元,配置为计算由所述第一计算单元输出的第一计算结果和由所述第二计算单元输出的第二计算结果之间的差别,并且输出所述差别作为对所述输入模拟信号进行的模拟到数字转换的结果。
2.根据权利要求1所述的模拟到数字转换装置,其中:
所述第一和第二模拟到数字转换器每个建立为管线模拟到数字转换器,所述管线模拟到数字转换器包括用于在输入级采样输入信号的输入电容器;以及
使所述第一模拟到数字转换器中包括的所述输入电容器的电容不同于所述第二模拟到数字转换器中包括的所述输入电容器的电容。
3.根据权利要求2所述的模拟到数字转换装置,其中
使所述第二模拟到数字转换器中包括的所述输入电容器的电容小于所述第一模拟到数字转换器中包括的所述输入电容器的电容。
4.根据权利要求1所述的模拟到数字转换装置,其中:
所述第一和第二模拟到数字转换器每个建立为Δ-∑模拟到数字转换器;
每个所述Δ-∑模拟到数字转换器包括
至少一个积分器,其具有积分电容器,
量化器,配置为量化由所述积分器输出的信号,以便生成和输出数字信号,
至少一个数字到模拟转换器,配置为将由所述量化器生成的所述数字信号转换为模拟信号,并且通过负载电阻器反馈所述模拟信号到所述积分器的输入侧,以及
输入电阻器,配置为接收输入信号;以及
使所述第一模拟到数字转换器中包括的所述负载及输入电阻器的电阻和所述第一模拟到数字转换器中包括的所述积分电容器的电容,分别不同于所述第二模拟到数字转换器中包括的所述负载及输入电阻器的电阻和所述第二模拟到数字转换器中包括的所述积分电容器的电容。
5.根据权利要求4所述的模拟到数字转换装置,其中
使所述第二模拟到数字转换器中包括的所述负载及输入电阻器的电阻和所述第二模拟到数字转换器中包括的所述积分电容器的电容,分别大于所述第一模拟到数字转换器中包括的所述负载及输入电阻器的电阻和所述第一模拟到数字转换器中包括的所述积分电容器的电容。
6.一种信号处理系统,包含
用于将模拟信号处理系统生成的输入模拟信号转换为输出数字信号的模拟到数字转换装置,其中
所述模拟到数字转换装置包括:
第一模拟到数字转换器,配置为将输入模拟信号转换为第一数字信号;
第二模拟到数字转换器,配置为将作为所述输入模拟信号乘以系数α的结果获得的模拟信号转换为第二数字信号;
第一计算单元,配置为将由所述第一模拟到数字转换器输出的所述第一数字信号乘以作为平方所述系数α的结果获得的α2;
第二计算单元,配置为将由所述第二模拟到数字转换器输出的所述第二数字信号乘以作为所述系数α的倒数的α-1;
第三计算单元,配置为计算由所述第一计算单元输出的第一计算结果和由所述第二计算单元输出的第二计算结果之间的差别,并且输出所述差别作为对所述输入模拟信号进行的模拟到数字转换的结果。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011-020003 | 2011-02-01 | ||
JP2011020003A JP5609684B2 (ja) | 2011-02-01 | 2011-02-01 | Ad変換装置および信号処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102629873A true CN102629873A (zh) | 2012-08-08 |
CN102629873B CN102629873B (zh) | 2016-10-26 |
Family
ID=46576907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210020655.6A Expired - Fee Related CN102629873B (zh) | 2011-02-01 | 2012-01-30 | 模拟到数字转换装置和信号处理系统 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8466822B2 (zh) |
JP (1) | JP5609684B2 (zh) |
CN (1) | CN102629873B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9071263B2 (en) * | 2013-11-20 | 2015-06-30 | Infineon Technologies Ag | Multi-rate pipelined ADC structure |
US9350373B1 (en) * | 2014-12-17 | 2016-05-24 | Mediatek Inc. | Analog-to-digital converter and long-term-evolution advanced device and method for analog-to-digital conversion |
TWI643451B (zh) * | 2017-10-02 | 2018-12-01 | 緯創資通股份有限公司 | 具多階轉換範圍的類比數位轉換器、放大電路及相關類比數位轉換方法 |
JP7146141B2 (ja) * | 2020-04-30 | 2022-10-03 | 三菱電機株式会社 | 半導体集積回路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5363101A (en) * | 1992-09-07 | 1994-11-08 | Sony Corporation | Analog to digital converter |
CN1677870A (zh) * | 2004-04-02 | 2005-10-05 | 特克特朗尼克公司 | 利用谐波抵消的线性补偿 |
CN1815893A (zh) * | 2004-11-04 | 2006-08-09 | 特克特朗尼克公司 | 利用滤波器乘积的线性校正器 |
CN101488754A (zh) * | 2009-03-03 | 2009-07-22 | 林清华 | 特定范围模数转换器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4217787B2 (ja) * | 2005-06-15 | 2009-02-04 | 国立大学法人東京工業大学 | 信号処理方法及び信号処理装置 |
JP2007104475A (ja) * | 2005-10-06 | 2007-04-19 | Denso Corp | A/d変換方法及び装置 |
US7289054B1 (en) * | 2006-06-13 | 2007-10-30 | Toyota Jidosha Kabushiki Kaisha | Parallel oversampling algorithmic A/D converter and method of using the same |
JP2007336474A (ja) * | 2006-06-19 | 2007-12-27 | Handotai Rikougaku Kenkyu Center:Kk | 信号処理方法及び信号処理装置 |
US7808408B2 (en) * | 2008-09-08 | 2010-10-05 | Moblus Semiconductor, Inc. | Minimizing adverse effects of skew between two analog-to-digital converters |
-
2011
- 2011-02-01 JP JP2011020003A patent/JP5609684B2/ja not_active Expired - Fee Related
-
2012
- 2012-01-18 US US13/352,615 patent/US8466822B2/en not_active Expired - Fee Related
- 2012-01-30 CN CN201210020655.6A patent/CN102629873B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5363101A (en) * | 1992-09-07 | 1994-11-08 | Sony Corporation | Analog to digital converter |
CN1677870A (zh) * | 2004-04-02 | 2005-10-05 | 特克特朗尼克公司 | 利用谐波抵消的线性补偿 |
CN1815893A (zh) * | 2004-11-04 | 2006-08-09 | 特克特朗尼克公司 | 利用滤波器乘积的线性校正器 |
CN101488754A (zh) * | 2009-03-03 | 2009-07-22 | 林清华 | 特定范围模数转换器 |
Also Published As
Publication number | Publication date |
---|---|
US8466822B2 (en) | 2013-06-18 |
US20120194371A1 (en) | 2012-08-02 |
JP2012160956A (ja) | 2012-08-23 |
JP5609684B2 (ja) | 2014-10-22 |
CN102629873B (zh) | 2016-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7528760B2 (en) | Class D analog-to-digital converter | |
US9143145B2 (en) | Delta-sigma modulator | |
US9467163B1 (en) | Power reduction in delta sigma modulator | |
CN102386929B (zh) | Sigma-Delta调制器及包括该调制器的Sigma-Delta模数转换器 | |
CN101917198A (zh) | 连续时间的高速低功耗sigma-delta调制器 | |
US7679540B2 (en) | Double sampling DAC and integrator | |
US20180069564A1 (en) | Analog-to-digital converter with noise shaping | |
US9118342B2 (en) | Low power excess loop delay compensation technique for delta-sigma modulators | |
US10069507B1 (en) | Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage | |
CN102811061A (zh) | 模数转换设备以及信号处理系统 | |
JP6206738B2 (ja) | Ad変換器 | |
US8466820B2 (en) | Oversampling A/D converter | |
CN102629873B (zh) | 模拟到数字转换装置和信号处理系统 | |
CN102545901A (zh) | 基于逐次比较量化器的二阶前馈Sigma-Delta调制器 | |
CN103312333A (zh) | 适用于Sigma-Delta ADC电路的零点优化积分器电路 | |
CN104184478B (zh) | 互补共源共栅反相器及增量Sigma‑Delta模数转换电路 | |
CN115276661A (zh) | 一种超高分辨率的模数转换器 | |
JP2009260605A (ja) | Δς変調器及びδς型ad変換器 | |
CN101442296A (zh) | 一种数字抽取滤波器 | |
CN103312334B (zh) | 适用于Sigma-Delta ADC电路的积分器电路 | |
CN110006840A (zh) | 基于红外的二氧化碳传感器的读出电路及其控制方法 | |
CN102594352A (zh) | 采样保持电路和采用该电路的流水线模数转换器动态范围扩展方法 | |
US10911058B2 (en) | Switched capacitor comparator | |
Bakhtar et al. | Design and implementation of low power pipeline ADC | |
CN203278793U (zh) | 积分器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20160920 Address after: Kanagawa Applicant after: SONY SEMICONDUCTOR SOLUTIONS Corp. Address before: Tokyo, Japan Applicant before: Sony Corp. |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20161026 Termination date: 20220130 |
|
CF01 | Termination of patent right due to non-payment of annual fee |