TWI643451B - 具多階轉換範圍的類比數位轉換器、放大電路及相關類比數位轉換方法 - Google Patents

具多階轉換範圍的類比數位轉換器、放大電路及相關類比數位轉換方法 Download PDF

Info

Publication number
TWI643451B
TWI643451B TW106134060A TW106134060A TWI643451B TW I643451 B TWI643451 B TW I643451B TW 106134060 A TW106134060 A TW 106134060A TW 106134060 A TW106134060 A TW 106134060A TW I643451 B TWI643451 B TW I643451B
Authority
TW
Taiwan
Prior art keywords
analog input
input signal
magnification
analog
amplification
Prior art date
Application number
TW106134060A
Other languages
English (en)
Other versions
TW201916583A (zh
Inventor
蔡孟儒
Original Assignee
緯創資通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 緯創資通股份有限公司 filed Critical 緯創資通股份有限公司
Priority to TW106134060A priority Critical patent/TWI643451B/zh
Priority to CN201710959528.5A priority patent/CN109600138B/zh
Priority to US15/867,664 priority patent/US10044361B1/en
Application granted granted Critical
Publication of TWI643451B publication Critical patent/TWI643451B/zh
Publication of TW201916583A publication Critical patent/TW201916583A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0854—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of quantisation noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/186—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal
    • H03M1/187—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal using an auxiliary analogue/digital converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一種用於具多階轉換範圍的類比數位轉換器的放大電路，用來將一類比輸入電壓的電壓準位分成多個範圍，針對不同範圍對應的放大倍率，分別進行訊號放大或衰減（例如，放大低電壓準位訊號，以及衰減高電壓準位訊號）。多階類比數位轉換電路對放大或衰減後的類比輸入電壓進行類比數位轉換，以產生一放大數位碼，再根據放大倍率的倒數及該放大數位碼，產生一輸出數位碼。如此一來，本發明的多階類比數位轉換電路可適用於高準位範圍的輸入電壓，也可確保低準位範圍的輸入電壓的準確率與量化誤差。

Description

具多階轉換範圍的類比數位轉換器、放大電路及相關類比數位轉換方法
本發明係指一種具多階轉換範圍的類比數位轉換器、放大電路及相關類比數位轉換方法，適用於高準位範圍的輸入電壓，也可確保低準位範圍的輸入電壓的準確率與量化誤差。
類比數位轉換器（Analog-to-Digital Converter，ADC）廣泛地應用於微控制器領域，然而在使用與設計的過程中，申請人注意到以下兩個主要的問題。
第一，當輸入來源訊號的最大電壓準位大於類比數位轉換器的最大允許輸入電壓準位時，須先對輸入來源訊號做衰減，才可將衰減後的輸入來源訊號輸入到類比數位轉換器。然而，當上述設計應用在低電壓準位的輸入來源訊號時（例如，電壓準位為0～1伏特的小訊號），小訊號的數位輸出訊號的量化誤差（Quantization Error）將大於未預做衰減的轉換量化誤差，如此導致準確率降低。
第二，在特定應用領域中，對低準位範圍的小訊號的準確率要求較高，然而適用於高準位範圍的類比數位轉換器難以確保低準位範圍的量化誤差。尤其是當採用均勻量化誤差設計時，輸入來源信號的電壓準位越小，則量化誤差越大，如此犧牲了小訊號的準確率。
因此，實有必要提供一種類比數位轉換器，適用於高準位範圍的輸入電壓，也可確保低準位範圍的輸入電壓的準確率與量化誤差。
因此，本發明的主要目的即在於提供一種具多階轉換範圍的類比數位轉換器、放大電路及相關類比數位轉換方法，適用於高準位範圍的輸入電壓，也可確保低準位範圍的輸入電壓的準確率與量化誤差。
本發明揭露一種放大電路，用於一多階類比數位轉換電路，包含一第一比較器、一第一運算放大器、一第一開關、一反或閘、一第二運算放大器、一第二開關、一第二比較器、一第三運算放大器、一第三開關。該第一比較器用來根據一第一門檻電壓以及一類比輸入訊號，輸出一第一控制訊號。該第一運算放大器用來根據一第一放大倍率，放大該類比輸入訊號，以產生一第一放大類比輸入訊號。該第一開關耦接於該第一比較器以及該第一運算放大器，用來根據該第一控制訊號，控制是否輸出該第一放大類比輸入訊號，其中當該類比輸入訊號實質上小於該第一門檻電壓時，該第一開關控制輸出該第一放大類比輸入訊號。該反或閘用來根據該第一控制訊號以及一第三控制訊號，產生一第二控制訊號。該第二運算放大器用來根據一第二放大倍率，放大該類比輸入訊號，以產生一第二放大類比輸入訊號。該第二開關耦接於該反或閘以及該第二運算放大器，用來根據該第二控制訊號，控制是否輸出該第二放大類比輸入訊號，其中當該類比輸入訊號實質上大於該第一門檻電壓且小於一第二門檻電壓時，該第二開關控制輸出該第二放大類比輸入訊號。該第二比較器，用來根據該第二門檻電壓以及該類比輸入訊號，輸出該第三控制訊號。該第三運算放大器用來根據一第三放大倍率，放大該類比輸入訊號，以產生一第三放大類比輸入訊號。該第三開關耦接於該第二比較器以及該第三運算放大器，用來根據該第三控制訊號，控制是否輸出該第三放大類比輸入訊號，其中當該類比輸入訊號實質上大於該第二門檻電壓時，該第三開關控制輸出該第三放大類比輸入訊號。
本發明另揭露一種多階類比數位轉換電路，包含上述揭露之該放大電路以及一微控制器。該微控制器耦接於該放大電路，用來對該第一放大類比輸入訊號、該第二放大類比輸入訊號及該第三放大類比輸入訊號中的一者，進行類比數位轉換，以產生一放大數位碼，以及根據該放大數位碼、該第一控制訊號對應的該第一放大倍率、該第二控制訊號對應的該第二放大倍率及該第三控制訊號對應的該第三放大倍率中的一者，產生一數位輸出碼。
本發明另揭露一種類比數位轉換的方法，用於一多階類比數位轉換電路，包含根據複數個控制訊號，判斷一放大倍率；根據該放大倍率，放大一類比輸入訊號，以產生一放大類比輸入訊號；對該放大類比輸入訊號，進行類比數位轉換，以產生一放大數位碼；以及根據該放大倍率的倒數及該放大數位碼，產生一輸出數位碼。
本發明將類比輸入電壓的電壓準位分成多個範圍，針對不同範圍對應的放大倍率，分別進行訊號放大或衰減（例如，放大低電壓準位訊號，以及衰減高電壓準位訊號）。如此一來，本發明的多階類比數位轉換電路可適用於高準位範圍的輸入電壓，也可確保低準位範圍的輸入電壓的準確率與量化誤差。
第1圖為一類比數位轉換器（Analog-to-Digital Converter，ADC）1的功能方塊圖。類比數位轉換器1用來將一類比輸入訊號V_IN轉換為一數位輸出訊號D_OUT，其包含一比較器10、一取樣與保持單元11、一Ｎ位元數位類比轉換器（Digital-to-Analog Converter，DAC）12、一邏輯控制電路13以及一Ｎ位元暫存器14。
取樣與保持單元11耦接於比較器10，用來對類比輸入訊號V_IN進行取樣，以產生一取樣訊號V_SAMP至比較器10。比較器10耦接於取樣與保持單元11、數位類比轉換器12以及邏輯控制電路13，包含一正輸入端、一負輸入端以及一輸出端，用來比較取樣電壓V_SAMP及一類比參考電壓V_DA，以產生一比較結果RST至邏輯控制電路13。邏輯控制電路13耦接於比較器10及暫存器14，用來根據比較結果RST，產生一位元數值D_BIT至暫存器14。暫存器14耦接於數位類比轉換器12及邏輯控制電路13，用來根據位元數值D_BIT，產生數位輸出訊號D_OUT至數位類比轉換器12，以及輸出數位輸出訊號D_OUT。數位類比轉換器12耦接於比較器10以及暫存器14，用來根據一參考電壓V_REF，將數位輸出訊號D_OUT轉換為類比參考電壓V_DA，以輸出至比較器10的負輸入端。
假設類比輸入訊號V_IN是電壓準位為0～1伏特的類比小訊號，且類比數位轉換器1的轉換位元數為八位元（即，N=8 bits）。在操作上，比較器10可比較取樣訊號V_SAMP及類比參考電壓V_DA，當取樣訊號V_SAMP大於類比參考電壓V_DA時，則比較結果RST為高電壓準位，故邏輯控制電路13產生的位元數值D_BIT為邏輯「1」；反之，當取樣訊號V_SAMP小於類比參考電壓V_DA時，則比較結果RST為低電壓準位，故邏輯控制電路13產生的位元數值D_BIT為邏輯「0」。
接著，暫存器14可暫存位元數值D_BIT並將之輸出至數位類比轉換器12，讓數位類比轉換器12將位元數值D_BIT轉換為離散的（Discrete）類比參考電壓V_DA，以進行下一個位元轉換循環（Cycle）。以此類推，當類比數位轉換器1完成N位元轉換循環，則暫存器14可平行輸出N位元的數位輸出訊號D_OUT，藉此得到類比輸入訊號V_IN對應的數位輸出碼。
第2圖為0～1伏類比輸入訊號的解析度及量化誤差的曲線圖，第3圖為0～5伏類比輸入訊號的轉換曲線及量化誤差曲線；其中實際輸入電壓（例如類比輸入訊號V_IN）以粗實線表示，理想轉換電壓（例如類比參考電壓V_DA）以細實線表示。假設轉換位元數N為八位元，則可轉換256（2 8）個數位碼。理想上，類比數位轉換器1將參考電壓V_REF均勻分為256階，故每一階的電壓準位範圍皆相等，其中每一階的解析度為一個最低有效位元（least significant bit，LSB），且平均量化誤差為0.5個最低有效位元。
表格1為電壓準位為0～1伏及0～5伏的類比輸入訊號的解析度及平均量化誤差。由表格1可知，類比輸入訊號的電壓準位與平均量化誤差呈正比例關係。當類比輸入訊號的電壓準位越高，則平均量化誤差越高；反之，當類比輸入訊號的電壓準位越低，則平均量化誤差越低。 <TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> 表格1 </td></tr><tr><td> 電壓準位 </td><td> 解析度（1LSB） </td><td> 平均量化誤差（0.5LSB） </td></tr><tr><td> 0～1伏 </td><td> 1伏／256 =3.906毫伏 </td><td> 3.906*0.5=1.953毫伏 </td></tr><tr><td> 0～5伏 </td><td> 5伏／256 =19.53毫伏 </td><td> 19.53*0.5=9.766毫伏 </td></tr></TBODY></TABLE>
進一步地，誤差率為平均量化誤差與輸入電壓的比值。於第2圖中，若類比輸入訊號的電壓準位為較低的20毫伏，則誤差率為9.75%（1.95毫伏／20毫伏=9.75%）；此外，若類比輸入訊號的電壓準位為較高的950毫伏，則誤差率約為0.205%（1.95毫伏／950毫伏=0.205%）。由此可見，類比輸入訊號的電壓準位與誤差率呈反比例關係。當類比輸入訊號的電壓準位越低，則誤差率越高；反之，當類比輸入訊號的電壓準位越高，則誤差率越低。
當類比輸入訊號的電壓準位大於類比數位轉換器的轉換範圍時，須先對類比輸入訊號做訊號衰減之後，才可輸入至類比數位轉換器。在此情況下，由於類比輸入訊號的電壓準位減小，如此導致類比輸入訊號的誤差率被放大。舉例來說，假設類比輸入訊號V_IN的電壓準位為0～5伏，且類比數位轉換器1的轉換範圍為0～1伏，則須先將類比輸入訊號衰減1／5倍，才可將衰減後的類比輸入訊號輸入至類比數位轉換器1。在此情況下，當類比輸入訊號的電壓準位降為1／5倍時，則誤差率被放大5倍。再者，若類比輸入訊號遭受雜訊干擾，導致電壓準位在0～1伏的類比訊號波形失真，則難以符合高準確率（即，低誤差率）的應用需求。
第4圖為本發明實施例一多階類比數位轉換電路4的示意圖。多階類比數位轉換電路4包含一放大電路40以及一微控制器42。於本實施例中，微控制器42內建有類比數位轉換器1，以對類比輸入訊號V_IN進行類比數位轉換，以產生一數位輸出訊號D_OUT。
放大電路40耦接於微控制器42，用來根據不同的電壓準位範圍及對應放大倍率，對類比輸入訊號V_IN進行訊號放大（或衰減）以及產生控制訊號GPIO1、GPIO2及GPIO3，以輸出放大後的類比輸入訊號V_IN及控制訊號GPIO1、GPIO2及GPIO3至微控制器42。微控制器42可對放大（或衰減）後的類比輸入訊號V_IN進行類比數位轉換，再根據控制訊號GPIO1、GPIO2及GPIO3，還原類比輸入訊號V_IN，以產生對應的數位碼。放大電路40包含運算放大器OP_AMP1、OP_AMP2及OP_AMP3、比較器COM1及COM2、開關SW1、SW2及SW3以及一反或閘（NOR Gate）41。
比較器COM1包含一正輸入端、一負輸入端以及一輸出端，正輸入端用來接收一門檻電壓V­_TH1，負輸入端用來接收一類比輸入訊號V_IN，輸出端用來輸出控制訊號GPIO1。比較器COM1耦接於開關SW1，用來比較類比輸入訊號V_IN及門檻電壓V­_TH1，以輸出控制訊號GPIO1至開關SW1。運算放大器OP_AMP1用來根據一放大倍率AV1，放大類比輸入訊號V_IN，以產生一類比輸入訊號V_IN_AMP1，其中放大倍率為AV1實質上大於1。開關SW1耦接於比較器COM1、運算放大器OP_AMP1及微控制器42，用來根據控制訊號GPIO1，連接或斷開運算放大器OP_AMP1與微控制器42的連結，以控制是否將類比輸入訊號V_IN_AMP1輸入至微控制器42。
反或閘41包含一第一輸入端、一第二輸入端以及一輸出端，第一輸入端用來接收控制訊號GPIO1，第二輸入端用來接收控制訊號GPIO3，輸出端用來輸出控制訊號GPIO2。反或閘41耦接於開關SW2，用來根據控制訊號GPIO1及GPIO3，輸出控制訊號GPIO2至開關SW2。運算放大器OP_AMP2用來根據一放大倍率AV2，放大類比輸入訊號V_IN，以產生一類比輸入訊號V_IN_AMP2，其中放大倍率為AV2實質上等於1。開關SW2耦接於反或閘41、運算放大器OP_AMP2及微控制器42，用來根據控制訊號GPIO2，連接或斷開運算放大器OP_AMP2與微控制器42的連結，以控制是否將類比輸入訊號V_IN_AMP2輸入至微控制器42。
比較器COM3包含一正輸入端、一負輸入端以及一輸出端，正輸入端用來接收類比輸入訊號V_IN，負輸入端用來接收一門檻電壓V­_TH2，輸出端用來輸出控制訊號GPIO3。比較器COM3耦接於開關SW3，用來比較類比輸入訊號V_IN及門檻電壓V­_TH2，以輸出控制訊號GPIO3至開關SW3。運算放大器OP_AMP3用來根據一放大倍率AV3，放大類比輸入訊號V_IN，以產生一類比輸入訊號V_IN_AMP3，其中放大倍率為AV3實質上小於1。開關SW3接於比較器COM3、運算放大器OP_AMP3及微控制器42，用來根據控制訊號GPIO3，連接或斷開運算放大器OP_AMP3與微控制器42的連結，以控制是否將類比輸入訊號V_IN_AMP3輸入至微控制器42。
在上述架構下，本發明可將類比輸入電壓的電壓準位範圍分成多個階段，針對不同階段對應的放大倍率，分別進行訊號放大或衰減，以適用於高準位範圍的輸入電壓，也可確保低準位範圍的輸入電壓的準確率與量化誤差。
詳細來說，當類比輸入訊號V_IN的電壓準位實質上小於門檻電壓V­_TH1時（V_IN＜V_TH1），運算放大器OP_AMP1將類比輸入訊號V_IN放大（放大倍率AV1＞1）以產生類比輸入訊號V_IN_AMP1，且比較器COM1產生的控制訊號GPIO1為邏輯「1」。當控制訊號GPIO1為邏輯「1」時，則開關SW1連接運算放大器OP_AMP1與微控制器42的連結，以將類比輸入訊號V_IN_AMP1輸入至微控制器42；而微控制器42可先對類比輸入訊號V_IN_AMP1進行類比數位轉換，再根據放大倍率AV1的倒數（1／AV1），將類比輸入訊號V_IN_AMP1對應的數位碼還原為類比輸入訊號V_IN對應的數位碼。另一方面，當類比輸入訊號V_IN的電壓準位實質上大於門檻電壓V­_TH1時（V_IN＞V_TH1），比較器COM1產生的控制訊號GPIO1為邏輯「0」。當控制訊號GPIO1為邏輯「0」時，則開關SW1斷開運算放大器OP_AMP1與微控制器42的連結，不將類比輸入訊號V_IN_AMP1輸入至微控制器42，故微控制器42無法對類比輸入訊號V_IN_AMP1進行類比數位轉換。
當類比輸入訊號V_IN的電壓準位實質上大於門檻電壓V­_TH2時（V_IN＞V_TH2），運算放大器OP_AMP3衰減類比輸入訊號V_IN（放大倍率AV3＜1）以產生類比輸入訊號V_IN_AMP3，且比較器COM2產生的控制訊號GPIO3為邏輯「1」。當控制訊號GPIO3為邏輯「1」時，則開關SW3連接運算放大器OP_AMP3與微控制器42的連結，以將類比輸入訊號V_IN_AMP3輸入至微控制器42；微控制器42可先對類比輸入訊號V_IN_AMP3進行類比數位轉換，再根據放大倍率AV3的倒數（1／AV3），將類比輸入訊號V_IN_AMP3對應的數位碼還原為類比輸入訊號V_IN對應的數位碼。另一方面，當類比輸入訊號V_IN的電壓準位實質上小於門檻電壓V­_TH2時（V_IN＜V_TH2），比較器COM2產生的控制訊號GPIO3為邏輯「0」。當控制訊號GPIO3為邏輯「0」時，則開關SW3斷開運算放大器OP_AMP3與微控制器42的連結，不將類比輸入訊號V_IN_AMP3輸入至微控制器42，故微控制器42無法對類比輸入訊號V_IN_AMP3進行類比數位轉換。
當類比輸入訊號V_IN的電壓準位實質上大於門檻電壓V­_TH1且小於門檻電壓V­_TH2時（V_TH1＜V_IN＜V_TH2），運算放大器OP_AMP2維持類比輸入訊號V_IN（放大倍率AV2=1）以產生類比輸入訊號V_IN_AMP2，且反或閘41產生的控制訊號GPIO2為邏輯「1」，其中控制訊號GPIO1及GPIO3皆為邏輯「0」。當控制訊號GPIO2為邏輯「1」時，則開關SW2連接運算放大器OP_AMP2與微控制器42的連結，以將類比輸入訊號V_IN_AMP2輸入至微控制器42；微控制器42可先對類比輸入訊號V_IN_AMP2進行類比數位轉換，再根據放大倍率AV2的倒數（1／AV2），將類比輸入訊號V_IN_AMP2對應的數位碼還原為類比輸入訊號V_IN對應的數位碼。反之，當控制訊號GPIO2為邏輯「0」時，則開關SW2斷開運算放大器OP_AMP2與微控制器42的連結，不將類比輸入訊號V_IN_AMP2輸入至微控制器42，故微控制器42無法對類比輸入訊號V_IN_AMP2進行類比數位轉換。
如此一來，本發明可將類比輸入電壓V_IN的電壓準位範圍分成多個階段（例如，0～VTH_1、V_TH1～V_TH2、V_TH2～V_MAX等，其中V_MAX為最大電壓），針對不同階段對應的放大倍率（例如，AV1＞1、AV2=1、AV3＜1等），分別進行訊號放大或衰減，以確保低準位範圍的準確率與量化誤差。
第5圖為的類比數位轉換電路40的解析度及量化誤差的曲線圖；其中實際輸入電壓（例如類比輸入訊號V_IN）以粗實線表示，理想轉換電壓以細實線表示。於本實施例中，假設類比輸入訊號V_IN的電壓準位為0～5伏，且微控制器42內建的類比數位轉換器的轉換範圍為0～1.2伏，但不限於此。假設門檻電壓V­_TH1實質上為0.5伏，門檻電壓V­_TH2實質上為1伏，但不限於此。放大倍率AV1對應一電壓準位範圍RNG1（例如，0～0.5伏），放大倍率AV2對應一電壓準位範圍RNG2（例如，0.5～1伏），且放大倍率AV3對應一電壓準位範圍RNG3（例如，1～5伏），但不限於此。
以8位元類比數位轉換為例，表格2為電壓準位為0～5伏的類比輸入訊號對應的電壓準位範圍／數位輸出範圍（十六進位）、解析度及平均量化誤差。 <TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> 表格2 </td></tr><tr><td> 電壓準位範圍／ 數位輸出範圍 </td><td> 解析度 </td><td> 平均量化誤差 </td></tr><tr><td> RNG1=0～0.5伏／ 00h～FFh </td><td> 0.5LSB： 1伏／256*0.5 =1.953毫伏 </td><td> 0.25LSB： 1.953*0.5=976.6微伏 </td></tr><tr><td> RNG2=0.5～1伏／ 80h～FFh </td><td> 1LSB： 1伏／256 *1=3.906毫伏 </td><td> 1LSB： 3.906*0.5=1.953毫伏 </td></tr><tr><td> RNG3=1～5伏／ 33h～FFh </td><td> 5LSB： 1伏／256*5 =19.53毫伏 </td><td> 2.5LSB： 19.53*0.5=9.765毫伏 </td></tr></TBODY></TABLE>
比較表格1及表格2可知，電壓準位範圍0～0.5伏的平均量化誤差由1.953毫伏下降至976.6微伏，電壓準位範圍0.5～1伏的平均量化誤差維持1.953毫伏，且電壓準位範圍1～5伏的平均量化誤差維持9.765毫伏，如此可改善低準位範圍的平均量化誤差率。此外，誤差率為平均量化誤差與輸入電壓的比值，在平均量化誤差下降的情況下，可降低誤差率，如此等效地提高準確率。如此一來，本發明的類比數位轉換電路40可適用高準位範圍的類比輸入訊號，也可確保低準位範圍的準確率與量化誤差。
關於類比數位轉換電路40的操作方式可歸納為一類比數位轉換流程6，如第6圖所示。類比數位轉換流程6可編譯為一程式碼，儲存於微控制器42或其內建記憶體，用來指示微控制器42對類比輸入訊號進行類比數位轉換及放大（衰減）還原，以產生對應的數位碼，其中類比數位轉換流程6包含以下步驟。
步驟61：根據複數個控制訊號，判斷一放大倍率。
步驟62： 根據該放大倍率，放大一類比輸入訊號，以產生一放大類比輸入訊號。
步驟63：對該放大類比輸入訊號，進行類比數位轉換，以產生一放大數位碼。
步驟64：根據該放大倍率的倒數及該放大數位碼，產生一輸出數位碼。
關於類比數位轉換流程6的詳細操作方式，可參考類比數位轉換電路40的相關描述，於此不贅述。
綜上所述，本發明將類比輸入電壓的電壓準位範圍分成多個階段，針對不同階段對應的放大倍率，分別進行訊號放大或衰減以進行類比數位轉換，再根據放大倍率以計算實際的數位碼。如此一來，本發明的類比數位轉換電路可適用於高準位範圍的輸入電壓，也可確保低準位範圍的輸入電壓的準確率與量化誤差。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1‧‧‧類比數位轉換器
11‧‧‧取樣與保持單元
12‧‧‧Ｎ位元數位類比轉換器
13‧‧‧邏輯控制電路
14‧‧‧Ｎ位元暫存器
V_SAMP‧‧‧取樣訊號
V_DA‧‧‧類比參考電壓
RST‧‧‧比較結果
D_BIT‧‧‧位元數值
D_OUT‧‧‧數位輸出訊號
4‧‧‧多階類比數位轉換電路
40‧‧‧放大電路
41‧‧‧反或閘
42‧‧‧微控制器
COM1、COM2‧‧‧比較器
OP_AMP1、OP_AMP2、OP_AMP3‧‧‧運算放大器
SW1、SW2、SW3‧‧‧開關
V_IN、V_IN_AMP1、V_IN_AMP2、V_IN_AMP3‧‧‧類比輸入訊號
GPIO1、GPIO2、GPIO3‧‧‧控制訊號
AV1、AV2、AV3‧‧‧放大倍率
V­_TH1、V­_TH2‧‧‧門檻電壓
V_MAX‧‧‧最大電壓
RNG1、RNG2、RNG3‧‧‧電壓準位範圍
6‧‧‧流程
61、62、63、64‧‧‧步驟
第1圖為一類比數位轉換器的功能方塊圖。 第2圖為0～1伏類比輸入訊號的解析度及量化誤差的曲線圖。 第3圖為0～5伏類比輸入訊號的轉換曲線及量化誤差曲線。 第4圖為本發明實施例一類比數位轉換電路的功能方塊圖。 第5圖為第4圖的類比數位轉換電路的解析度及量化誤差的曲線圖。 第6圖為本發明實施例一類比數位轉換流程的流程圖。

Claims (16)

  1. 一種放大電路，用於一多階類比數位轉換電路，包含：一第一比較器，用來根據一第一門檻電壓以及一類比輸入訊號，輸出一第一控制訊號；一第一運算放大器，用來根據一第一放大倍率，放大該類比輸入訊號，以產生一第一放大類比輸入訊號；一第一開關，耦接於該第一比較器以及該第一運算放大器，用來根據該第一控制訊號，控制是否輸出該第一放大類比輸入訊號，其中當該類比輸入訊號實質上小於該第一門檻電壓時，該第一開關控制輸出該第一放大類比輸入訊號；一反或閘，用來根據該第一控制訊號以及一第三控制訊號，產生一第二控制訊號；一第二運算放大器，用來根據一第二放大倍率，放大該類比輸入訊號，以產生一第二放大類比輸入訊號；一第二開關，耦接於該反或閘以及該第二運算放大器，用來根據該第二控制訊號，控制是否輸出該第二放大類比輸入訊號，其中當該類比輸入訊號實質上大於該第一門檻電壓且小於一第二門檻電壓時，該第一開關控制輸出該第二放大類比輸入訊號；一第二比較器，用來根據該第二門檻電壓以及該類比輸入訊號，輸出該第三控制訊號；一第三運算放大器，用來根據一第三放大倍率，放大該類比輸入訊號，以產生一第三放大類比輸入訊號；以及一第三開關，耦接於該第二比較器以及該第三運算放大器，用來根據該第三控制訊號，控制是否輸出該第三放大類比輸入訊號，其中當該類比輸入 訊號實質上大於該第二門檻電壓時，該第三開關控制輸出該第三放大類比輸入訊號。
  2. 如請求項1所述的放大電路，其中該第一控制訊號對應該第一放大倍率，該第二控制訊號對應該第二放大倍率，且該第三控制訊號對應該第三放大倍率，該第一放大倍率對應一第一電壓準位範圍，該第二放大倍率對應一第二電壓準位範圍，以及該第三放大倍率對應一第三電壓準位範圍。
  3. 如請求項2所述的放大電路，其中該類比輸入訊號的電壓準位實質上為0~5伏，該多階類比數位轉換電路的轉換電壓準位實質上為0~1.2伏，該第一門檻電壓實質上為0.5伏，該第二門檻電壓實質上為1伏，該第一電壓準位範圍實質上為0~0.5伏，該第二電壓準位範圍實質上為0.5~1伏，且該第三電壓準位範圍實質上為1~5伏。
  4. 如請求項2所述的放大電路，其中該第一放大倍率實質上大於1，該第二放大倍率實質上等於1，且該第三放大倍率實質上小於1。
  5. 如請求項2所述的放大電路，其中該多階類比數位轉換電路，包含一微控制器，耦接於該放大電路，用來對該第一放大類比輸入訊號、該第二放大類比輸入訊號及該第三放大類比輸入訊號中的一者，進行類比數位轉換，以產生一放大數位碼，以及根據該放大數位碼以及該第一控制訊號對應的該第一放大倍率、該第二控制訊號對應的該第二放大倍率及該第三控制訊號對應的該第三放大倍率中的一者，產生一數位輸出碼。
  6. 如請求項5所述的放大電路，其中當該第一開關控制輸出該第一放大類比輸入訊號時，該微控制器根據該第一放大倍率的倒數，將該放大數位碼還原為該數位輸出碼；當該第二開關控制輸出該第二放大類比輸入訊號時，該微控制器根據該第二放大倍率的倒數，將該放大數位碼還原為該數位輸出碼；以及當該第三開關控制輸出該第三放大類比輸入訊號時，該微 控制器根據該第三放大倍率的倒數，將該放大數位碼還原為該數位輸出碼。
  7. 如請求項1所述的放大電路，其中：該第一比較器包含一第一正輸入端，用來接收該第一門檻電壓；一第一負輸入端，用來接收該類比輸入訊號；以及一第一輸出端，用來輸出該第一控制訊號至該第一開關；該反或閘包含一第一輸入端，用來接收該第一控制訊號；一第二輸入端，用來接收該第三控制訊號以及；以及一第二輸出端，用來輸出該第二控制訊號至該第二開關；以及該第二比較器包含一第二正輸入端，用來接收該類比輸入訊號；一第二負輸入端，用來接收該第二門檻電壓；以及一第三輸出端，用來輸出該第三控制訊號至該第三開關。
  8. 一種多階類比數位轉換電路，包含：一放大電路，包含：一第一比較器，用來根據一第一門檻電壓以及一類比輸入訊號，輸出一第一控制訊號；一第一運算放大器，用來根據一第一放大倍率，放大該類比輸入訊號，以產生一第一放大類比輸入訊號；一第一開關，耦接於該第一比較器以及該第一運算放大器，用來根據該第一控制訊號，控制是否輸出該第一放大類比輸入訊號，其中當該類比輸入訊號實質上小於該第一門檻電壓時，該第一開關控制輸出該第一放大類比輸入訊號；一反或閘，用來根據該第一控制訊號以及一第三控制訊號，產生一第二控制訊號；一第二運算放大器，用來根據一第二放大倍率，放大該類比輸入訊號， 以產生一第二放大類比輸入訊號；一第二開關，耦接於該反或閘以及該第二運算放大器，用來根據該第二控制訊號，控制是否輸出該第二放大類比輸入訊號，其中當該類比輸入訊號實質上大於該第一門檻電壓且小於一第二門檻電壓時，該第一開關控制輸出該第二放大類比輸入訊號；一第二比較器，用來根據該第二門檻電壓以及該類比輸入訊號，輸出該第三控制訊號；一第三運算放大器，用來根據一第三放大倍率，放大該類比輸入訊號，以產生一第三放大類比輸入訊號；以及一第三開關，耦接於該第二比較器以及該第三運算放大器，用來根據該第三控制訊號，控制是否輸出該第三放大類比輸入訊號，其中當該類比輸入訊號實質上大於該第二門檻電壓時，該第三開關控制輸出該第三放大類比輸入訊號；以及一微控制器，耦接於該放大電路，用來對該第一放大類比輸入訊號、該第二放大類比輸入訊號及該第三放大類比輸入訊號中的一者，進行類比數位轉換，以產生一放大數位碼，以及根據該放大數位碼、該第一控制訊號對應的該第一放大倍率、該第二控制訊號對應的該第二放大倍率及該第三控制訊號對應的該第三放大倍率中的一者，產生一數位輸出碼。
  9. 如請求項8所述的多階類比數位轉換電路，其中該第一控制訊號對應該第一放大倍率，該第二控制訊號對應該第二放大倍率，且該第三控制訊號對應該第三放大倍率，該第一放大倍率對應一第一電壓準位範圍，該第二放大倍率對應一第二電壓準位範圍，以及該第三放大倍率對應一第三電壓準位範圍。
  10. 如請求項9所述的多階類比數位轉換電路，其中該類比輸入訊號的電 壓準位實質上為0~5伏，該多階類比數位轉換電路的轉換電壓準位實質上為0~1.2伏，該第一門檻電壓實質上為0.5伏，該第二門檻電壓實質上為1伏，該第一電壓準位範圍實質上為0~0.5伏，該第二電壓準位範圍實質上為0.5~1伏，且該第三電壓準位範圍實質上為1~5伏。
  11. 如請求項9所述的多階類比數位轉換電路，其中該第一放大倍率實質上大於1，該第二放大倍率實質上等於1，且該第三放大倍率實質上小於1。
  12. 如請求項8述的多階類比數位轉換電路，其中當該第一開關控制輸出該第一放大類比輸入訊號時，該微控制器根據該第一放大倍率的倒數，將該放大數位碼還原為該數位輸出碼；當該第二開關控制輸出該第二放大類比輸入訊號時，該微控制器根據該第二放大倍率的倒數，將該放大數位碼還原為該數位輸出碼；以及當該第三開關控制輸出該第三放大類比輸入訊號時，該微控制器根據該第三放大倍率的倒數，將該放大數位碼還原為該數位輸出碼。
  13. 如請求項8所述的多階類比數位轉換電路，其中：該第一比較器包含一第一正輸入端，用來接收該第一門檻電壓；一第一負輸入端，用來接收該類比輸入訊號；以及一第一輸出端，用來輸出該第一控制訊號至該第一開關；該反或閘包含一第一輸入端，用來接收該第一控制訊號；一第二輸入端，用來接收該第三控制訊號以及；一第二輸出端，用來輸出該第二控制訊號至該第二開關；以及該第二比較器包含一第二正輸入端，用來接收該類比輸入訊號；一第二負輸入端，用來接收該第二門檻電壓；以及一第三輸出端，用來輸出該第三控制訊號至該第三開關。
  14. 一種類比數位轉換的方法，用於一多階類比數位轉換電路，包含： 根據複數個控制訊號，判斷一放大倍率；根據該放大倍率，放大一類比輸入訊號，以產生一放大類比輸入訊號；對該放大類比輸入訊號，進行類比數位轉換，以產生一放大數位碼；以及根據該放大倍率的倒數及該放大數位碼，產生一輸出數位碼；其中該複數個控制訊號對應複數個放大倍率，包含一第一放大倍率、一第二放大倍率以及一第三放大倍率；其中該第一放大倍率實質上大於1，該第二放大倍率實質上等於1，且該第三放大倍率實質上小於1。
  15. 如請求項14所述的方法，其中該第一放大倍率對應一第一電壓準位範圍，該第二放大倍率對應一第二電壓準位範圍，該第三放大倍率對應一第三電壓準位範圍。
  16. 如請求項15所述的方法，其中該類比輸入訊號的電壓準位實質上為0~5伏，該多階類比數位轉換電路的轉換電壓準位實質上為0~1.2伏，該第一電壓準位範圍實質上為0~0.5伏，該第二電壓準位範圍實質上為0.5~1伏，且該第三電壓準位範圍實質上為1~5伏。
TW106134060A 2017-10-02 2017-10-02 具多階轉換範圍的類比數位轉換器、放大電路及相關類比數位轉換方法 TWI643451B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106134060A TWI643451B (zh) 2017-10-02 2017-10-02 具多階轉換範圍的類比數位轉換器、放大電路及相關類比數位轉換方法
CN201710959528.5A CN109600138B (zh) 2017-10-02 2017-10-16 具多阶范围的模拟数字转换器及转换方法与放大电路
US15/867,664 US10044361B1 (en) 2017-10-02 2018-01-10 Amplifying circuit, analog to digital converter with multi-stage conversion range and related conversion method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106134060A TWI643451B (zh) 2017-10-02 2017-10-02 具多階轉換範圍的類比數位轉換器、放大電路及相關類比數位轉換方法

Publications (2)

Publication Number Publication Date
TWI643451B true TWI643451B (zh) 2018-12-01
TW201916583A TW201916583A (zh) 2019-04-16

Family

ID=63013464

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106134060A TWI643451B (zh) 2017-10-02 2017-10-02 具多階轉換範圍的類比數位轉換器、放大電路及相關類比數位轉換方法

Country Status (3)

Country Link
US (1) US10044361B1 (zh)
CN (1) CN109600138B (zh)
TW (1) TWI643451B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080272951A1 (en) * 2007-05-02 2008-11-06 Giuseppe Li Puma Self-adapting tracking analogue-to-digital converter and rf transmitter
US20100085231A1 (en) * 2006-12-14 2010-04-08 Nxp, B.V. Data processing device comprising adc unit
US20120194371A1 (en) * 2011-02-01 2012-08-02 Sony Corporation Analog-to-digital conversion apparatus and signal processing system
US8890727B1 (en) * 2013-06-07 2014-11-18 Mediatek Singapore Pte. Ltd. Analog-to-digital converter circuit, integrated circuit, electronic device and method therefor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2626423A1 (fr) * 1988-01-21 1989-07-28 Inst Francais Du Petrole Dispositif d'acquisition pour la numerisation de signaux a grande dynamique
US5343200A (en) * 1990-08-31 1994-08-30 Canon Kabushiki Kaisha Analog/digital converter with digital automatic gain control
EP1035656A1 (en) * 1999-03-08 2000-09-13 STMicroelectronics SA Antisaturation system with automatic gain control for analog-to-digital converter
JP4483473B2 (ja) * 2004-08-10 2010-06-16 ソニー株式会社 パイプライン型アナログ／ディジタル変換器
US7295073B2 (en) * 2006-01-19 2007-11-13 Mediatek Inc. Automatic gain control apparatus
CN101072031A (zh) * 2006-05-12 2007-11-14 硕颉科技股份有限公司 比较器、模拟数字转换器与其电路布局方法
KR20090045934A (ko) * 2006-08-11 2009-05-08 엔테그리스, 아이엔씨. 아날로그 신호를 위한 자동 범위조정 시스템 및 방법
US7541956B1 (en) * 2008-01-31 2009-06-02 Delta Electronics, Inc. Inverter system with variable input gain apparatus and method for the same
CN102790618A (zh) * 2011-05-18 2012-11-21 财团法人成大研究发展基金会 具窗口预测功能的逐渐逼近式模拟至数字转换器及方法
US9515672B2 (en) * 2013-10-28 2016-12-06 Texas Instruments Incorporated Analog-to-digital converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100085231A1 (en) * 2006-12-14 2010-04-08 Nxp, B.V. Data processing device comprising adc unit
US20080272951A1 (en) * 2007-05-02 2008-11-06 Giuseppe Li Puma Self-adapting tracking analogue-to-digital converter and rf transmitter
US20120194371A1 (en) * 2011-02-01 2012-08-02 Sony Corporation Analog-to-digital conversion apparatus and signal processing system
US8890727B1 (en) * 2013-06-07 2014-11-18 Mediatek Singapore Pte. Ltd. Analog-to-digital converter circuit, integrated circuit, electronic device and method therefor

Also Published As

Publication number Publication date
CN109600138A (zh) 2019-04-09
CN109600138B (zh) 2023-02-28
TW201916583A (zh) 2019-04-16
US10044361B1 (en) 2018-08-07

Similar Documents

Publication Publication Date Title
US10103742B1 (en) Multi-stage hybrid analog-to-digital converter
US10250277B1 (en) SAR-type analog-digital converter using residue integration
US7280064B2 (en) Pipeline ADC with minimum overhead digital error correction
US8581767B2 (en) Correction signal generator and analog-to-digital converter
EP3090488B1 (en) Combining a coarse adc and a sar adc
US7224306B2 (en) Analog-to-digital converter in which settling time of amplifier circuit is reduced
US10505562B2 (en) Circuit and method for generating reference signals for hybrid analog-to-digital convertors
US8570206B1 (en) Multi-bit per cycle successive approximation register ADC
US10886937B1 (en) Method to embed ELD DAC in SAR quantizer
CN111654285A (zh) 一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法
US8159383B2 (en) Switched capacitor circuit and pipelined analog-to-digital conversion circuit with the switched capacitor circuit
JP2000036746A (ja) Ａ／ｄ変換器
JP3765797B2 (ja) パイプライン型アナログ・ディジタル変換器
US9380235B2 (en) AD conversion circuit
CN109565285B (zh) 逐次逼近寄存器(sar)模数转换器(adc)动态范围扩展
JP3559534B2 (ja) アナログ・ディジタル変換回路
TWI643451B (zh) 具多階轉換範圍的類比數位轉換器、放大電路及相關類比數位轉換方法
JP2005252326A (ja) パイプライン型ａ／ｄ変換器
Ravi et al. At speed digital gain error calibration of pipelined ADCs
WO2020090434A1 (ja) アナログ－デジタル変換器
JP4858962B2 (ja) 半導体集積回路装置
Ravi et al. Histogram based deterministic digital background calibration for pipelined ADCs
JP3851305B2 (ja) アナログ−デジタル変換回路
JP2007208422A (ja) アナログデジタル変換器
TW201320615A (zh) 逐次逼近類比至數位轉換器及轉換方法