JP4217787B2

JP4217787B2 - 信号処理方法及び信号処理装置

Info

Publication number: JP4217787B2
Application number: JP2005175052A
Authority: JP
Inventors: 茂孝 ▲高▼木; 信生藤井; 隆英佐藤; 和千和田
Original assignee: Toyohashi University of Technology NUC; Tokyo Institute of Technology NUC
Current assignee: Toyohashi University of Technology NUC; Tokyo Institute of Technology NUC
Priority date: 2005-06-15
Filing date: 2005-06-15
Publication date: 2009-02-04
Anticipated expiration: 2025-06-15
Also published as: US20090102545A1; WO2006134733A1; JP2006352441A

Description

本発明は、雑音を低減できる信号処理方法及び信号処理装置に関する。

信号処理の分野では、雑音を低減することは、常に望まれてきたことであるが、近年、使用する電源電圧が低くなってきたこともあって、さらに雑音に強い回路が要求されている。雑音に強い回路として、平衡型構成あるいは差動型構成といわれる回路が知られている。例えば、アナログ・デジタル混載の集積回路では、デジタル回路からの雑音は、アナログ回路に対して同相成分として混入する場合が多いので、平衡型構成の回路を使用して、雑音を低減することが行なわれる。平衡型回路は、図１８に示すような構成で、入力Ｖinは、第１の信号処理回路５１をとおり、Ｈ（ｓ）Ｖinを出力する。一方、入力Ｖinを反転させて−Ｖinをつくり、この−Ｖinを第１の信号処理回路５１と同一の信号処理を行なう第２の信号処理回路５２を通して、その後さらに反転してＨ（ｓ）Ｖinを出力する。これを加算器５３により加算すると、２Ｈ（ｓ）Ｖinとなり、入力信号ＶinをＨ（ｓ）で処理した信号が得られる。出力をＨ（ｓ）Ｖinとするには、入力電圧をそれぞれ１／２としておけばよい。一方、信号処理回路５１、５２に加わるノイズＮについては、第１の信号処理回路５１の出力がＮ、第２の信号処理回路５２の出力が−Ｎとなり、加算器５３による加算で打ち消しあう（例えば、非特許文献１参照）。

このようにして、平衡型構成で信号を２分割処理することにより、雑音成分を除去できるが、同相成分でなければ除去できない。この制限のために、平衡型構成にしても雑音低減効果が低いという問題があった。また、偶数次歪みは除去できるが、通信システムで問題となる３次歪みのような奇数次歪みは除去することができないという問題もあった。

M.banu and Y.Tsividis "Fully Integrated Active RC Filters in MOS Technology" IEEE Journal of Solid-State Circuits, Vol.SC-18, NO.6, Dec.1983

本発明は、上記問題に鑑み、雑音低減効果が高く、また歪み除去効果が高い信号処理方法および信号処理装置を提供することを目的とする。

上記目的を達成するために、本発明の信号処理方法は、信号を第１の重みで重み付けして、３以上の分割信号を得るステップと、該分割信号に対して同一の信号処理を行なうステップと、該信号処理された各分割信号を第２の重みで重み付けするステップと、該第２の重みで重み付けられた分割信号を加算するステップとを有する。

また、本発明の信号処理装置は、信号を第１の重みで重み付けして３以上の分割信号を得る第１重み付け手段と、該分割信号に対して同一の信号処理を行なう信号処理手段と、該信号処理された各分割信号を第２の重みで重み付けする第２重み付け手段と、該第２の重みで重み付けられた分割信号を加算する加算手段とを備える。

前記信号は、複素信号であり、前記第２の重みは、対応する第１の重みの複素共役とすることができ、前記第１の重みは、１、−１、ｊ、−ｊのうちから選択することができる。

また、前記信号は、実信号であり、前記第２の重みは、対応する第１の重みと同一とすることができ、前記第１の重みは、１と−１から選択することもできる。

さらに、前記第１の重みは、雑音低減効果を最大とする組み合わせを選択することもできる。

前記信号は、実信号とし、前記第２の重みは、前記第１の重みの関数として与えられるようにもでき、また、前記第２の重みは、該第２の重みを未知数とし、前記第１の重みから計算される値を係数とする連立方程式の解として与えられるようにもできる。この場合、前記第２の重みは、歪み成分を減少させるように第１の重みから算出されるようにもできる。

本発明は、入力信号に対する重み付けを選択して、３以上の分割信号に分割して処理するようにしたので、雑音低減効果を高め、また歪み除去効果を高めることができる。

発明の実施の形態を説明する前に、図１を参照して、本発明による原理的構成を説明する。図１に、本発明による信号処理装置１０を示す。信号処理装置１０は、ｎ（ｎ≧３）個の第１信号処理回路１〜第ｎ信号処理回路ｎを備え、それぞれ同一の信号処理Ｈ（ｓ）を行なう。信号処理装置１０への入力信号Ｖinはそれぞれ重み係数ｋ1〜ｋnをかけてｎ分割し、第１〜第ｎ信号処理回路１〜ｎに入力する。第１〜第ｎ信号処理回路１〜ｎの出力は、それぞれ重み係数ｌ１〜ｌｎをかけて出力する。これらのｎ個の出力を加算して、本発明による信号処理装置の出力Ｖoutとする。

本発明は、以下に詳しく説明するように、ｎ（ｎ≧３）個の重み係数を目的に応じて選択することにより、雑音を低減させる回路あるいは信号歪みを低減させる回路を構成することができる。

本発明の一態様である雑音除去の原理は、いわば従来の平衡型構成の雑音除去原理を３次元以上の多次元に拡張したものである。従来の平衡型構成は、雑音を２次元の直交するベクトルに分解して処理したものと考えることができる。一方、本発明は、図１に示したｎ個の信号処理回路を使用し、重み係数ｋ1〜ｋn，ｌ1〜ｌnを使用する。したがって、本発明は、雑音を３次元以上のｎ次元ベクトルに分解して処理するものといえる。本発明では、一般には、出力側のベクトルｌは、入力側のベクトルｋの成分の複素共役をとる。すなわち、重み係数ｌ1〜ｌ2は、入力側の重み係数ｋ1〜ｋnの複素共役をとる。実数のみの入力信号の場合はもちろん、出力側のベクトルｌは、ベクトルｋと等しく設定すればよい。

従来の平衡型回路の動作は、入力をＶinとし、平衡型回路の信号処理をＨ（ｓ）で表すと、次の式で表される。

すなわち、平衡型回路では、入力信号Ｖinにベクトル［１ −１］^Ｔをかけて２分割し、それぞれ信号処理を行ない、次いでベクトル［１ −１］をかけて合成（加算）して、出力信号２Ｈ（ｓ）Ｖinを得る。ところが、たとえば、アナログ・デジタル混載回路における同相成分とみなせるデジタル回路からの雑音Ｖnoiseの場合は、Ｖnoiseにベクトル［１１］^Ｔをかけることになり、

となり、除去されるというものである。両式の意味するところは、式（３）の２次元ベクトル［１ −１］^Ｔと式（４）の２次元ベクトル［１１］^Ｔとが、直交していることを利用しており、ベクトル［１ −１］^Ｔと平行な成分のみを出力し、これに直交するベクトル［１１］^Ｔに平行な成分は除去されるというものである。

このように従来の平衡型は、２分割であり、２次元のベクトルを考えているのに対し、本発明は、ｎ（≧３）分割であり、ｎ（≧３）次元のベクトルを考えるものである。本発明の雑音除去構成によれば、あるｎ次元ベクトルに平行な成分のみが出力され、これに直交する成分は除去されるので、適切なｎ（≧３）次元のベクトルを選択すれば、除去される直交成分は増加し、したがって雑音低減効果は大きくなる。

以下、図面を参照して、本発明の第１の実施形態を説明し、さらに従来のものとの作用効果の相違を説明する。すなわち、集積回路上の配線に乗る雑音の低減効果を、本発明の第１の実施形態である信号処理回路と従来の平衡型回路との比較で説明する。

図２は、集積回路の基板２０を抵抗網で表現したものである。横１０個、縦９個、高さ２個の抵抗で回路基板２０をモデル化する。図のＮ点に雑音源を仮定し、すなわちＮ点に雑音源としての電源を接続し、Ｇ点で接地する。

図２の回路基板２０上に、Ｈ（ｓ）＝１すなわち単に信号を通すだけのアルミ配線３０が配置されているモデルを、図３に示す。信号経路は、経路３１〜３４の４経路であり、複素信号を考慮して、信号線は８本である。図４は、図３の側面図を示す。アルミ配線３０は、基板２０から浮いているので、寄生容量をキャパシタＣ1（基板端部のみ）とＣ2とで表す。

雑音源Ｎからの雑音は、図３の経路３１から経路３２、３３、３４を通って接地点Ｇへ減衰して伝わると想定される。これを確認したのが、図５のグラフである。横軸は周波数、縦軸は、雑音の大きさで、対数目盛りをとってある。上から順に並ぶ８本の直線が、図３の雑音源に近いほうから並ぶ配線経路３１〜３４の８本の配線に対応している。雑音が、経路３１から経路３４へ減衰して伝わることが明確に示されている。

図６は、本発明の第１の実施形態の回路構成図の概略を示す。通信系のシステムを考慮して、入力信号は複素信号として、複素信号を４分割する。図面上部から４個の第１〜第４の信号処理回路１１〜１４が配置される。信号処理回路１１〜１４はすべて同一の信号処理Ｈ（ｓ）を行なう回路であり、信号処理回路１１の入力の重みは１であり、出力の重みは１である。信号処理回路１２の入力の重みはｊであり、出力の重みは−ｊである。信号処理回路１３の入力の重みは−１であり、出力の重みは−１である。信号処理回路１４の入力の重みは−ｊであり、出力の重みはｊである。出力の重みは、入力の重みと複素共役の関係になっている。各信号処理回路１〜４の重み付けられた出力は、加算器１５により加算されて信号出力Ｖoutが得られる。

図７は、図６の実際の回路構成を示すものである。複素入力を得るための原入力をＶin0とし、それにcosωtとsinωtとをそれぞれかけて実部（Ｉ信号）と虚部（Ｑ信号）とを生成する。第１の信号処理回路１１は、入力重みが１であるから、Ｉ信号とＱ信号とをそのまま入力する。第２の信号処理回路１２の入力重みはｊである。すなわち、複素信号Ｖin0（cosωt＋ｊsinωt）にｊをかけると、
−Ｖin0sinωt＋ｊＶin0cosωt
となる。したがって、第２の信号処理回路１２では、Ｑ信号Ｖin0sinωtに−１をかけて、実部とし、Ｉ信号Ｖin0cosωtを虚部とする信号を入力信号とする。以下、同様に、図に示したような関係で第３、第４の入力信号を生成する。各信号処理部で同一の信号処理を受けた後、出力重みにより重み付けられて加算される。すなわち、第１信号処理回路１１では出力重みが１であるから、実部の信号を、第２の信号処理回路１２では、出力重み−ｊであるから、虚部の信号に−１をかけたものを、第３の信号処理回路１２では、出力重み−１であるから、実部の信号に−１をかけたものを、第４の信号処理回路１２では、出力重みｊであるから、虚部の信号を出力して、加算する。その結果出力の実部の信号Ｖoutとなる。虚部の信号は実部の信号と位相が異なるだけで、不要となる場合が多く、ここでも省略している。

図８は、信号処理回路１１〜１４の動作を一般的に説明する図である。Ｈ（ｓ）の入力は複素信号Ｉ＋ｊＱであり、Ｈ（ｓ）＝Ｈ_Ｒ（ｓ）＋ｊＨ_Ｉ（ｓ）であるので、Ｈ（ｓ）の出力は、
Ｈ（ｓ）（Ｉ＋ｊＱ）＝（Ｈ_Ｒ（ｓ）Ｉ−Ｈ_Ｉ（ｓ）Ｑ）
＋ｊ（Ｈ_Ｒ（ｓ）Ｑ＋Ｈ_Ｉ（ｓ）Ｉ）
となる。したがって、図８の出力ＳとＴは、
Ｓ＝Ｈ_Ｒ（ｓ）Ｉ−Ｈ_Ｉ（ｓ）Ｑ
Ｔ＝Ｈ_Ｒ（ｓ）Ｑ＋Ｈ_Ｉ（ｓ）Ｉ
となる。本実施形態では、前述のように、Ｈ_Ｉ（ｓ）＝０，Ｈ_Ｒ（ｓ）＝１としている。

図９（ａ）は、従来の平衡型構成の回路を、４分割回路として構成したものである。
４個の第１〜第４の信号処理回路は、すべて同一の信号処理Ｈ（ｓ）を行なう回路であり、図面上部から、入力の重み付けは、１、１、−１、−１であり、出力の重み付けは、入力の重み付けと同じ、１、１、−１、−１である。図９（ｂ）に、図９（ａ）の４分割回路と等価な２分割回路を示す。図９（ｂ）の２分割回路では、図９（ａ）の４分割回路と係数をあわせるために、入力と出力の重みを２と−２にしている。このような平衡型回路の動作は、図１８の従来のものと同じであるので説明を省略する。

図１０に、それぞれについてシミュレーションを行なった結果を示す。横軸は、周波数で、１ＭＨｚ〜１００ＧＨｚの範囲であり、縦軸は、出力雑音を実効値（ｒｍｓ）で表したもので、１０ｎＶ〜１ｍＶの範囲をとってある。図の破線は、従来の平衡型構成での雑音を表し、実線が、本発明の第１実施形態である複素４分割信号を用いたものの雑音を示す。図から明らかなように、３ｄＢ程度雑音が低下している。以上のように、本実施形態は、複素信号に対して重み付け［１ｊ −１ｊ］の４分割信号を採用しているので、雑音低減効果が著しく、特にアナログ回路とデジタル回路とを混載した集積回路に好適である。

図１１に、本発明の第２の実施形態を示す。第２の実施形態は、複素信号を対象にするのではなく、実信号を対象に構成する場合である。この場合は、複素信号を想定した場合よりもさらによい結果がでている。図１１の回路構成自体は、図６と同じで、実信号を入力とし、入力重みを［１ −１ −１１］、したがって出力重みを［１ −１ −１１］としたものである。

本実施形態の動作は、次の式で表される。

すなわち、入力信号Ｖinに［１ −１ −１１］^Ｔをかけて４分割し、それぞれ信号処理を行ない、次いで［１ −１ −１１］をかけて加えて、出力信号４Ｈ（ｓ）Ｖinを得る。この場合、例えば次のような雑音が除去される。

このように、４次元ベクトル［１ −１ −１１］^Ｔに直交する成分はすべて除去される。したがって、従来では除去されなかった雑音成分も除去されることになる。分割数を増加すればするほど、より特性の優れた回路ないしシステムが構築可能となることは理解されるであろう。

先に説明した集積回路の信号配線に乗る雑音について、本実施形態の作用とその効果を説明する。図２のモデルで規定した雑音が、減衰しながら各回路（複素信号としないので、４本の配線）に加わると仮定する。このとき各回路からの雑音出力の和は、雑音源に最も近い配線の雑音を１とし、次の配線に対して減衰係数Ａ（０<Ａ<１）で減衰してゆくとすると、
１−Ａ−Ａ^２＋Ａ^３＝（１−Ａ）（１−Ａ^２）
と表せる。

一方、従来の平衡型構成では、図９（ａ）に示した重み付けであるので、
１＋Ａ−Ａ^２−Ａ^３＝（１＋Ａ）（１−Ａ^２）
となる。１−Ａ＜１＋Ａであるから、明らかに、雑音は、４分割した本実施形態のもののほうが小さくなる。

図１２に、本モデルを仮定し、減衰係数Ａ＝０．９とした場合、４分割の重み付けによって、雑音レベルがどの程度になるかを計算した結果を示す。

図１２の表から明らかなように、重みを［１ −１ −１１］とする場合と、成分の符号を逆にした［−１１１ −１］の場合が最も雑音低減効果が大きい。したがって、４分割の場合は、この２種類の重みを選択するとよい。また、８分割の場合の最適重みは、４分割の場合からある程度推測可能であって、４分割で最も効果があった重み付けを組み合わせた［１ −１ −１１ −１１１ −１］と［−１１１ −１１ −１ −１１］とが、最も雑音低減効果が大きく、雑音レベルは、０．００６５３４となる。

図１３に、入力信号を１６分割した場合の重み付けと雑音レベルとの対応表を示す。１６分割の場合、表から分かるように、重み付けの最適組み合わせは、［１ −１ −１１ −１１１１１ −１ −１１ −１ −１ −１ −１］と［−１１１ −１１ −１ −１ −１ −１１１ −１１１１１］とであり、雑音レベルは０．００００３２となる。１６分割の場合の最適組み合わせは、４分割や８分割の場合からは予測できないものである。また、分割数を増やせば、雑音レベルが低下することも分かる。

図１４に、図１１に示した入力重みを［１ − １ −１１］、出力重みを［１ − １ −１１］として４分割信号とする信号処理回路１１〜１４の一例を示す。図１４の信号処理部２１〜２４は、各信号処理回路１１〜１４及び入力の重み付けを含んでいる。したがって、各信号処理部２１〜２４の出力Ｖ_１〜Ｖ_４を重み付けして加算すれば、ノイズを低減した出力が得られる。図１４の信号処理部２１〜２４それ自体は、公知の２次ローパスフィルタであり、不完全積分回路２５と、完全積分回路２６と、反転増幅回路２７とを負帰還ループに入れて構成する。これにより、Ｈ（ｓ）として、
Ｈ（ｓ）＝ｂ_０／（ｓ^２＋ａ_１ｓ＋ａ_０）
という関数を実現している。

本発明の原理的構成として図１に示した回路では、各信号処理回路１〜ｎは、独立して動作するものとした。図１４の回路も同様に、各処理部２１〜２４は他と独立して動作する。しかしながら、各信号処理回路を相互に関連あるいは干渉するように構成して、回路構成を簡素化することもできる。
図１５に示す回路は、図１４の信号処理部２１と２２、信号処理部２３と２４を組み合わせて回路構成を簡略化する一例である。図１５の信号処理部２１’〜２４’は、図１４の信号処理部２１〜２４の反転増幅器２７を取り去ってなるもので、処理部２１’の出力は、Ｖ_２を与え、処理部２２’の出力は、Ｖ_１を与える。また、処理部２３’の出力は、Ｖ_４を与え、処理部２４’の出力は、Ｖ_３を与える。これは、Ｖ_１とＶ_２、Ｖ_３とＶ_４は、互いに反転した信号であるので、Ｖ_１を得るための反転増幅回路２７の入力は、Ｖ_２に等しいことを利用するものである。例えば、処理部２１の点ｐでは、処理部２２の出力Ｖ_２に等しい信号が現れるので、これをＶ_２とする。このように回路相互の関係を利用して信号処理回路を簡単に構成できる。

図１６に示す回路は、図１５の信号処理部２１’〜２４’全体に関係付けて組み合わせたもので、例えば、信号処理部２１’の出力は、Ｖ_２となり、信号処理部２２’の出力は、Ｖ_４となり、信号処理部２３’の出力は、Ｖ_１となり、信号処理部２４’の出力は、Ｖ_３となる。図１６の回路も、図１５の回路と同様、信号処理回路を簡単にすることができる。

ところで、本発明によると、信号処理回路による高調波の偶数次歪みのみならず奇数次歪みをも低減することができる。以下、従来の平衡型回路との比較で本発明の第３の実施形態を説明する。

従来の２分割信号を利用する平衡型回路では、以下のように偶数次歪みを除去することができる。例えば、増幅度α（零でない定数）の増幅回路に入力信号ｖinが入力する場合を考えると、一般に、出力は、ｖout＝αｖinのみではなく、２次以上の歪み成分を含む。４次以上の項はごく小さいので無視して、３次の項までとると、

となる。ａ_０〜ａ_３は、信号処理回路によって決まる定数である。

従来の２分割による平衡型で構成した回路では、反転入力信号−ｖinを用いるので、式（５）に−ｖinを入力して、差をとると、
２ａ_１ｖin＋２ａ_３ｖin^３
となる。このように平衡型構成では、２次の項を零にして、２次歪みが除去できる。しかしながら、３次の歪みを除去することはできない。

本発明の第３の実施形態を図１７に示す。第１および第２の実施形態と同様、４分割処理を行なう。ただし、重み付けは、第１及び第２の実施形態とは異なるものを用いる。第１〜第４の信号処理回路３１〜３４は、入力側の重みｋ_１〜ｋ_４、出力側の重みｌ_１〜ｌ_４をもつとする。入力電圧ｖinが与えられると、第１〜第４の信号処理回路３１〜３４には、それぞれ入力電圧ｖinをｋ_１倍した入力電圧、入力電圧ｖinをｋ_２倍した入力電圧、入力電圧ｖinをｋ_３倍した入力電圧、入力電圧ｖinをｋ_４倍した入力電圧が印加される。このとき第１〜第４の信号処理回路３１〜３４のそれぞれの出力ｖouti（ｉ＝１〜４）は、

となる。ここで、出力ｖoutiをそれぞれの重みｌi（ｉ＝１〜４）をかけて加えると、出力電圧ｖoutが得られる。すなわち、出力ｖoutは、

となる。このとき、

という条件を満たせば、信号処理回路の特性で定まるａ_０〜ａ_３の定数にかかわらず、理想的な増幅器の条件
ｖout＝αａ_１ｖin（α≠０）
が成立する。重みｌ_１〜ｌ_４は、式（８）をｌ_１〜ｌ_４を未知数とする４元一次連立方程式とみれば、

として求めることができる。言い換えると、入力側の重みｋ_１〜ｋ_４を適当に定め、式（９）により出力側の重みｌ_１〜ｌ_４を定めると、ｖinの０次及び２次の項だけでなく、３次の項も除去できるものである。さらに分割数を増加する（５分割、６分割等）と、さらに高次の項も除去できる。しかし、現在通信システムで問題となっているのは、２次の項と３次の項であるので、実用的には４分割で十分対応できる。以上のように、本発明によると、従来では除去できなかった奇数次歪みを除去することができる。

また、本発明によると、従来の回路より処理する分割信号が多くなるので、それに伴って回路基板上に形成される回路が増加することになる。しかしながら、集積回路では、通常トランジスタの幅が大きいので、単に物理的に分割すればよい。このようなトランジスタの分割にはそれほどの手間はかからないので、製造上のデメリットも少ない。

本発明の信号処理装置の概念を示す図である。第１の実施形態のシミュレーションに使用する、集積回路基板の抵抗モデルを示す図である。第１の実施形態のシミュレーションに使用する、集積回路基板上のＡｌ配線モデルを示す図である。集積回路基板上のＡｌ配線モデルの側面を示す図である。Ａｌ配線モデルの雑音の大きさを示す図である。複素信号に対して雑音を低減する信号処理装置（第１の実施形態）を示す図である。複素信号に対する信号処理装置を具体的に示す図である。複素信号に対する信号処理回路を説明する図である。（ａ）、（ｂ）は、比較例である平衡型回路構成を示す図である。出力雑音のシミュレーション結果を示す図である。実信号に対して雑音を低減する信号処理装置（第２の実施形態）を示す図である。第２の実施形態（４分割）の重み付けと雑音レベルとの対応表を示す図である。第２の実施形態の変形例（１６分割）の重み付けと雑音レベルとの対応表を示す図である。図１１に示す第２の実施形態（４分割）の具体的回路例を示す図である。図１４の信号処理回路の第１の変形例を示す図である。図１４の信号処理回路の第２の変形例を示す図である。実信号に対して信号歪みを低減する信号処理装置（第３の実施形態）を示す図である。従来の平衡型構成の信号処理装置を示す図である。

符号の説明

１０信号処理装置
１〜ｎ信号処理回路
ｋ_ｎ入力重み
ｌ_ｎ出力重み
２０集積回路基板
３０配線

Claims

信号を第１の重みで重み付けして３以上の分割信号を得るステップと、
該分割信号に対して同一の信号処理を行なうステップと、
該信号処理された各分割信号を第２の重みで重み付けするステップと
該第２の重みで重み付けられた分割信号を加算するステップと
を有する信号処理方法。
前記信号は、複素信号であり、前記第２の重みは、対応する第１の重みの複素共役である請求項１に記載の信号処理方法。
前記第１の重みは、１、−１、ｊ、−ｊのうちから選択される請求項２に記載の信号処理方法。
前記信号は、実信号であり、前記第２の重みは、対応する第１の重みと同一である請求項１に記載の信号処理方法。
前記第１の重みは、１と−１から選択される請求項３に記載の信号処理方法。
前記第１の重みは、雑音低減効果を最大とする組み合わせを選択する請求項１〜４のいずれか１項に記載の信号処理方法。
前記信号は、実信号であり、前記第２の重みは、前記第１の重みの関数として与えられる請求項１に記載の信号処理方法。
前記第２の重みは、該第２の重みを未知数とし、前記第１の重みから計算される値を係数とする連立方程式の解として与えられる請求項１に記載の信号処理方法。
前記第２の重みは、歪み成分を減少させるように第１の重みから算出される請求項７又は８に記載の信号処理方法。
信号を第１の重みで重み付けして３以上の分割信号を得る第１重み付け手段と、
該分割信号に対して同一の信号処理を行なう信号処理手段と、
該信号処理された各分割信号を第２の重みで重み付けする第２重み付け手段と、
該第２の重みで重み付けられた分割信号を加算する加算手段と
を有する信号処理装置。
前記信号は、複素信号であり、前記第２の重みは、対応する第１の重みの複素共役である請求項１０に記載の信号処理装置。
前記第１の重みは、１、−１、ｊ、−ｊのうちから選択される請求項１１に記載の信号処理装置。
前記信号は、実信号であり、前記第２の重みは、対応する第１の重みと同一である請求項１０に記載の信号処理装置。
前記第１の重みは、１と−１から選択される請求項１３に記載の信号処理装置。
前記第１の重みは、雑音低減効果を最大とする組み合わせを選択する請求項１０〜１４のいずれか１項に記載の信号処理装置。
前記信号は、実信号であり、前記第２の重みは、前記第１の重みの関数として与えられる請求項１０に記載の信号処理装置。
前記第２の重みは、該第２の重みを未知数とし、前記第１の重みから計算される値を係数とする連立方程式の解として与えられる請求項１０に記載の信号処理装置。
前記第２の重みは、歪み成分を減少させるように第１の重みから算出される請求項１６又は１７に記載の信号処理装置。