CN102629871A - 实现宽范围多频带分频和选频的装置和方法 - Google Patents

Abstract

本发明揭示了一种实现宽范围多频带分频和选频的装置和方法，所述装置为一宽范围连续可变分频比例的数字分频器，所述分频比例用二进制数表示，这些二进制数根据数量级的不同输入至分频器的不同分频支路；所述分频支路的输出又合并输入至所述分频合并器，经分频合并器的选频处理后进行所需频率的时钟输出，同时，分频合并器根据分频比例的最高位控制选择所述分频支路处于休止或运行的状态，从而实现宽范围的分频和选频。本发明通过设计逻辑及结构合理的数字电路分频器而获得了锁相环和压控振荡器等射频模拟电路部分的简洁性，减小了电路的开发成本，降低了设计难度和风险。

Description

实现宽范围多频带分频和选频的装置和方法

技术领域

本发明涉及数字电子技术领域，尤其涉及一种实现宽范围多频段分频的装置和方法。 

背景技术

随着无线技术应用越来越广泛，往往需要一个发射或接收设备能够被应用在多个不同的频带上。比如，在从300MHz到500MHz的频谱范围中就有多个频带被用于无线远程自动抄表系统中。我们说这是个很宽的频率范围是因为其频率范围对中心频率的比值很大。一个灵活的通讯系统应该能够随意地在这样一个很宽的频率范围内工作。 

目前，覆盖宽范围多频段的频率合成的方法大致通过以下几种途径来实现： 

1.多个频率合成器，其中每一个频率合成器覆盖较窄的频率范围； 

2.一个频率合成器，但是在一个锁相环中采用多个压控振荡器实现多个压控振荡频率，每一个压控振荡频率负责合成一个比较窄的频率范围； 

3.一个频率合成器，在一个锁相环中采用一个或较少的压控振荡器。通过很宽的锁相环回路分频范围来覆盖很宽的频率合成范围。 

对于第1种和第2种方法，由于采用多个频率合成器或多个压控振荡器，需要多组复杂的射频模拟电路，在开发成本、开发周期、设计和验证难度及风险方面均存在较多问题。而第3种方法中采用宽分频范围的锁相环回路的思路虽然较第1种方法和第2种方法具有一定的优点，但其电路设计复杂，现有技术中有待于提出一种结构合理的数字电路来实现较宽的分频范围。 

发明内容

本发明提供了一种实现宽范围多频带分频和选频的装置和方法，在频率合成器的锁相环回路使用本发明的分频器，可以实现在一个锁相环中采用一个或较少的压控振荡器就能覆盖很宽的频率合成范围，同时，本发明通过设计逻辑及结构合理的数字电路分频器以获得了锁相环和压控振荡器等射频模拟电路部分的简洁性，减小电路的开发成本，降低设计难度和风险。 

为实现上述目的，本发明提出如下技术方案：一种实现宽范围多频带分频和选频的装置，其包括复数分频支路和分频合并器，所述分频支路输入有输入时钟和分频比例，所述分频比例为一系列二进制数，这些二进制数根据数量级的不同输入至所述不同的分频支路；所述复数分频支路的输出又输入至所述分频合并器，经分频合并器的选频处理后进行所需频率的时钟输出，同时，分频合并器根据分频比例的最高位控制选择所述分频支路处于休止或运行的状态。 

更进一步地，所述分频装置为一宽范围连续可变分频比例的数字分频器。 

所述二进制数量级以大于或等于2^m并且小于2^(m+1)的数字构成一个二进制数量级。 

所述分频合并器为一同步分频合并器，所述复数分频支路的输出经多选一组合逻辑后，由同步寄存器输出。 

所述分频合并器为一异步合并器，所述复数分频支路的输出经过多选一组合逻辑后直接输出。 

所述分频合并器将选通各分频支路的信号反馈至对应的分频支路，以控制对对应分频支路选通状态。 

本发明还提出了一种实现宽范围多频带分频和选频的方法，所述方法将分频装置的分频比例采用二进制数表示，且按照二进制数量级的不同将分频比例进行分组，将不同级别的分频比例分别输入至复数不同的分频支路中，所述不同的分频支路的输出合并至分频合并器中，经分频合并器的选频处理后作为分频装置的总输出，而现实宽范围的分频和选频。 

更进一步地，所述分频合并器的选频处理包括根据分频比例的最高位控制选择所述分频支路处于休止或运行的状态而实现宽范围的分频和选频。 

所述二进制数量级以大于或等于2^m并且小于2^(m+1)的数字构成一个二进制数量级。 

所述分频合并器的选频处理包括对所述各分频支路的输出经多选一组合逻辑后，进行直接输出或同步处理后输出。 

本发明提供的宽范围多频带分频和选频方法和装置，其将连续可变的分频比例范围按照二进制计数数量级分组，每一个分频支路负责一个二进制数量级范围的分频比例的分频，多个不同的分频支路组合成大于一个数量级的分频范围，各分频支路接受控制选择处于休止或活跃状态。 

与现有技术相比，本发明通过设计逻辑及结构合理的数字电路分频器而获得了锁相环和压控振荡器等射频模拟电路部分的简洁性，减小了电路的开发成本及开发周期、降低了设计和验证的难度和风险。 

附图说明

图1是本发明实施例中锁相环装置的原理框图； 

图2是图1中大范围比例分频器的原理框图； 

图3是图2中乙组分频支路的原理框图； 

图4是图3中第一级分频单元的原理框图； 

图5是图2中分频合并器采用同步处理的原理框图； 

图6是图2中分频合并器采用异步处理的原理框图。 

具体实施方式

下面将结合本发明的附图，对本发明实施例的技术方案进行清楚、完整的描述，该实施例中所叙述的原理、方法、和电路可以被推广到不同的参数和用例，所有可能的参数和用例均在本发明的保护范围之内。 

图1至图5所示是本发明实施例中所涉及的视图，图1所示为一锁相环电路装置，其参考频率为10MHz，需要合成的本地振荡频率范围为200MHz到500MHz。这个频率范围覆盖了多个无线电频带，原则上连续可 变。锁相环参考频率经鉴相器鉴相、环路滤波器的滤波，以及压控振动器的控制产生合成频率，该合成频率经过固定比例的预分频电路预分频处理后，输入到本发明的数字分频器的频率是本地振荡频率的一半，即为100MHz到250MHz。数字分频器分频后的输出频率等于锁相环参考频率，该频率为10MHz。从而得出数字分频器的分频比例范围的要求是包含10到25的范围，且连续可变。 

在十进制值计数系统中，所有大于或等于10^m并且小于10^(m+1)的计数构成一个十进制数量级(这里我们用字母m代表一个自然数)，比如10到99为一个数量级，而100到999为更高的一个数量级。与此类似，在二进制计数系统中，所有大于或等于2^m并且小于2^(m+1)的数字构成一个二进制数量级(其中m为自然数)，比如8到15为一个数量级，而16到31为更高的一个数量级。 

本发明的分频方法就是将数字分频器中的连续可变的分频比例范围，按照二进制数量级组进行划分，从而产生多个分频支路，使用可变分频比例选择分频支路处于休止或运行状态，而实现较宽的分频范围。 

按照本发明的方法，将本实施例中的分频比例为10到25范围按二进制数量级进行分组，可以分为10到15(属于8到15这一二进制数量级)的甲组和16到25(属于16到31这一二进制数量级)的乙组这样两个二进制数量级组。在本发明的其他实施例中，如果对数字分频器中的分频比例需求范围更宽，则可按此规律分成更多的二进制数量级组。 

图2所述为本实施例的宽范围连续可变分频比例的数字分频器的原理框图，可变分频比例数由5位二进制数表示，分频器包括甲组分频支路和乙组分频支路，分频比例中的低3位和低4位分别输入至甲组分频支路和乙组分频支路中，输入时钟也同时输入至甲组分频支路和乙组分频支路中，各分频支路的输出同输入至分频合并器中，经过分频合并器的选频处理后，进行所需频率的时钟输出，同时，分频合并器将甲组支路选择或乙组支路选择的选频信号分别反馈至甲组分频支路和乙组分频支路中。 

由于在分频电路中，可变分频比例数由二进制的5位数位构成，例如10被表示成“二进制01010”，25被表示成“二进制11001”，从右向左，分别将各数位标记为“数位0”(最低位)到“数位4”(最高位)。本发明 采用最高位(本实施例中的数位4)来控制选择甲组和乙组之一所对应的分频支路处于休止或运行状态。 

图2中的甲组分频支路或乙组分频支路中的每一个分频支路均可以由多个可动态配置为二分频或K分频的分频单元级串联而构成，如图3所述为图2中的乙组分频支路的原理框图，其分频比例为16到31数量级，输入时钟经第一个分频单元分频处理后，输入至第二分频单元分频处理，依次类推，乙组分频支路需要四级这样的分频单元。当四级分频单元都配置为二分频时，乙组支路实现比例为16的分频功能；当四级都配置为K分频时，乙组支路实现比例为这里应该是31的分频功能；而其之间的分频比例则由不同的二分频或和K分频组合实现，如17分频四级分别配置222K，18分频配置22K2....29分频KKK2，30分频KKKK。类似地，甲组分频支路由三级可动态配置为二分频或K分频的分频单元级联而构成。 

图4所示为图3中的第一级分频单元的电路原理图，如图4所示，每一分频单元由D触发器及和逻辑电路组合而成，具体为每一级的输入时钟及本级的分频选择信号输入至第一D触发器的输入端，然后将第一D触发器的正向输出端及本级分频支路选择的信号逻辑处理后，输入第二D触发器，由第二D触发器将本级的输出时钟再输入至下级分频单元中，同时，第二D触发器将各后级的输出时钟经过逻辑电路处理后进行反馈。 

图5和图6所示为图2中的分频合并器的原理框图，该分频合并器是一个多输入单输出的电路模块，其将各分频支路的输出进行合并总的分频器输出电路。本发明包括两种分频的方法，即图5所示的同步分频合并器的分频方法和图6所示的异步分频合并器的分频方法，具体为： 

同步分频合并器是将图2中甲组末级输出时钟和乙组末级输出时钟，以及分频比例经过一选择器进行多选一的组合逻辑后，由同步寄存器输出。同步寄存器具有清除多选一组合逻辑产生的毛刺功能。 

异步分频合并器是将图2中的甲组末级输出时钟和乙组末级输出时钟经过逻辑或门的多选一组合逻辑后直接输出，而分频比例作为选择分频支路的信号输入D触发器，进行甲组分频支路的选择或者乙组分频支路的选择输出。 

本发明把各分频支路设计成在任意时刻只有一个频分支路处于活跃工作状态，而其他不活跃的分频支路输出高电平，于是上述多选一组合逻辑可以是一简单的与门逻辑。 

本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。 

Claims (10)

1.实现宽范围多频带分频和选频的装置，其特征在于：所述装置包括复数分频支路和分频合并器，所述分频支路输入有输入时钟和分频比例，所述分频比例为一系列二进制数，这些二进制数根据数量级的不同输入至所述不同的分频支路；所述复数分频支路的输出又输入至所述分频合并器，经分频合并器的选频处理后进行所需频率的时钟输出，同时，分频合并器根据分频比例的最高位控制选择所述分频支路处于休止或运行的状态。

2.根据权利要求1所述的实现宽范围多频带分频和选频的装置，其特征在于：所述分频装置为一宽范围连续可变分频比例的数字分频器。

3.根据权利要求1所述的实现宽范围多频带分频和选频的装置，其特征在于：所述二进制数量级以大于或等于2^m并且小于2^(m+1)的数字构成一个二进制数量级。

4.根据权利要求1所述的实现宽范围多频带分频和选频的装置，其特征在于：所述分频合并器为一同步分频合并器，所述复数分频支路的输出经多选一组合逻辑后，由同步寄存器输出。

5.根据权利要求1所述的实现宽范围多频带分频和选频的分频装置，其特征在于：所述分频合并器为一异步合并器，所述复数分频支路的输出经过多选一组合逻辑后直接输出。

6.根据权利要求1至5任意一项所述的实现宽范围多频带分频和选频的分频装置，其特征在于：所述分频合并器将选通各分频支路的信号反馈至对应的分频支路，以控制对对应分频支路选通状态。

7.实现宽范围多频带分频和选频的方法，其特征在于：所述方法将分频装置的分频比例采用二进制数表示，且按照二进制数量级的不同将分频比例进行分组，将不同级别的分频比例分别输入至复数不同的分频支路中，所述不同的分频支路的输出合并至分频合并器中，经分频合并器的选频处理后作为分频装置的总输出，而现实宽范围的分频和选频。

8.根据权利要求7所述的实现宽范围多频带分频和选频的方法，其特征在于：所述分频合并器的选频处理包括根据分频比例的最高位控制选择所述分频支路处于休止或运行的状态而实现宽范围的分频和选频。 

9.根据权利要求7所述的实现宽范围多频带分频和选频的方法，其特征在于：所述二进制数量级以大于或等于2^m并且小于2^(m+1)的数字构成一个二进制数量级。

10.根据权利要求7至9任意一项所述的实现宽范围多频带分频和选频的方法，其特征在于：所述分频合并器的选频处理包括对所述各分频支路的输出经多选一组合逻辑后，进行直接输出或同步处理后输出。 

Images