CN102629611A - 一种显示装置、阵列基板及其制作方法 - Google Patents

一种显示装置、阵列基板及其制作方法 Download PDF

Info

Publication number
CN102629611A
CN102629611A CN2012100888343A CN201210088834A CN102629611A CN 102629611 A CN102629611 A CN 102629611A CN 2012100888343 A CN2012100888343 A CN 2012100888343A CN 201210088834 A CN201210088834 A CN 201210088834A CN 102629611 A CN102629611 A CN 102629611A
Authority
CN
China
Prior art keywords
active layer
electrode
drain electrode
array base
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100888343A
Other languages
English (en)
Other versions
CN102629611B (zh
Inventor
童晓阳
曹占锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210088834.3A priority Critical patent/CN102629611B/zh
Publication of CN102629611A publication Critical patent/CN102629611A/zh
Priority to PCT/CN2012/084537 priority patent/WO2013143294A1/zh
Priority to US13/824,764 priority patent/US9230995B2/en
Application granted granted Critical
Publication of CN102629611B publication Critical patent/CN102629611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及显示技术领域，特别涉及一种显示装置、阵列基板及其制作方法。该阵列基板包括基板和多个像素单元，像素单元包括薄膜晶体管和像素电极，薄膜晶体管包括源电极、漏电极、有源层、栅极绝缘层和栅电极，源电极和漏电极在基板上相对设置并形成薄膜晶体管的沟道；有源层位于源/漏电极以及沟道的上方；栅极绝缘层和栅电极依次设置在有源层的上方；像素电极位于像素单元中薄膜晶体管之外的区域并延伸至漏电极的上方与漏电极搭接。本发明提供的阵列基板，有源层位于源/漏电极的上方，可有效避免在形成源/漏电极过程中对有源层造成破坏。并且，当有源层为金属氧化物时，可省去阻挡层，进而简化工艺流程，提高生产效率，降低生产成本。

Description

一种显示装置、阵列基板及其制作方法
技术领域
本发明涉及显示技术领域，特别涉及一种显示装置、阵列基板及其制作方法。
背景技术
近年来，随着科技的发展，液晶显示器技术也随之不断完善。TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜场效应晶体管-液晶显示器)以其图像显示品质好、能耗低、环保等优势占据着显示器领域的重要位置。
人们在享受液晶显示器高品质图像显示的同时，对其大尺寸的要求也不断提高。当液晶显示器的尺寸不断增大时，其驱动电路的频率也需要不断提高，随之非晶硅晶体管的迁移率也要求增大。而现有的非晶硅晶体管的迁移率一般处于0.5cm2/V·S左右，当液晶显示器的尺寸超过80in，驱动频率为120Hz时，则需要1cm2/V·S以上的迁移率来配合，因此，现在非晶硅的迁移率显然很难满足该要求。
采用金属氧化物(如IGZO等)材质制成的有源层的TFT基板由于IGZO等金属氧化物具有迁移率高、均一性好等优点可以更好地满足大尺寸液晶显示器和有源有机电致发光的需求，备受人们的关注，成为最近几年的研究热点。
现有技术中，采用金属氧化物(如IGZO等)材质制成的有源层的TFT基板的结构包括：依次位于玻璃基板上的栅电极层、栅极绝缘层、有源层和源/漏电极(指源电极和漏电级)层。在形成上述结构中，通常采用湿法刻蚀工艺进行制作。而湿法刻蚀工艺中应用的刻蚀液体一般为H2SO4、H3PO4或者H2O2等。在该酸性刻蚀液体环境中，导致金属氧化物自身很容易被刻蚀，甚至造成过刻蚀，因此，在现有技术中的TFT基板结构中还需要额外添加一个阻挡层，该阻挡层位于有源层上方，用于当应用湿法刻蚀工艺形成源/漏电极时，确保金属氧化物有源层不会被刻蚀液体刻蚀而造成有源层的破坏，从而提高TFT阵列基板的性能。但添加的阻挡层，则需要额外一次单独的光刻工艺来形成，因此，使得TFT阵列基板的制作工艺流程繁琐且增加了液晶显示器的生产成本。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是提供一种显示装置、阵列基板及其制作方法，以克服现有的阵列基板为了保护金属氧化物(比如IGZO)有源层不被破坏而需要额外增设一层阻挡层导致的阵列基板制作复杂，生产效率低下且增加了液晶面板等显示装置的生产成本等缺陷。
(二)技术方案
为解决上述技术问题，本发明一方面提供一种阵列基板，其包括：基板和位于所述基板上的多个像素单元，每个像素单元包括薄膜晶体管和像素电极，所述薄膜晶体管包括源电极、漏电极、有源层、栅极绝缘层和栅电极，其中，
所述源电极和漏电极在所述基板上相对设置并形成薄膜晶体管的沟道；
所述有源层位于所述源电极、漏电极以及沟道的上方；
所述栅极绝缘层和栅电极依次设置在所述有源层的上方；
所述像素电极位于像素单元中薄膜晶体管之外的区域并延伸至所述漏电极的上方与所述漏电极搭接。
进一步地，所述有源层与所述栅极绝缘层的形状和大小一致，并且所述栅绝缘层位于所述有源层的正上方。
进一步地，所述像素电极仅与所述漏电极靠近像素电极区域的一部分搭接，所述有源层在漏电极上方的区域一部分直接与漏电极搭接、另一部分通过像素电极与漏电极连接。
进一步地，所述有源层为氧化物半导体。
进一步地，还包括位于所述栅电极的上方的保护层。
另一方面，本发明还提供一种显示装置，包括上述的阵列基板。
再一方面，本发明还提供一种阵列基板的制作方法，包括：
步骤S1、在基板上通过第一次构图工艺形成包括源电极和漏电极的图形；
步骤S2、在完成步骤S1的基板上通过第二次构图工艺形成包括像素电极的图形，所述像素电极与所述漏电极搭接；
步骤S3、在完成步骤S2的基板上采用第三次构图工艺形成包括有源层和栅极绝缘层的图形；
步骤S4、在完成步骤S3的基板上采用第四次构图工艺形成包括栅电极的图形。
进一步地，步骤S3具体为：
依次沉积有源层和栅极绝缘层薄膜，采用普通掩模板通过一次构图工艺同时形成包括有源层和栅极绝缘层的图形，所述有源层与所述栅极绝缘层的形状和大小一致。
进一步地，在步骤S2中，通过第二次构图工艺使所述像素电极仅与所述漏电极靠近像素电极区域的一部分搭接；
在步骤S3中，通过第三次构图工艺使所述有源层在漏电极上方的区域一部分直接与漏电极搭接、另一部分通过像素电极与漏电极连接。
进一步地，所述有源层为氧化物半导体。
进一步地，在所述步骤S4之后还包括步骤S5，在完成步骤S4的基板上采用第五次构图工艺形成保护层。
(三)有益效果
本发明提供的显示装置、阵列基板及其制作方法，将有源层形成在源/漏电极的上方，可有效避免在源/漏电极形成过程中对有源层(尤其是当金属氧化物如IGZO作为有源层的情况)造成破坏；并且，当有源层为金属氧化物时，可省去现有技术中为了保护金属氧化物有源层而设定的阻挡层，简化了工艺流程，提高了生产效率，降低了生产成本。另外，通过使源/漏电极与像素电极直接接触，减少了VIA孔洞的刻蚀，简化了制作工艺步骤，再次节约生产成本。
附图说明
图1是为本发明实施例阵列基板结构的制作工艺流程图；
图2a-2f为本发明实施例阵列基板分解结构示意图，其中图2f为本发明阵列基板最终结构示意图。
图中：1、基板；2、漏电极；3、像素电极；4、有源层；5、栅极绝缘层；6、栅电极；7、保护层；8：源电极。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
需要说明的是，在本发明中，构图工艺，主要指包括涂胶、曝光、显影、刻蚀、光刻胶剥离等步骤的光刻工艺。源/漏电极，指源电极和漏电极。
如图2f所示，本发明实施例提供一种阵列基板，包括基板1和位于基板1上的多个像素单元，每个像素单元包括薄膜晶体管和像素电极3，薄膜晶体管包括源电极8、漏电极2、有源层4、栅极绝缘层5和栅电极6，其中，源电极8和漏电极2在所述基板1上相对设置并形成薄膜晶体管的沟道；有源层4位于源电极8、漏电极2以及沟道的上方；栅极绝缘层5和栅电极6依次设置在有源层4的上方；像素电极3位于像素单元中薄膜晶体管之外的区域并延伸至漏电极8的上方与漏电极2搭接。
优选地，该有源层4与栅极绝缘层5的形状和大小一致，并且栅绝缘层5位于有源层4的正上方。保持这一形状和位置关系，可以便于有源层4和栅极绝缘层5通过同一次构图工艺制作，有利于减少工艺制程。当然，有源层4与栅极绝缘层5的形状和大小也可以不保持一致，比如有源层4的面积大于栅极绝缘层5的面积，此时二者需要通过不同的构图工艺实现。
优选地，如图2f所示，像素电极3仅与所述漏电极2靠近像素电极3区域的一部分搭接，有源层4在漏电极2上方的区域一部分直接与漏电极2搭接、另一部分通过像素电极3与漏电极2连接。由于制作漏电极的金属一般比制作像素电极的材料具有更好的导电率，因此这一设计可以使有源层与漏电极形成更好的电接触，使薄膜晶体管具有更好的电学特性。当然，像素电极3也可以完全覆盖漏电极2，有源层通过像素电极3与漏电极实现连接；此时器件的性能比优选的实施例要稍差一些。
本实施例中的有源层4为氧化物半导体，较优地，采用金属氧化物IGZO材料制成。而像素电极3采用ITO(Indium Tin Oxides，氧化铟锡)材料制成。
另外，该阵列基板还可以包括保护层7，其位于栅电极6的上方，用于保护上述各结构层(如图2f所示)。当然，保护层7只是为了更好地对薄膜晶体管等器件进行保护，并非必须设置。
本发明实施例中，像素电极3与漏电极2搭接，使得电极直接相通，可省略漏电极2上VIA孔洞的刻蚀，简化了工艺步骤，提高加工效率。本发明实施例阵列基板结构，将有源层4设置在源电极8和漏电极2的上方，可有效避免源/漏电极在形成过程中对有源层造成破坏，且可省去现有技术中为了保护IGZO等金属氧化物有源层而设定的阻挡层，简化了工艺流程，提高了生产效率，降低了生产成本。
本领域的技术人员可以理解，当有源层为除氧化物半导体之外的其他半导体材料(如有机半导体、硅半导体)时，如果按现有技术将有源层设置于源/漏电极下方，也会存在背景技术中类似的在制作源电极和漏电极时，有源层被刻蚀的情况。因此，本发明实施例的上述技术方案，也适用于有机半导体、硅半导体等其他半导体作为有源层的阵列基板，以避免对有源层的破坏。
如图1所示，为本发明实施例阵列基板结构的制作工艺流程图，具体包括步骤：
步骤S1、在基板上通过第一次构图工艺形成包括源电极和漏电极的图形；
具体为：参考图2a，在基板1以蒸镀或沉积等方式形成一层金属层，采用普通掩模版经掩膜、曝光、刻蚀和光刻胶去除等工艺形成源电极8和漏电极2，该源电极8和漏电极2的厚度为2500埃。
步骤S2、在完成步骤S1的基板上通过第二次构图工艺形成包括像素电极3的图形，像素电极3与漏电极2搭接。
本实施例中像素电极可以采用ITO(Indium Tin Oxides，氧化铟锡)材料制成。参考图2b，一种具体方法为：在完成步骤S1的基板1上，沉积ITO层，采用掩模版经掩膜、曝光、刻蚀和光刻胶去除工艺形成像素电极3，该像素电极3的厚度为400埃。该像素电极3与漏电极2搭接。需要说明的是，优选地，在该步骤中，该像素电极3仅与漏电极2靠近像素电极区域的一部分进行搭接。
将像素电极3与漏电极2搭接，使得电极直接连通，可省略漏电极层2上对VIA孔洞的刻蚀，简化了工艺步骤，提高加工效率。
步骤S3、在完成步骤S2的基板上采用第三次构图工艺形成包括有源层4和栅极绝缘层5的图形；
本实施例中有源层4采用金属氧化物IGZO材料制成。一种具体的实现方法为：参考图2c-2d，在完成步骤S2的基板上，依次沉积IGZO层和氮化硅材质，采用普通掩膜版经掩模、曝光、刻蚀和光刻胶去除工艺形成包括有源层4和位于其上面的栅极绝缘层5图形，此种实现方式下，该有源层4图形和栅极绝缘层5图形的形状和大小一致；但若根据实际需求，该有源层4和栅极绝缘层5的大小也可以不同，比如有源层4的面积大于栅极绝缘层5的面积，此时二者需要通过两次不同的构图工艺实现或通过双色调掩摸工艺(如半色调掩摸工艺或灰色调掩摸工艺)来实现。
优选地，在该步骤中，与步骤S2中使像素电极3仅与漏电极2靠近像素电极区域的一部分进行搭接的优选方式相对应，通过第三次构图工艺使有源层4在漏电极2上方的区域一部分直接与漏电极2搭接、另一部分通过像素电极3与漏电极2连接。
步骤S4、在完成步骤S3的基板上采用第四次构图工艺形成包括栅电极的图形。
一种具体实施方式为：参考图2e，在完成步骤S3的基板上，沉积栅金属薄膜，采用普通掩模版经掩膜、曝光、刻蚀和光刻胶去除工艺形成栅电极6，该栅电极6的厚度为2200埃。
为了更好地保护阵列基板上的器件，本实施例还可以包括如下步骤：
即步骤S5，在完成步骤S4的基板上采用第五次构图工艺形成保护层。
具体为：参考图2f，在完成步骤S4的基板上，沉积一层保护层薄膜，采用普通掩模版经掩模、曝光、刻蚀和光刻胶去除工艺形成保护层7。
本发明实施例中，各步骤的具体实现方式，尤其其中关于形成膜层的方式以及膜层厚度的描述，仅仅为示例性说明，并非对技术方案的限制，本领域的技术人员可以根据实际需要进行设定和选择。
本实施例中阵列基板结构中各结构层的厚度随着液晶显示器尺寸的变化而变化，实施例中所列出的厚度仅为较优的厚度。
本领域的技术人员可以理解，当有源层为除氧化物半导体之外的其他半导体材料(如有机半导体、硅半导体)时，如果按现有技术将有源层设置于源/漏电极下方，也会存在背景技术中类似的在制作源电极和漏电极时，有源层被刻蚀的情况。因此，本发明实施例的上述技术方案，也适用于有机半导体、硅半导体等其他半导体作为有源层的阵列基板，以避免对有源层的破坏。
另外，本发明还提供一种显示装置，其包括本发明实施例中的阵列基板，所述显示装置可以为：液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
本发明提供的显示装置、阵列基板及其制作方法，将有源层设置在源/漏电极之上，可有效避免在制作源/漏电极过程中对有源层(尤其当有源层为IGZO等金属氧化物时)造成破坏。并且，当有源层为金属氧化物时，可省去现有技术中为了保护有源层而设定的阻挡层，简化了工艺流程，提高了生产效率且最大程度地降低了生产成本。另外，设置源/漏电极层与像素电极层直接接触，减少了VIA孔洞的刻蚀，简化了制作工艺步骤，再次节约生产成本。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。

Claims (11)

1.一种阵列基板，包括基板和位于所述基板上的多个像素单元，每个像素单元包括薄膜晶体管和像素电极，其特征在于，
所述薄膜晶体管包括源电极、漏电极、有源层、栅极绝缘层和栅电极，其中，
所述源电极和漏电极在所述基板上相对设置并形成薄膜晶体管的沟道；
所述有源层位于所述源电极、漏电极以及沟道的上方；
所述栅极绝缘层和栅电极依次设置在所述有源层的上方；
所述像素电极位于像素单元中薄膜晶体管之外的区域并延伸至所述漏电极的上方与所述漏电极搭接。
2.如权利要求1所述的阵列基板，其特征在于，所述有源层与所述栅极绝缘层的形状和大小一致，并且所述栅绝缘层位于所述有源层的正上方。
3.如权利要求1所述的阵列基板，其特征在于，所述像素电极仅与所述漏电极靠近像素电极区域的一部分搭接，所述有源层在漏电极上方的区域一部分直接与漏电极搭接、另一部分通过像素电极与漏电极连接。
4.如权利要求1-3任一项所述的阵列基板，其特征在于，所述有源层为氧化物半导体。
5.如权利要求1-3任一项所述的阵列基板，其特征在于，还包括位于所述栅电极的上方的保护层。
6.一种显示装置，其特征在于，包括如权利要求1-5任一项所述的阵列基板。
7.一种阵列基板的制作方法，其特征在于，包括：
步骤S1、在基板上通过第一次构图工艺形成包括源电极和漏电极的图形；
步骤S2、在完成步骤S1的基板上通过第二次构图工艺形成包括像素电极的图形，所述像素电极与所述漏电极搭接；
步骤S3、在完成步骤S2的基板上采用第三次构图工艺形成包括有源层和栅极绝缘层的图形；
步骤S4、在完成步骤S3的基板上采用第四次构图工艺形成包括栅电极的图形。
8.如权利要求7所述的阵列基板的制作方法，其特征在于，步骤S3具体为：
依次沉积有源层和栅极绝缘层薄膜，采用普通掩模板通过一次构图工艺同时形成包括有源层和栅极绝缘层的图形，所述有源层与所述栅极绝缘层的形状和大小一致。
9.如权利要求7所述的阵列基板的制作方法，其特征在于，
在步骤S2中，通过第二次构图工艺使所述像素电极仅与所述漏电极靠近像素电极区域的一部分搭接；
在步骤S3中，通过第三次构图工艺使所述有源层在漏电极上方的区域一部分直接与漏电极搭接、另一部分通过像素电极与漏电极连接。
10.如权利要求7所述的阵列基板的制作方法，其特征在于，所述有源层为氧化物半导体。
11.如权利要求7所述的阵列基板的制作方法，其特征在于，在所述步骤S4之后还包括步骤S5，在完成步骤S4的基板上采用第五次构图工艺形成保护层。
CN201210088834.3A 2012-03-29 2012-03-29 一种显示装置、阵列基板及其制作方法 Active CN102629611B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210088834.3A CN102629611B (zh) 2012-03-29 2012-03-29 一种显示装置、阵列基板及其制作方法
PCT/CN2012/084537 WO2013143294A1 (zh) 2012-03-29 2012-11-13 阵列基板、其制作方法以及显示装置
US13/824,764 US9230995B2 (en) 2012-03-29 2012-11-13 Array substrate, manufacturing method thereof and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210088834.3A CN102629611B (zh) 2012-03-29 2012-03-29 一种显示装置、阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN102629611A true CN102629611A (zh) 2012-08-08
CN102629611B CN102629611B (zh) 2015-01-21

Family

ID=46587834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210088834.3A Active CN102629611B (zh) 2012-03-29 2012-03-29 一种显示装置、阵列基板及其制作方法

Country Status (3)

Country Link
US (1) US9230995B2 (zh)
CN (1) CN102629611B (zh)
WO (1) WO2013143294A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956714A (zh) * 2012-10-19 2013-03-06 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制造方法、阵列基板及显示装置
CN103018990A (zh) * 2012-12-14 2013-04-03 京东方科技集团股份有限公司 一种阵列基板和其制备方法、及液晶显示装置
CN103094354A (zh) * 2013-01-28 2013-05-08 合肥京东方光电科技有限公司 阵列基板及其制造方法、显示装置
WO2013143294A1 (zh) * 2012-03-29 2013-10-03 京东方科技集团股份有限公司 阵列基板、其制作方法以及显示装置
US20150162389A1 (en) * 2013-09-27 2015-06-11 Boe Technology Group Co., Ltd. Touch organic light emitting diode display device and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1945811A (zh) * 2005-10-09 2007-04-11 中华映管股份有限公司 一种有源矩阵有机发光二极管面板的制作方法
CN101894807A (zh) * 2009-05-22 2010-11-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102244034A (zh) * 2010-05-14 2011-11-16 北京京东方光电科技有限公司 阵列基板及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3516441B2 (ja) * 2000-07-10 2004-04-05 インターナショナル・ビジネス・マシーンズ・コーポレーション アクティブマトリックス基板、表示装置、およびアクティブマトリックス基板の製造方法
CN1499643A (zh) * 2002-11-11 2004-05-26 友达光电股份有限公司 主动式有机发光显示器及其制造方法
KR100647774B1 (ko) * 2004-11-04 2006-11-23 엘지.필립스 엘시디 주식회사 폴리 실리콘형 박막 트랜지스터 기판 및 제조 방법
CN1925135A (zh) * 2005-08-30 2007-03-07 中华映管股份有限公司 一种有源矩阵有机发光二极管面板的制作方法
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101363714B1 (ko) * 2006-12-11 2014-02-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법
TWI521292B (zh) * 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
KR20090075554A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 액정 표시 장치와 그 제조 방법
CN102629611B (zh) * 2012-03-29 2015-01-21 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1945811A (zh) * 2005-10-09 2007-04-11 中华映管股份有限公司 一种有源矩阵有机发光二极管面板的制作方法
CN101894807A (zh) * 2009-05-22 2010-11-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102244034A (zh) * 2010-05-14 2011-11-16 北京京东方光电科技有限公司 阵列基板及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013143294A1 (zh) * 2012-03-29 2013-10-03 京东方科技集团股份有限公司 阵列基板、其制作方法以及显示装置
US9230995B2 (en) 2012-03-29 2016-01-05 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof and display device
CN102956714A (zh) * 2012-10-19 2013-03-06 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制造方法、阵列基板及显示装置
CN103018990A (zh) * 2012-12-14 2013-04-03 京东方科技集团股份有限公司 一种阵列基板和其制备方法、及液晶显示装置
CN103018990B (zh) * 2012-12-14 2015-12-02 京东方科技集团股份有限公司 一种阵列基板和其制备方法、及液晶显示装置
US9632382B2 (en) 2012-12-14 2017-04-25 Boe Technology Group Co., Ltd. Array substrate comprising a barrier layer pattern and the method for manufacturing the same, and liquid crystal display device
CN103094354A (zh) * 2013-01-28 2013-05-08 合肥京东方光电科技有限公司 阵列基板及其制造方法、显示装置
CN103094354B (zh) * 2013-01-28 2015-08-12 合肥京东方光电科技有限公司 阵列基板及其制造方法、显示装置
US20150162389A1 (en) * 2013-09-27 2015-06-11 Boe Technology Group Co., Ltd. Touch organic light emitting diode display device and manufacturing method thereof
US9640593B2 (en) * 2013-09-27 2017-05-02 Boe Technology Group Co., Ltd. Touch organic light emitting diode display device and manufacturing method thereof

Also Published As

Publication number Publication date
US9230995B2 (en) 2016-01-05
CN102629611B (zh) 2015-01-21
WO2013143294A1 (zh) 2013-10-03
US20140125901A1 (en) 2014-05-08

Similar Documents

Publication Publication Date Title
CN108231795B (zh) 阵列基板、制作方法、显示面板及显示装置
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US9368635B2 (en) Array substrate, method for manufacturing the same and display device
US10998342B2 (en) Array substrate and manufacturing method thereof
CN102654698B (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
CN100505221C (zh) 液晶显示器的半导体结构及其制作方法
CN102629611B (zh) 一种显示装置、阵列基板及其制作方法
US9553176B2 (en) Semiconductor device, capacitor, TFT with improved stability of the active layer and method of manufacturing the same
US11355519B2 (en) Array substrate, manufacturing method thereof, and display device
CN102655155A (zh) 阵列基板及其制造方法和显示装置
CN102629585A (zh) 一种显示装置、薄膜晶体管、阵列基板及其制造方法
WO2013170605A1 (zh) 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
CN108231671A (zh) 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置
EP3089214B1 (en) Array substrate and manufacturing method thereof, and display device
JP2003241687A (ja) 薄膜トランジスタ装置及びその製造方法
CN103022149A (zh) 薄膜晶体管、阵列基板及制造方法和显示器件
CN101504947A (zh) 半导体器件、电光装置、电子设备及其制造方法
CN111755462B (zh) 阵列基板及其制造方法
CN104409462A (zh) 阵列基板及其制造方法、显示装置
US10957713B2 (en) LTPS TFT substrate and manufacturing method thereof
CN104465670A (zh) 一种阵列基板及其制作方法、显示装置
CN212517205U (zh) 低温多晶氧化物阵列基板
CN105679775A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
CN100483233C (zh) 平面显示器的像素结构及其制造方法
CN111725243A (zh) 低温多晶氧化物阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant