CN102623050A - 半导体集成电路及存储器系统 - Google Patents

半导体集成电路及存储器系统 Download PDF

Info

Publication number
CN102623050A
CN102623050A CN201110275390XA CN201110275390A CN102623050A CN 102623050 A CN102623050 A CN 102623050A CN 201110275390X A CN201110275390X A CN 201110275390XA CN 201110275390 A CN201110275390 A CN 201110275390A CN 102623050 A CN102623050 A CN 102623050A
Authority
CN
China
Prior art keywords
register
unit
data
input
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110275390XA
Other languages
English (en)
Inventor
西山隆英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102623050A publication Critical patent/CN102623050A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供半导体集成电路及存储器系统。根据实施方式，半导体集成电路具备：输入寄存器，其对从存储单元阵列读取的第1单位的数据以第2单位进行保存；位状态计数器，其对所述输入寄存器所保存的所述数据的位状态进行计数；帧大小设定寄存器，其保存所述第1单位；输入数据计数器，其判断输入于所述输入寄存器的所述数据的总数是否达到了所述第1单位；累计电路，其对由所述位状态计数器计数得到的值进行累计；阈值寄存器，其保存用于判断是否对所述存储单元阵列的擦除区域进行了存取的阈值；比较电路，其对所述累计电路的累计值与所述阈值进行比较，判断是否对所述擦除区域进行了存取；以及结果存储寄存器，其保存所述比较电路的结果。

Description

半导体集成电路及存储器系统
本申请基于2011年1月28日提交的日本专利申请2011-16261并要求其优先权，该日本专利申请的全部内容以引用的方式结合在本申请中。
技术领域
本说明书所描述的实施方式总体涉及半导体集成电路及存储器系统。
背景技术
在NAND闪存等非易失性半导体存储器中，为了防止因读取工作的反复所引起的读取干扰，期望构成读取次数尽可能少的系统。但是，在以往的系统中，在发生了读取错误时，存在检查是否对擦除区域进行了存取的处理。在该处理中，由于进行再次的读取工作(重试)，所以会助长读取干扰的发生并且使等待时间劣化。
发明内容
本发明的实施方式，实现由读取干扰的抑制引起的可靠性的提高和由等待时间的改善引起的存取性提高。
根据实施方式，半导体集成电路包括：输入寄存器，其对从存储单元阵列读取的第1单位的数据以第2单位进行保存；位状态计数器，其对所述输入寄存器所保存的所述数据的位状态进行计数；帧大小设定寄存器，其保存所述第1单位；输入数据计数器，其判断输入于所述输入寄存器的所述数据的总数是否达到了所述第1单位；累计电路，其对由所述位状态计数器计数得到的值进行累计；阈值寄存器，其保存用于判断是否对所述存储单元阵列的擦除区域进行了存取的阈值；比较电路，其对所述累计电路的累计值与所述阈值进行比较，判断是否对所述擦除区域进行了存取；以及结果存储寄存器，其保存所述比较电路的结果。
根据本发明的实施方式，能够实现由读取干扰的抑制引起的可靠性的提高和由等待时间的改善引起的存取性提高。
附图说明
图1是表示存储器系统的图。
图2是表示读取错误发生时的中断处理的流程图。
图3是表示存储器系统的图。
图4是表示擦除区域判断电路的图。
图5是表示读取错误发生时的中断处理的流程图。
图6是表示阈值寄存器的图。
图7是表示错误帧寄存器的图。
图8以及图9是表示结果存储寄存器的图。
图10是表示作为应用例的存储器系统的图。
具体实施方式
以下，参照附图说明实施例。
首先，关于作为前提的存储器系统进行说明。
图1表示存储器系统。
存储器控制器11控制非易失性半导体存储器12的读取工作。存储器控制器11，根据命令信号CMD，若对非易失性半导体存储器12指示读取工作，则从非易失性半导体存储器12读取数据DAT。存储器控制器11具有ECC(error correct circuit：纠错电路)13。
接着，说明由该存储器系统引起的读取错误发生时的处理。
图2表示读取工作的流程图。
读取工作，在进行了预定的寄存器设定之后执行，所述预定的寄存器设定是从非易失性半导体存储器的数据读取所需的设定(步骤ST1～ST2)。
在ECC中的错误纠正(例如BCH解码)中，在错误纠正通过了时，判断为作为读取对象的页是使用页(used page)。相对于此，在ECC中的错误纠正失败了时(发生了读取错误时)，进行检查作为读取对象的页是否是擦除页的处理(步骤ST3)。
在该处理中，对发生了读取错误的页进行再次的读取工作(重试)。再次的读取工作，也在进行了从非易失性半导体存储器的数据读取所需的预定的寄存器设定之后执行(步骤ST4～ST5)。
在ECC中确认通过再次的读取工作读取的数据的内容，判断作为读取对象的页是否是擦除页。如果所读取的数据的位状态表示擦除级别则判断为擦除页(erased page)，如果不是则作为真正的读取错误、即芯片不良(chip fail)而转移到接着的处理(步骤ST6)。
之所以在以上的读取工作中会成为问题，在于在发生了读取错误时，为了检查是否对擦除区域进行了存取而进行再次的读取工作(重试)。该再次的读取，会助长读取干扰的发生而使可靠性低下，并且会使等待时间劣化而使存储性能变差。
如从以上可以明了，作为发生了读取错误时的处理，以下功能不可或缺：为了减少读取次数并实现由读取干扰的抑制引起的可靠性的提高和由等待时间的改善引起的存取性能的提高，在最初的读取工作中，可以判断对擦除区域进行了存取的情况。
图3表示实施例所涉及的存储器系统。
该存储器系统的特征在于具有擦除区域判断电路16这一点，该擦除区域判断电路16通过1次的读取工作，可以判断从非易失性半导体存储器12读取的数据是否存在于擦除区域。擦除区域判断电路16有如下功能：以作为ECC中的错误纠正单位的帧大小为单位识别从非易失性半导体存储器12读取的数据的位状态，在发生了读取错误时，可以不进行再次的读取工作(重试)，而转移到读取错误处理。由此，可实现由读取干扰的抑制引起的可靠性的提高和由等待时间的改善引起的存取性能的提高。
另外，关于ECC13，与图1的存储器系统相同。另外，在实施例中，ECC13以及擦除区域判断电路16，被配置于存储器控制器11内，但是也可以配置于存储器控制器11以外的区域、例如非易失性半导体存储器12内。
图4表示擦除区域判断电路。
在本例中，说明擦除区域判断电路16配置于存储器控制器11内的例子。
从非易失性半导体存储器，以第1单位(位数)读出读取数据。第1单位，例如是帧大小单位，其依非易失性半导体存储器的种类(例如多值单元(MLC：multi-level cell)、2值单元(SLC：single-level cell)等)而不同。
输入寄存器21，以第2单位保存从非易失性半导体存储器(例如NAND闪存)读取的第1单位的数据。
例如，从非易失性半导体存储器读取的第1单位的数据，按每第2单位从非易失性半导体存储器被传送至存储器控制器内的擦除区域判断电路。输入寄存器21，依次保存该第2单位的数据。在该情况下，若设定为以1周期进行第2单位的数据的传送，则通过多个周期(≥第1单位/第2单位)，将第1单位的数据的全部输入到输入寄存器21。
位状态计数器22，对输入寄存器21所保存的数据的位状态进行计数。在此，所谓位状态，是各位的值为“0”或“1”的状态。例如，位状态计数器22，对输入寄存器21所保存的多个位之中的“0”或“1”的数量进行计数。
累计电路33，直到输入至输入寄存器21的数据的总数达到第1单位为止，对由位状态计数器22计数得到的值进行累计。
例如，加法器24将由位状态计数器22计数得到的值相加n次(n是自然数，n＞第1单位/第2单位)。累计寄存器23保存加法器24的输出。结果，将累计寄存器23、加法器24及选择器25的循环反复n次，将位状态计数器22的计数值累计于累计寄存器23。
帧大小设定寄存器26，保存从非易失性半导体存储器读取的数据的单位、即第1单位(帧大小单位)。这在控制器11对非易失性半导体存储器指示读取工作之前进行。例如，由于根据要存取的数据存在于2值区域还是存在于多值区域，可以识别帧大小单位，所以可将其预先保存于帧大小设定寄存器26。
阈值寄存器27保存用于判断是否对擦除区域进行了存取的阈值。例如，若假定擦除状态为“1”，则在对擦除区域进行了存取时，从非易失性半导体存储器读取的数据的大部分应该为“1”。
因此，例如在第1单位之中“0”的数量不足x个(x为自然数)时判断为对擦除区域进行了存取时，在阈值寄存器27中保存x，位状态计数器22对“0”的数量进行计数(例1)。
另外，在第1单位之中“1”的数量超过y个(y为自然数)时判断为对擦除区域进行了存取时，在阈值寄存器27中保存y，位状态计数器22对“1”的数量进行计数(例2)。
输入数据计数器28，对从非易失性半导体存储器输入于输入寄存器21的读取数据(输入数据)进行计数，在其达到了第1单位时，对比较电路29进行指示，使其对由位状态计数器22计数得到的值的累计值与阈值寄存器27的阈值进行比较。
比较电路29，在上述例1时，如果累计值(“0”的数量)不足x个，则判断为对擦除区域进行了存取，如果累计值(“0”的数量)大于等于x个，则判断为对使用区域进行了存取。该结果按每第1单位保存于结果存储寄存器30。
另外，比较电路29，在上述例2时，如果累计值(“1”的数量)超过y个，则判断为对擦除区域进行了存取，如果累计值(“1”的数量)小于等于y个，则判断为对使用区域进行了存取。该结果按每第1单位保存于结果存储寄存器30。
另外，输入数据计数器28，在从非易失性半导体存储器输入于输入寄存器21的读取数据(输入数据)达到了第1单位时，暂时切换为选择器25，将累计寄存器23复位。
而且，在本例中，在从非易失性半导体存储器输入于输入寄存器21的读取数据(输入数据)达到了第1单位时，对由位状态计数器22计数得到的值的累计值与阈值寄存器27的阈值进行比较。
但是，在上述例1中，也可以在累计值(“0”的数量)成为大于等于x个的时刻，立即判断为对使用区域进行了存取，并将该结果存储于结果存储寄存器30(例3)。
同样地，在上述例2时，也可以在累计值(“1”的数量)超过了y个的时刻，立即判断为对擦除区域进行了存取，并将该结果存储于存储寄存器30(例4)。
在这些例3以及例4中，由于在输入于输入寄存器21的读取数据(输入数据)达到第1单位之前，能够判断是否对擦除区域进行了存取，所以能够实现由等待时间的改善引起的进一步存取性能的提高。
例如，在例4中，能够在从非易失性半导体存储器的数据读取完成之前判断为对擦除区域进行了存取，能够中断从擦除区域的数据读取。具体地，如果在从非易失性半导体存储器读取第1单位的读取数据的过程中累计值(“1”的数量)超过y个，则能够在此时刻判断为对擦除区域进行了存取，能够省略从非易失性半导体存储器的剩余的第1单位的读取数据的读取。
另外，在通过数据求反电路对读取数据求反之后，也可以进行与上述例1～例4同样的处理。
另一方面，ECC13中的错误纠正处理与擦除区域判断电路16中的处理，需要互相协作。
在ECC13中，以帧大小单位、即第1单位执行错误纠正处理。例如，在如存储器系统利用2值数据以及多值数据的双方的情况等那样帧大小单位变化时，存储器控制器11具备多个ECC或错误纠正处理的大小可变的ECC。
与该ECC13中的处理单位(第1单位)配合地设定帧大小设定寄存器26的值。另外，在发生了读取错误时，将发生了读取错误的帧(第1单位)的位置保存于错误帧寄存器31。
控制器11，在读取工作中，经由控制总线32，确认错误帧寄存器31的信息，由此关于预定帧能够确认是否发生了读取错误。另外，控制器11，在发生了读取错误时，通过参考结果存储寄存器30的值，立即能够判断该预定帧的读取错误是因对擦除区域进行了访问引起的错误还是真正的读取错误(芯片不良)，能够转移到接着的处理。
这样，由于在ECC13与擦除区域判断电路16之间相互进行充分的协作，所以能够实现由读取干扰的抑制引起的可靠性的提高和由等待时间的改善引起的存取性能的提高。
接着，说明由该存储器系统进行的读取错误发生时的处理。
图5表示读取工作的流程图。
读取工作，在进行了预定的寄存器设定之后执行，所述预定的寄存器设定为从非易失性半导体存储器的数据读取所需的设定。另外，在发生了读取错误时，进行是否执行判断处理的寄存器设定，所述判断处理是判断是否对擦除区域进行了存取的处理(擦除区域判断处理)(步骤ST1～ST2)。
在进行擦除区域判断处理时，对帧大小设定寄存器设定从存储单元阵列(例如非易失性半导体存储器)读取的读取数据(输入数据)的单位(第1单位)。另外，对阈值寄存器设定用于判断是否对擦除区域进行了存取的阈值。
在此，将擦除区域判断设定为开启。另外，在本例中，说明在对来自非易失性半导体存储器的读取数据求反后进行由擦除区域判断电路进行的判断的例子。即，说明若将数据求反前的擦除状态设定为“1”，则对数据求反后的第1单位内的“0”的数量进行累计，并判断该累计值是否超过了y个的例子(相当于将上述例2的“1”置换为“0”的例子)。
例如，图6中示出阈值寄存器的例子。
用于判断是否对擦除区域进行了存取的阈值，根据第1单位内所存在的“0”的数量而设定。例如，若假定第1单位包含1024(210)位+冗余位(包含用于ECC的奇偶校验位)，则阈值寄存器能够通过32位bit0～bit31之中的低位的11位bit0～bit10设定阈值。
阈值，根据非易失半导体存储器的种类、特性等而确定。
另外，在第1单位为可变值时，需要具有关于第1单位的最大值能够设定阈值的充分的位数。例如，在第1单位选择性地具有1024(210)位+冗余位以及512(29)位+冗余位之中的1个时，阈值寄存器需要具有能够设定第1单位的最大值的11位bit0～bit10。
在本例中，用于判断是否对擦除区域进行了存取的阈值的位符号为ERTHOV[10:0]，阈值的读取由Read(R)表现，阈值的写入由Write(W)表现。另外，将阈值寄存器的最高位位bit31设定为表示擦除区域判断的开启或关闭的区域。擦除区域判断的位符号为ERCNTE N，擦除区域判断的读取由Read(R)表现，擦除区域判断的写入由Write(W)表现。
另外，在本例中，阈值ERTHOV[10:0]以及擦除区域判断ERCNTE N共同表示写入前的复位状态“0”。
接着，在ECC中的错误纠正(例如BCH解码)中，在第1单位的错误纠正通过了时，判断为该第1单位处于使用页(used page)内。相对于此，在ECC中的第1单位的错误纠正失败了时(发生了读取错误时)，检查该第1单位是否处于擦除页内。
该检查，如果参考擦除区域判断电路内的结果存储寄存器的值，则可立即结束。
并且，如果结果存储寄存器的值表示处于擦除页内则判断为擦除页(erased page)，如果不是则作为真正的读取错误、即芯片不良(chip fail)而转移到接着的处理(步骤ST3)。
例如，图7中示出错误帧寄存器的例子。
错误帧寄存器，例如需要具有用于规定从存储单元阵列以第1单位读取的读取数据的数量(例如，相当于1页内的帧数)的充分的位数。例如，在1页包含64k位、1帧(第1单位)包含1k位时，从存储单元阵列以第1单位读取的读取数据的数量(帧数)为64个。
因而，在此情况下，如图7所示，错误帧寄存器通过32位bit0～bit31之中的低位的6位bit0～bit5，确定从存储单元阵列读取的帧(第1单位)的位置。
在本例中，错误帧寄存器的位符号为ERRFRAME[5:0]，错误帧寄存器的读取由Read(R)表现，错误帧寄存器的写入由Write(W)表现。另外，在本例中，错误帧寄存器ERRFRAME[5:0]表示写入前的复位状态“0”。
另外，图8以及图9中示出结果存储寄存器的例子。
该结果存储寄存器，与图7的错误帧寄存器相对应。即，在图7的例子中，从存储单元阵列以第1单位读取的读取数据的数量(帧数)为64个。
因此，如图8以及图9所示，结果存储寄存器具有64位bit0～bit31×2的量。
在本例中，结果存储寄存器的位符号为ERF[63:0]，结果存储寄存器的读取由Read(R)表现，结果存储寄存器的写入由Write(W)表现。另外，在本例中，结果存储寄存器ERF[63:0]表示写入前的复位状态“0”。
这样，在ECC中的第1单位的错误纠正失败了时(发生了读取错误时)，通过参考擦除区域判断电路内的结果存储寄存器的值，能够立即检查该第1单位是否处于擦除页内。
而且，在对擦除页进行了存取时，必定出现读取错误。
究其原因，是因为：作为ECC中的错误纠正的单位的第1单位(帧大小单位)的数据构成，除了用户数据之外还必定包括奇偶校验位。因此，由于在第1单位为擦除状态时，奇偶校验位也成为擦除状态，所以ECC中的错误纠正，因奇偶校验位不适合而必定成为读取错误。
以上，由于当在ECC中发生了第1单位的读取错误时，仅参考擦除区域判断电路内的结果存储寄存器的值，便能够立即检查该第1单位是否处于擦除页内，所以无需再次的读取工作(重试)，结果，通过读取错误处理的高速化，能够实现由读取干扰的抑制引起的可靠性的提高和由等待时间的改善引起的存取性能的提高。
此外，确定结果存储寄存器的值的擦除区域判断处理，与读取工作(步骤ST2～ST3)并行进行。
例如，若各寄存器的设定结束，开始读取工作，则第1单位(例如1024位+冗余位)的读取数据在数据求反后，按每第2单位(例如8位)依次输入到输入寄存器。
并且，根据在输入寄存器最初保存的第2单位计算“0”的数量，并将其保存于累计寄存器。同样地，根据在输入寄存器接着保存的第2单位计算“0”的数量，并将其与累计寄存器的值相加，将其结果再次保存于累计寄存器。例如，直到对输入寄存器输入的读取数据的总数达到第1单位为止，重复这样的工作。
另外，由输入数据计数器获得的计数值，若达到帧大小设定寄存器中所设定的值(例如第1单位)，则通过比较电路，对累计电路的累计值与阈值寄存器的阈值进行比较。
例如，当在第1单位的序号(帧序号)No.3中发生了读取错误时，图7的错误帧寄存器ERRFRAME[5:0]的值，成为表示第1单位的序号(帧序号)No.3的值ERRFRAME[5:0]＝000011。
与此并行，在第1单位的序号(帧序号)No.3中，在累计值＞阈值(y个)时，由于判断为对擦除区域进行了存取，所以图8以及图9的结果存储寄存器ERF3值被设定为“1”。另外，在第1单位的序号(帧序号)No.3中，在累计值≤阈值(y个)时，由于没有判断为对擦除区域进行了存取，所以图8以及图9的结果存储寄存器ERF3的值被设定为“0”。
并且，存储器控制器，若根据ERRFRAME[5:0]＝000011确认在第1单位的序号(帧序号)No.3中发生了读取错误，则参考结果存储寄存器的ERF3的值，判断第1单位的序号(帧序号)No.3的读取错误是因对擦除区域进行了存取所引起的错误还是真正的读取错误。
另外，读取数据逐次作为解码数据被输入于ECC，但是在输入于ECC之前，将被进行了随机化处理的数据恢复为原始数据而进行解码处理。所谓该随机化处理，进行下述工作：在向NAND型闪存的写入工作中，通过将写入的数据分散，来抑制特定的数据模式的写入状态，提高工作可靠性。因此，需要读取数据在输入于ECC之前进行随机化解除，此后输入于ECC而进行解码处理。在随机化解除后的数据作为第1单位(帧大小)的数据输入于ECC的时刻，开始解码处理。另外，与之并行地，将从NAND型闪存读取的原始的数据作为读取数据逐次输入于擦除区域判断电路。与之并行地，读取数据逐次被输入于擦除区域判断电路。并且，在对擦除区域判断电路输入第1单位(帧大小)的数据的时刻，开始判断是否对擦除区域进行了存取。
若在ECC中正常地结束解码处理，则由于没有产生读取错误，所以继续关于接着的第1单位进行ECC的解码处理。相对于此，若由于某种原因发生读取错误，则暂时地停止ECC的解码处理，通过中断处理确认其原因。
关于读取错误是否是对擦除区域进行了存取的错误，如果使用实施例的擦除区域判断电路，则能够容易地判断。
图10表示作为实施例的应用例的存储器系统。
在本例中，关于使用了存储卡的系统进行说明，但是实施例也可以应用于其他的存储器系统(例如，SSD：solid state drive(固态驱动器)、USB存储器等)。另外，在图10中，CMD为命令，DAT[7:0]为读取或写入数据，CLK为时钟。
存储卡41构成具备存储器控制器A和非易失性半导体存储器B的存储器系统。另外，可以安装存储卡41的电子设备(例如数字照相机等)构成具备存储卡41及主控制器42的存储器系统。
若从主控制器42对存储卡41发出读取命令，则执行从非易失性半导体存储器B的数据读取。并且，例如在存储器控制器A具有实施例的擦除区域判断电路时，若发生读取错误，则存储器控制器A通过中断请求或其他方法(寄存器的轮询工作)，识别错误帧寄存器的信息。
存储器控制器A，确认发生了读取错误的帧，并且进行擦除区域判断电路内的结果存储寄存器的检查。并且，在与发生了读取错误的帧相对应的结果存储寄存器的值为设置状态(“1”状态)时，判断为读取错误是因对擦除区域进行了存取所引起的错误，并前进至接着的处理。
以上，根据实施例，擦除区域判断电路具有如下功能：以ECC中的错误纠正单位、即帧大小单位识别从存储单元阵列读取的数据的位状态，在发生了读取错误时，可以不进行再次的读取工作(重试)，而转移到读取错误处理。由此，可实现由读取干扰的抑制引起的可靠性的提高和由等待时间的改善引起的存取性能的提高。
虽然描述了几种实施方式，但是这些实施方式仅是作为例子而呈现的，而并不是要限定本发明的范围。事实上，这里描述的新方法和系统也可以以其他各种方式实施，进而，在不脱离本发明的思想的范围，可以对这里描述的方法和系统的形式进行各种省略、置换和变形。所附权利要求及其均等的范围旨在覆盖这样的方式或变形以落入本发明的范围和思想。

Claims (20)

1.一种半导体集成电路，包括：
输入寄存器，其对从存储单元阵列读取的第1单位的数据以第2单位进行保存；
位状态计数器，其对所述输入寄存器所保存的所述数据的位状态进行计数；
帧大小设定寄存器，其保存所述第1单位；
输入数据计数器，其判断输入于所述输入寄存器的所述数据的总数是否达到了所述第1单位；
累计电路，其对由所述位状态计数器计数得到的值进行累计；
阈值寄存器，其保存用于判断是否对所述存储单元阵列的擦除区域进行了存取的阈值；
比较电路，其对所述累计电路的累计值与所述阈值进行比较，判断是否对所述擦除区域进行了存取；以及
结果存储寄存器，其保存所述比较电路的结果。
2.根据权利要求1所述的半导体集成电路，其中：
所述比较电路，在输入于所述输入寄存器的所述数据的总数达到了所述第1单位时，对所述累计电路的累计值与所述阈值进行比较，判断是否对所述擦除区域进行了存取。
3.根据权利要求1所述的半导体集成电路，其中：
所述比较电路，在输入于所述输入寄存器的所述数据的总数达到所述第1单位之前，对所述累计电路的累计值与所述阈值进行比较，判断是否对所述擦除区域进行了存取。
4.根据权利要求1所述的半导体集成电路，其中：
所述第1单位为可变值。
5.根据权利要求1所述的半导体集成电路，还包括：
ECC，其以所述第1单位进行错误纠正处理；以及
错误帧寄存器，其按每一所述第1单位保存所述ECC中的读取错误；
其中，所述结果存储寄存器，按每一所述第1单位保存表示是否对所述擦除区域进行了存取的所述结果。
6.根据权利要求5所述的半导体集成电路，其中：
在通过所述错误帧寄存器确认在所述第1单位中发生了所述读取错误时，通过所述结果存储寄存器判断所述第1单位的所述读取错误是否是因对所述擦除区域进行了存取所引起的错误。
7.根据权利要求1所述的半导体集成电路，其中：
所述阈值寄存器，作为所述阈值存储不处于擦除状态的位的数量x；
所述比较电路，在所述累计值比所述数量x小时，判断为对所述擦除区域进行了存取。
8.根据权利要求1所述的半导体集成电路，其中：
所述阈值寄存器，作为阈值存储处于擦除状态的位的数量y；
所述比较电路，在所述累计值比所述数量y大时，判断为对所述擦除区域进行了存取。
9.根据权利要求1所述的半导体集成电路，其中：
所述累计电路的所述累计值，在输入于所述输入寄存器的所述数据的总数达到了所述第1单位时被复位。
10.一种存储器系统，包括：
非易失性半导体存储器；以及
存储器控制器，其对所述存储器输出命令信号，从所述存储器输入数据；
其中，所述存储器控制器包括权利要求1所述的半导体集成电路。
11.一种存储器系统，包括：
非易失性半导体存储器；以及
存储器控制器，其控制所述存储器，并包括权利要求1所述的半导体集成电路和ECC，所述半导体集成电路还包括随机激活或非激活电路；
所述存储器控制器被配置为：
将从所述存储单元阵列读取的所述第1单位的随机化了的数据以第2单位保存于所述输入寄存器内；以及
关于保存于所述输入寄存器内的所述随机化了的数据，并行执行错误纠正处理和擦除区域检测；
所述错误纠正处理包括：
通过所述随机激活或非激活电路将所述随机化了的数据恢复为原始数据；以及
关于从所述随机化了的数据恢复后的原始数据，以所述第1单位进行错误纠正处理；
所述擦除区域检测包括：
通过所述位状态计数器对所述输入寄存器所保存的所述随机化了的数据的位状态进行计数；以及
基于由所述位状态计数器计数得到的值判断是否对所述擦除区域进行了存取。
12.根据权利要求11所述的存储器系统，其中：
所述擦除区域检测还包括：
通过所述帧大小设定寄存器保存所述第1单位；
通过所述输入数据计数器判断输入于所述输入寄存器的所述随机化了的数据的总数是否达到了所述第1单位；
将由所述位状态计数器计数得到的值累计于所述累计电路内；
将用于判断是否对所述存储单元阵列的擦除区域进行了存取的阈值保存于所述阈值寄存器内；
通过所述比较电路，对所述累计电路的累计值与所述阈值进行比较，判断是否对所述擦除区域进行了存取；以及
将所述比较电路的结果保存于所述结果存储寄存器内。
13.根据权利要求12所述的存储器系统，其中：
所述比较电路，在输入于所述输入寄存器的所述随机化了的数据的总数达到了所述第1单位时，对所述累计电路的累计值与所述阈值进行比较，判断是否对所述擦除区域进行了存取。
14.根据权利要求12所述的存储器系统，其中：
所述比较电路，在输入于所述输入寄存器的所述随机化了的数据的总数达到所述第1单位之前，对所述累计电路的累计值与所述阈值进行比较，判断是否对所述擦除区域进行了存取。
15.根据权利要求12所述的存储器系统，其中：
所述存储器控制器被配置为：
将所述ECC中的读取错误按每一所述第1单位保存于错误帧寄存器内；以及
将表示是否对所述擦除区域进行了存取的所述结果按每一所述第1单位保存于所述结果存储寄存器内。
16.根据权利要求15所述的存储器系统，其中：
在通过所述错误帧寄存器确认在所述第1单位中发生了所述读取错误时，通过所述结果存储寄存器判断所述第1单位的所述读取错误是否是因对所述擦除区域进行了存取所引起的错误。
17.根据权利要求12所述的存储器系统，其中：
所述阈值寄存器，作为所述阈值存储不处于擦除状态的位的数量x；
所述比较电路，在所述累计值比所述数量x小时，判断为对所述擦除区域进行了存取。
18.根据权利要求12所述的存储器系统，其中：
所述阈值寄存器，作为阈值存储处于擦除状态的位的数量y；
所述比较电路，在所述累计值比所述数量y大时，判断为对所述擦除区域进行了存取。
19.根据权利要求12所述的存储器系统，其中：
所述累计电路的所述累计值，在输入于所述输入寄存器的所述随机化了的数据的总数达到了所述第1单位时被复位。
20.根据权利要求12所述的存储器系统，其中：
所述原始数据，在通过所述ECC进行了处理之后由所述随机激活或非激活电路变换为所述随机化了的数据；以及
来自所述随机激活或非激活电路的所述随机化了的数据，被写入所述存储单元阵列内。
CN201110275390XA 2011-01-28 2011-09-16 半导体集成电路及存储器系统 Pending CN102623050A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011016261A JP2012155818A (ja) 2011-01-28 2011-01-28 半導体集積回路
JP016261/2011 2011-01-28

Publications (1)

Publication Number Publication Date
CN102623050A true CN102623050A (zh) 2012-08-01

Family

ID=46562915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110275390XA Pending CN102623050A (zh) 2011-01-28 2011-09-16 半导体集成电路及存储器系统

Country Status (4)

Country Link
US (1) US8699278B2 (zh)
JP (1) JP2012155818A (zh)
CN (1) CN102623050A (zh)
TW (1) TWI493561B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104239181A (zh) * 2013-06-24 2014-12-24 国际商业机器公司 累计用于电子系统的硬件计数的方法和电子系统
CN115206381A (zh) * 2021-04-06 2022-10-18 北京特纳飞电子技术有限公司 用于固态存储装置的读取阈值的自适应dsp生成

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247042A (ja) * 2004-04-05 2004-09-02 Toshiba Corp 半導体集積回路装置
CN1821971A (zh) * 2005-01-07 2006-08-23 恩益禧电子股份有限公司 半导体存储设备和伪sram
JP2010079774A (ja) * 2008-09-29 2010-04-08 Toshiba Corp 半導体記憶システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940377A (en) * 1995-12-21 1999-08-17 Kabushiki Kaisha Toshiba Asynchronous transfer mode switch including cell counter verification circuitry
US8074011B2 (en) * 2006-12-06 2011-12-06 Fusion-Io, Inc. Apparatus, system, and method for storage space recovery after reaching a read count limit
JP2008181380A (ja) 2007-01-25 2008-08-07 Toshiba Corp メモリシステムおよびその制御方法
JP5661227B2 (ja) * 2007-02-07 2015-01-28 株式会社メガチップス メモリコントローラ
JP2009087509A (ja) * 2007-10-03 2009-04-23 Toshiba Corp 半導体記憶装置
US7937521B2 (en) * 2008-01-29 2011-05-03 Cadence Design Systems, Inc. Read disturbance management in a non-volatile memory system
JP2011060388A (ja) * 2009-09-11 2011-03-24 Toshiba Corp 不揮発性メモリ装置
JP2012069180A (ja) * 2010-09-21 2012-04-05 Toshiba Corp 半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247042A (ja) * 2004-04-05 2004-09-02 Toshiba Corp 半導体集積回路装置
CN1821971A (zh) * 2005-01-07 2006-08-23 恩益禧电子股份有限公司 半导体存储设备和伪sram
JP2010079774A (ja) * 2008-09-29 2010-04-08 Toshiba Corp 半導体記憶システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104239181A (zh) * 2013-06-24 2014-12-24 国际商业机器公司 累计用于电子系统的硬件计数的方法和电子系统
CN104239181B (zh) * 2013-06-24 2017-11-21 国际商业机器公司 累计用于电子系统的硬件计数的方法和电子系统
CN115206381A (zh) * 2021-04-06 2022-10-18 北京特纳飞电子技术有限公司 用于固态存储装置的读取阈值的自适应dsp生成

Also Published As

Publication number Publication date
US20120195132A1 (en) 2012-08-02
TWI493561B (zh) 2015-07-21
JP2012155818A (ja) 2012-08-16
TW201232552A (en) 2012-08-01
US8699278B2 (en) 2014-04-15

Similar Documents

Publication Publication Date Title
US8307241B2 (en) Data recovery in multi-level cell nonvolatile memory
KR101891378B1 (ko) 메모리 블록에 대한 프로그래밍 단계 사이즈를 조정하는 시스템 및 방법
US8683297B2 (en) Systems and methods of generating a replacement default read threshold
US9053808B2 (en) Flash memory with targeted read scrub algorithm
US9362003B2 (en) System and method to decode data subject to a disturb condition
US11030096B2 (en) Method of identifying and preparing a key block in a flash memory system and memory controller therefor
US9025374B2 (en) System and method to update read voltages in a non-volatile memory in response to tracking data
US8631310B2 (en) Method for reducing uncorrectable errors of a memory device regarding error correction code, and associated memory device and controller thereof
CN108363544B (zh) 固态储存装置及其读取重试方法
WO2013085693A1 (en) Systems and methods of updating read voltages in a multibit memory
WO2012057995A1 (en) Hybrid error correction coding to address uncorrectable errors
CN105005450A (zh) 数据写入方法、存储器存储装置及存储器控制电路单元
CN104658612A (zh) 存取快闪存储器中储存单元的方法以及使用该方法的装置
CN102237139B (zh) 计算补偿电压与调整阀值电压方法及存储器装置与控制器
CN110010185A (zh) 存储器系统及其操作方法
CN115732023A (zh) 泄漏检测电路、非易失性存储器装置以及存储器系统
US20200371716A1 (en) Method for performing sudden power off recovery management, associated memory device and controller thereof, and associated electronic device
US10984876B2 (en) Temperature based programming in memory
US8392766B2 (en) Operational method of a controller of a flash memory, and associated memory device and controller thereof
CN102623050A (zh) 半导体集成电路及存储器系统
US8276033B2 (en) Data writing method for a flash memory, and flash memory controller and flash memory storage apparatus using the same
CN103853666A (zh) 存储器、其存储控制器与数据写入方法
CN112017725B (zh) 超前处理的数据保护的非挥发性存储器存取方法和设备
CN102117230B (zh) 数据写入方法、闪存控制器与闪存储存装置
CN109669626B (zh) 固态储存装置及其相关数据管理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120801