TWI493561B - 半導體積體電路及記憶體系統 - Google Patents

Description

半導體積體電路及記憶體系統

本實施例係關於一種半導體積體電路及記憶體系統。

本申請案係基於且主張2011年1月28日申請之先前的日本專利申請案第2011-16261號的優先權的權益，該申請案之全文以引用的方式併入本文。

於NAND快閃記憶體等非揮發性半導體記憶體中，為防止反覆進行讀出動作所引起之讀取干擾，較理想的是構成儘可能減少讀出次數之系統。但是，於先前之系統中，於產生讀取錯誤時，存在檢查是否對抹除區域進行存取之處理。於該處理中，由於再次進行讀出動作(重試)，故而助長讀取干擾之產生，並且使等待時間變長。

本發明之實施形態係實現藉由抑制讀取干擾而提昇可靠性與藉由改善等待時間而改善存取。

根據本發明之實施形態，半導體積體電路包含：輸入暫存器，其以第2單位保持自記憶體單元陣列讀出之第1單位之資料；位元狀態計數器，其計數保持於上述輸入暫存器中之上述資料之位元狀態；頁框大小設定暫存器，其保持上述第1單位；輸入資料計數器，其判定輸入至上述輸入暫存器中之上述資料之總數是否達到上述第1單位；累計電路，其累計藉由上述位元狀態計數器計數之值；閾值暫存器，其保持判定是否已存取上述記憶體單元陣列之抹除區域之閾值；比較電路，其比較上述累計電路之累計值與上述閾值，而判定是否已存取上述抹除區域；以及結果儲存暫存器，其保持上述比較電路之結果。

根據本發明之實施形態，可實現藉由抑制讀取干擾而提昇可靠性與改善等待時間，從而改善存取。

以下，一面參照圖式一面說明實施例。

首先，對成為前提之記憶體系統進行說明。

圖1係表示記憶體系統。

記憶體控制器11控制非揮發性半導體記憶體12之讀出動作。當根據指令信號CMD而指示對非揮發性半導體記憶體12進行讀出動作時，記憶體控制器11自非揮發性半導體記憶體12讀出資料DAT。記憶體控制器11包含ECC(Error Correct Circuit，錯誤校正電路)13。

其次，說明該記憶體系統產生讀取錯誤時之處理。

圖2係表示讀出動作之流程圖。

讀出動作係於進行自非揮發性半導體記憶體讀出資料所需之特定之暫存器設定之後執行(步驟ST1~ST2)。

於ECC之錯誤校正(例如，BCH(Bose-Chaudhuri Hocquen-hem，博斯-查德胡裏-霍昆格姆)解碼)中，於錯誤校正成功時，判定成為讀出對象之頁面為使用頁面(used page)。相對於此，於ECC之錯誤校正失敗時，(產生讀取錯誤時)進行檢查成為讀出對象之頁面是否為抹除頁面之處理(步驟ST3)。

於該處理中，對產生讀取錯誤之頁面再次進行讀出動作(重試)。再次之讀出動作亦於進行自非揮發性半導體記憶體讀出資料所需之特定之暫存器設定之後執行(步驟ST4~ST5)。

於ECC中確認以再次之讀出動作讀出之資料之內容，並判定成為讀出對象之頁面是否為抹除頁面。若讀出之資料之位元狀態表示抹除位準，則判斷為抹除頁面(erased page)，若非如此，則為本徵之讀取錯誤，即作為晶片不良(chip fail)而轉移至下一處理(步驟ST6)。

於上述讀出動作中成為問題的是於產生讀取錯誤時，為檢查是否已存取抹除區域而再次進行讀出動作(重試)。該再次之讀出助長讀取干擾之產生而降低可靠性，並且使等待時間變長而使存取性能劣化。

根據上述可知，作為產生讀取錯誤時之處理，為減少讀出次數而實現藉由抑制讀取干擾而提昇可靠性與藉由改善等待時間而提昇存取性能，於最初之讀出動作中便能夠判定對抹除區域進行存取之情況之功能不可缺少。

圖3係表示實施例之記憶體系統。

該記憶體系統之特徵在於包含抹除區域判定電路16，其藉由1次讀出動作便能夠判定自非揮發性半導體記憶體12讀出之資料是否存在於抹除區域中。抹除區域判定電路16具有如下功能：以ECC中之作為錯誤校正單位之頁框大小單位確認自非揮發性半導體記憶體12讀出之資料之位元狀態，且於產生讀取錯誤時，不再次進行讀出動作(重試)即可轉移至讀取錯誤處理。藉此，實現藉由抑制讀取干擾而提昇可靠性與藉由改善等待時間而提昇存取性能。

再者，就ECC13而言，與圖1之記憶體系統相同。又，於實施例中，ECC13及抹除區域判定電路16配置於記憶體控制器11內，記憶體控制器11以外之區域亦可配置於例如非揮發性半導體記憶體12內。

圖4係表示抹除區域判定電路。

於本例中，說明抹除區域判定電路16配置於記憶體控制器11內之例。

自非揮發性半導體記憶體以第1單位(位元數)對讀出資料進行讀出。第1單位為例如頁框大小單位，且會根據非揮發性半導體記憶體之種類(例如多值單元(MLC:Multi-Level Cell，多階儲存單元)、2值單元(SLC:Single-Level Cell，單階儲存單元)等)而不同。

輸入暫存器21以第2單位保持自非揮發性半導體記憶體(例如，NAND快閃記憶體)讀出之第1單位之資料。

例如，自非揮發性半導體記憶體讀出之第1單位之資料係按照每第2單位自非揮發性半導體記憶體傳輸至記憶體控制器內之抹除區域判定電路。輸入暫存器21依序保持該第2單位之資料。於此情形時，若以1週期進行第2單位之資料之傳輸，則藉由複數個週期(≧第1單位/第2單位)將所有第1單位之資料輸入至輸入暫存器21中。

位元狀態計數器22係對保持於輸入暫存器21中之資料之位元狀態進行計數。此處，所謂位元狀態係指各位元之值為「0」/「1」之情況。例如，位元狀態計數器22係對保持於輸入暫存器21中之複數個位元中之「0」或「1」之數進行計數。

累計電路33對藉由位元狀態計數器22計數之值進行累計直至輸入至輸入暫存器21中之資料之總數達到第1單位為止。

例如，加法器24對藉由位元狀態計數器22計數之值進行N次相加(N為自然數且N>第1單位/第2單位)。累計暫存器23保持加法器24之輸出。其結果，累計暫存器23、加法器24及選擇器25之循環重複進行n次，於累計暫存器23中對位元狀態計數器22之計數值進行累計。

頁框大小設定暫存器26保持作為自非揮發性半導體記憶體讀出之資料單位之第1單位(頁框大小單位)。其於控制器11對非揮發性半導體記憶體指示讀出動作之前進行。例如，可藉由存取之資料存在於2值區域或存在於多值區域而識別頁框大小單位，故而預先將該頁框大小單位保持於頁框大小設定暫存器26中。

閾值暫存器27保持判定是否已存取抹除區域之閾值。例如，若假設抹除狀態為「1」，則於已存取抹除區域時，自非揮發性半導體記憶體讀出之資料應大多成為「1」。

因此，例如當在第1單位中之「0」之數未達x個(x為自然數)時判斷為已存取抹除區域時，於閾值設定暫存器27中保持x，位元狀態計數器22計數「0」之數(例1)。

又，當在第1單位中之「1」之數超過y個(y為自然數)時判斷為已存取抹除區域時，於閾值設定暫存器27中保持y，位元狀態計數器22計數「1」之數(例2)。

輸入資料計數器28計數自非揮發性半導體記憶體向輸入暫存器21輸入之讀出資料(輸入資料)，於其達到第1單位時，指示比較電路29對藉由位元狀態計數器22所計數之值之累計值與閾值設定暫存器27之閾值進行比較。

比較電路29於上述例1時，若累計值(「0」之數)未達x個，則判斷為已存取抹除區域，若累計值(「0」之數)為x個以上，則判斷為已存取使用區域。將其結果按照每第1單位保持於結果儲存暫存器30中。

又，比較電路29於上述例2時，若累計值(「1」之數)超過y個，則判斷為已存取抹除區域，若累計值(「1」之數)為y個以下，則判斷為已存取使用區域。將其結果按照每第1單位保持於結果儲存暫存器30中。

又，輸入資料計數器28係於自非揮發性半導體記憶體向輸入暫存器21輸入之讀出資料(輸入資料)達到第1單位時，暫時切換選擇器25而重置累計暫存器23。

再者，於本例中，於自非揮發性半導體記憶體向輸入暫存器21輸入之讀出資料(輸入資料)達到第1單位時，對藉由位元狀態計數器22所計數之值之累計值與閾值設定暫存器27之閾值進行比較。

惟在上述例1中，亦可於累計值(「0」之數)成為x個以上之時間點直接判斷為已存取使用區域，並將其結果儲存於結果儲存暫存器23中(例3)。

同樣地，於上述例2時，亦可於累計值(「1」之數)超過y個之時間點直接判斷為已存取抹除區域，並將其結果儲存於結果儲存暫存器30中(例4)。

於該等例3及例4中，於輸入至輸入暫存器21中之讀出資料(輸入資料)達到第1單位之前，便能夠判斷是否已存取抹除區域，因此可望藉由改善等待時間而進一步提昇存取性能。

例如於例4中，於來自非揮發性半導體記憶體之資料讀出完成之前能夠判斷已存取抹除區域，從而可中斷來自抹除區域之資料讀出。具體而言，於自非揮發性半導體記憶體讀出第1單位之讀出資料之中途，若累計值(「1」之數)超過y個，則於該時間點能夠判斷已存取抹除區域，可省略來自非揮發性半導體記憶體之剩餘之第1單位之讀出資料之讀出。

又，亦可於藉由資料反轉電路而反轉讀出資料之後，進行與上述例1~例4相同之處理。

另一方面，ECC13中之錯誤校正處理與抹除區域判定電路16中之處理必需相互協作。

於ECC13中，以作為頁框大小單位之第1單位執行錯誤校正處理。例如記憶體系統利用2值資料及多值資料雙方之情形般，於頁框大小單位變化時，記憶體控制器11包含複數個ECC、或錯誤校正處理之尺寸可變之ECC。

結合於該ECC13中之處理單位(第1單位)而設定頁框大小設定暫存器26之值。又，於產生讀取錯誤時，使產生讀取錯誤之頁框(第1單位)之位置保持於錯誤頁框暫存器31中。

控制器11係於讀出動作時，藉由經由控制總線32確認錯誤頁框暫存器31之資訊而能夠確認特定頁框是否產生讀取錯誤。又，控制器11於產生讀取錯誤時，藉由參考結果儲存暫存器30之值而可直接判定該特定頁框中之讀取錯誤係因已存取抹除區域所者、或係本徵之讀取錯誤(晶片不良)，從而可轉移至下一處理。

如此，因於ECC13與抹除區域判定電路16之間充分協作，故而可實現藉由抑制讀取干擾而提昇可靠性與藉由改善等待時間而提昇存取性能。

其次，說明該記憶體系統產生讀取錯誤時之處理。

圖5係表示讀出動作之流程圖。

讀出動作係於進行自非揮發性半導體記憶體讀出資料所需之特定之暫存器設定之後執行。又，於產生讀取錯誤時，進行是否執行判定是否已存取抹除區域之處理(抹除區域判定處理)之暫存器設定(步驟ST1~ST2)。

於進行抹除區域判定處理時，將自記憶體單元陣列(例如，非揮發性半導體記憶體)讀出之讀出資料(輸入資料)之單位(第1單位)設定於頁框大小設定暫存器中。又，將用以判定是否已存取抹除區域之閾值設定於閾值暫存器中。

此處，使抹除區域判定有效。又，於本例中，說明於反轉來自非揮發性半導體記憶體之讀出資料之後進行藉由抹除區域判定電路之判定之例。即，說明若將資料反轉前之抹除狀態設為「1」，則對資料反轉後之第1單位內之「0」之數進行累計，判定該累計值是否超過y個之例(相當於上述例2之將「1」置換為「0」之例)。

例如，於圖6中表示閾值暫存器之例。

用以判定是否已存取抹除區域之閾值係根據存在於第1單位內之「0」之數而設定。例如，若假設第1單位由1024(2¹⁰ )位元+冗餘位元(包含用於ECC之同位位元)構成，則閾值暫存器可根據32位元bit0~bit31中之下位之11位元bit0~bit10而設定閾值。

閾值係根據非揮發半導體記憶體之種類、特性等而決定。

又，於第1單位為可變值時，必需具有對能夠設定第1單位之最大值之閾值而言足夠之位元數。例如，於第1單位選擇性地具有1024(2¹⁰ )位元+冗餘位元、及512(2⁹ )位元+冗餘位元中之一者時，閾值暫存器必需具有能夠設定第1單位之最大值之11位元bit0~bit10。

於本例中，用以判定是否已存取抹除區域之閾值之位元符號為ERTHOV[10:0]，閾值之讀出以Read(R)表現，閾值之寫入以Write(W)表現。又，將閾值暫存器之最上位位元bit31設為表示抹除區域判定之有效/無效之區域。抹除區域判定之位元符號為ERCNTE N，抹除區域判定之讀出以Read(R)表現，抹除區域判定之寫入以Write(W)表現。

又，於本例中，閾值ERTHOV[10:0]及抹除區域判定ERCNTE N均表示寫入前之重置狀態「0」。

其次，於ECC之錯誤校正(例如，BCH解碼)中，於第1單位之錯誤校正成功時，判定該第1單位存在於使用頁面(used page)內。相對於此，於ECC中之第1單位之錯誤校正失敗時(產生讀取錯誤時)，檢查該第1單位是否存在於抹除頁面內。

若參考抹除區域判定電路內之結果儲存暫存器之值，則可直接結束該檢查。

而且，若表示結果儲存暫存器之值存在於抹除頁面內，則判斷為抹除頁面(erased page)，若非如此，則判斷為本徵之讀取錯誤，即作為晶片不良(chip fail)而轉移至下一處理(步驟ST3)。

例如，於圖7中表示錯誤頁框暫存器之例。

錯誤頁框暫存器例如為規定自記憶體單元陣列以第1單位讀出之讀出資料之數(例如，相當於1頁面內之頁框數)而必需具有足夠的位元數。例如，於1頁面由64千位元構成，1頁框(第1單位)由1千位元構成時，自記憶體單元陣列以第1單位讀出之讀出資料之數(頁框數)為64個。

因此，於此情形時，如圖7所示，錯誤頁框暫存器係藉由32位元bit0~bit31中之下位之6位元bit0~bit5而特定自記憶體單元陣列讀出之頁框(第1單位)之位置。

於本例中，錯誤頁框暫存器之位元符號為ERRFRAME[5:0]，錯誤頁框暫存器之讀出以Read(R)表現，錯誤頁框暫存器之寫入以Write(W)表現。又，於本例中，錯誤頁框暫存器ERRFRAME[5:0]係表示寫入前之重置狀態「0」。

又，於圖8及圖9中表示結果儲存暫存器之例。

該結果儲存暫存器係對應於圖7之錯誤頁框暫存器。即，於圖7之例中，自記憶體單元陣列以第1單位讀出之讀出資料之數(頁框數)為64個。

因此，如圖8及圖9所示，結果儲存暫存器僅具有64位元bit0~bit31×2。

於本例中，結果儲存暫存器之位元符號為ERF[63:0]，結果儲存暫存器之讀出以Read(R)表現，結果儲存暫存器之寫入以Write(W)表現。又，於本例中，結果儲存暫存器ERF[63:0]係表示寫入前之重置狀態「0」。

如此，於ECC中之第1單位之錯誤校正失敗時，(產生讀取錯誤時)可藉由參考抹除區域判定電路內之結果儲存暫存器之值而直接檢查出第1單位是否存在於抹除頁面內。

再者，於已存取抹除頁面時，必然成為讀取錯誤。

其原因在於，成為ECC中之錯誤校正單位之第1單位(頁框大小單位)之資料構成，除了使用者資料以外必然包含同位位元。因此，於第1單位為抹除狀態時，同位位元亦成為抹除狀態，故而在ECC中之錯誤校正會因同位位元不適當而必然成為讀取錯誤。

以上，當於ECC中發生第1單位之讀取錯誤時，由於僅參考抹除區域判定電路內之結果儲存暫存器之值便可直接檢查出該第1單位是否存在於抹除頁面內，故而無需進行再次之讀出動作(重試)，其結果，藉由讀取錯誤處理之高速化，可實現藉由抑制讀取干擾而提昇可靠性與藉由改善等待時間而提昇存取性能。

而決定結果儲存暫存器之值之抹除區域判定處理係與讀出動作(步驟ST2~ST3)並行進行。

例如，當各暫存器之設定結束而開始讀出動作時，則第1單位(例如，1024位元+冗餘位元)之讀出資料係於資料反轉後按照每第2單位(例如，8位元)依序輸入至輸入暫存器中。

然後，自最初保持於輸入暫存器中之第2單位計算「0」之數，並將其保持於累計暫存器中。同樣地，自其次保持於輸入暫存器中之第2單位計算「0」之數，並將其與累計暫存器之值相加，再次將其結果保持於累計暫存器中。重複進行該動作直至例如輸入至輸入暫存器中之讀出資料之總數達到第1單位為止。

又，若輸入資料計數器之計數值達到設定於頁框大小設定暫存器之值(例如，第1單位)，則藉由比較電路對累計電路之累計值與閾值暫存器之閾值進行比較。

例如，當於第1單位之編號(頁框編號)No.3中發生讀取錯誤時，圖7之錯誤頁框暫存器ERRFRAME[5:0]之值成為表示第1單位之編號(頁框編號)No.3之值ERRFRAME[5:0]=000011。

與此並行地，當於第1單位之編號(頁框編號)No.3中累計值>閾值(y個)時，由於判斷出已存取抹除區域，故而圖8及圖9之結果儲存暫存器ERF3之值設為「1」。又，當於第1單位之編號(頁框編號)No.3中累計值≦閾值(y個)時，由於未判斷出已存取抹除區域，故而圖8及圖9之結果儲存暫存器ERF3之值設為「0」。

而且，記憶體控制器若藉由ERRFRAME[5:0]=000011而確認出於第1單位之編號(頁框編號)No.3中產生讀取錯誤，則參考結果儲存暫存器之ERF3之值而判斷第1單位之編號(頁框編號)No.3之讀取錯誤係因已存取抹除區域所致者、或係本徵之讀取錯誤。

且說，讀出資料係依次作為解碼資料被輸入至ECC，但於輸入至ECC之前，使經隨機化處理之資料復原至原來之資料而進行解碼處理。該隨機化處理係於向NAND型快閃記憶體進行寫入動作中，藉由分散寫入之資料而抑制特定之資料圖案之寫入狀態，從而提高動作可靠性。因此，讀出資料必需於輸入至ECC之前解除隨機化，其後輸入至ECC進行解碼處理。於隨機化解除後之資料作為第1單位(頁框大小)之資料輸入至ECC之時間點，開始解碼處理。又，與此並行地，將自NAND型快閃記憶體讀取之最初之資料作為讀出資料依次輸入至抹除區域判定電路。與此並行地，讀出資料依次輸入至抹除區域判定電路。而且，於將第1單位(頁框大小)之資料輸入至抹除區域判定電路之時間點，開始判定是否已存取抹除區域。

若於ECC中解碼處理正常結束，則不會成為讀取錯誤，故而繼續對下一第1單位進行ECC中之解碼處理。相對於此，若由於某種原因而產生讀取錯誤，則暫時停止ECC中之解碼處理，藉由中斷處理確認其原因。

關於讀取錯誤是否係因已存取抹除區域所致者，若使用實施例之抹除區域判定電路則可容易地判定出。

圖10係表示作為實施例之應用例之記憶體系統。

於本例中，對使用記憶卡之系統進行說明，但實施例亦可應用於其他記憶體系統(例如，SSD:Solid State Drive(固態硬碟)、USB(Universal Serial Bus，通用串行總線)記憶體等)。又，於圖10中，CMD為指令，DAT[7:0]為讀出/寫入資料，CLK為時脈。

記憶卡41構成包含記憶體控制器A與非揮發性半導體記憶體B之記憶體系統。又，可安裝記憶卡41之電子設備(例如，數位攝影機)係構成包含記憶卡41及主機控制器42之記憶體系統。

若自主機控制器42對記憶卡41發出讀出命令，則執行來自非揮發性半導體記憶體B之資料讀出。而且，例如於記憶體控制器A具有實施例之抹除區域判定電路時，若產生讀取錯誤，則記憶體控制器A藉由中斷請求或其他方法(暫存器之輪詢動作)對錯誤頁框暫存器之資訊進行識別。

記憶體控制器A確認產生讀取錯誤之頁框，並且進行抹除區域判定電路內之結果儲存暫存器之檢查。而且，於與產生讀取錯誤之頁框對應之結果儲存暫存器之值為設定狀態(「1」狀態)時，判斷讀取錯誤係因已存取抹除區域所致者，進入下一處理。

以上，根據實施例，抹除區域判定電路具有如下功能，即以ECC中之錯誤校正單位即頁框大小單位識別自記憶體

單元陣列讀出之資料之位元狀態，且於產生讀取錯誤時不再次進行讀出動作(重試)即可轉移至讀取錯誤處理。藉此，實現藉由抑制讀取干擾而提昇可靠性與藉由改善等待時間而提昇存取性能。

雖對特定之實施例進行了說明，然而該等實施例僅以例示之方法而揭示，並非用於限制本發明的範圍。事實上，此處說明之新穎之方法及系統能夠以各種其他形式實施；此外，以不脫離本發明之精神之前提下，可對此處所說明之方法及系統之形式進行各種省略、替換及變形。隨附之申請專利範圍及其等效形式意在包含本發明之範圍及精神內之形式與變形。

11．．．記憶體控制器

12．．．非揮發性半導體記憶體

13．．．ECC

16．．．抹除區域判定電路

21．．．輸入暫存器

22．．．位元狀態計數器

23．．．累計暫存器

24．．．加法器

25．．．選擇器

26．．．頁框大小設定暫存器

27．．．閾值暫存器

28．．．輸入資料計數器

29．．．比較電路

30．．．結果儲存暫存器

31．．．錯誤頁框暫存器

32．．．控制總線

33．．．累計電路

41．．．記憶卡

42．．．主機控制器

A．．．記憶體控制器

B．．．非揮發性半導體記憶體

圖1係表示記憶體系統之圖。

圖2係表示產生讀取錯誤時之中斷處理之流程圖。

圖3係表示記憶體系統之圖。

圖4係表示抹除區域判定電路之圖。

圖5係表示產生讀取錯誤時之中斷處理之流程圖。

圖6係表示閾值暫存器之圖。

圖7係表示錯誤頁框暫存器之圖。

圖8及圖9係表示結果儲存暫存器之圖。

圖10係表示作為應用例之記憶體系統之圖。

13．．．ECC

16．．．抹除區域判定電路

21．．．輸入暫存器

22．．．位元狀態計數器

23．．．累計暫存器

24．．．加法器

25．．．選擇器

26．．．頁框大小設定暫存器

27．．．閾值暫存器

28．．．輸入資料計數器

29．．．比較電路

30．．．結果儲存暫存器

31．．．錯誤頁框暫存器

32．．．控制總線

33．．．累計電路

Claims (20)

1. 一種半導體積體電路，其包含：輸入暫存器，其以第2單位保持自記憶體單元陣列讀出之第1單位之資料；位元狀態計數器，其計數保持於上述輸入暫存器中之上述資料之位元狀態；頁框大小設定暫存器，其保持上述第1單位；輸入資料計數器，其判定輸入至上述輸入暫存器中之上述資料之總數是否達到上述第1單位；累計電路，其累計藉由上述位元狀態計數器所計數之值；閾值暫存器，其保持判定是否已存取上述記憶體單元陣列之抹除區域之閾值；比較電路，其比較上述累計電路之累計值與上述閾值，而判定是否已存取上述抹除區域；以及結果儲存暫存器，其保持上述比較電路之結果。
2. 如請求項1之半導體積體電路，其中上述比較電路於輸入至上述輸入暫存器中之上述資料之總數達到上述第1單位時，比較上述累計電路之累計值與上述閾值，而判定是否已存取上述抹除區域。
3. 如請求項1之半導體積體電路，其中上述比較電路於輸入至上述輸入暫存器中之上述資料之總數達到上述第1單位之前，比較上述累計電路之累計值與上述閾值，而判定是否已存取上述抹除區域。
4. 如請求項1之半導體積體電路，其中上述第1單位為可變值。
5. 如請求項1之半導體積體電路，其中進而包含：ECC(Error Correct Circuit，錯誤校正電路)，其以上述第1單位進行錯誤校正處理；及錯誤頁框暫存器，其按照每上述第1單位保持上述ECC中之讀取錯誤；且上述結果儲存暫存器按照每上述第1單位保持表示是否已存取上述抹除區域之上述結果。
6. 如請求項5之半導體積體電路，其中於藉由上述錯誤頁框暫存器確認於上述第1單位中發生上述讀取錯誤時，藉由上述結果儲存暫存器判定上述第1單位中之上述讀取錯誤是否係因已存取上述抹除區域所致者。
7. 如請求項1之半導體積體電路，其中上述閾值暫存器記憶非抹除狀態即位元數之數值x作為上述閾值，上述比較電路於上述累計值小於上述數值x時，判定已存取上述抹除區域。
8. 如請求項1之半導體積體電路，其中上述閾值暫存器記憶抹除狀態即位元數之數值y作為上述閾值，比較電路於上述累計值大於上述數值y時，判定已存取上述抹除區域。
9. 如請求項1之半導體積體電路，其中上述累計電路之上述累計值於輸入至上述輸入暫存器中之上述資料之總數達到上述第1單位時被重置。
10. 一種記憶體系統，其包含：非揮發性半導體記憶體；及記憶體控制器，其向上述記憶體輸出指令信號，且自上述記憶體輸入資料；且上述記憶體控制器包含如請求項1之半導體積體電路。
11. 一種記憶體系統，其包含：非揮發性半導體記憶體；及記憶體控制器，其控制上述記憶體，且包含如請求項1之半導體積體電路及ECC，且上述半導體積體電路進而包含隨機化有源/無源電路；上述記憶體控制器經構成為：以第2單位將自上述記憶體單元陣列讀出之上述第1單位之隨機化之資料保持於上述輸入暫存器內；且對保持於上述輸入暫存器內之上述隨機化之資料並行執行錯誤校正處理與抹除區域偵測；上述錯誤校正處理包括下述步驟：藉由上述隨機化有源/無源電路將上述隨機化之資料復原至原始資料；及對自上述隨機化之資料復原之上述原始資料以上述第1單位進行錯誤校正處理；上述抹除區域偵測包括下述步驟：藉由上述位元狀態計數器計數保持於上述輸入暫存器中之上述隨機化之資料之位元狀態；及 根據藉由上述位元狀態計數器所計數之值而判定是否已存取上述抹除區域。
12. 如請求項11之記憶體系統，其中上述抹除區域偵測進而包括下述步驟：藉由上述頁框大小設定暫存器而保持上述第1單位；藉由上述輸入資料計數器判定輸入至上述輸入暫存器中之上述隨機化之資料之總數是否達到上述第1單位；於上述累計電路內累計藉由上述位元狀態計數器計數之值；將判定是否已存取上述記憶體單元陣列之抹除區域之閾值保持於上述閾值暫存器內；藉由上述比較電路比較上述累計電路之累計值與上述閾值，而判定是否已存取上述抹除區域；以及將上述比較電路之結果保持於上述結果儲存暫存器內。
13. 如請求項12之記憶體系統，其中上述比較電路於輸入至上述輸入暫存器中之上述隨機化之資料之總數達到上述第1單位時，比較上述累計電路之累計值與上述閾值，而判定是否已存取上述抹除區域。
14. 如請求項12之記憶體系統，其中上述比較電路於輸入至上述輸入暫存器中之上述隨機化之資料之總數達到上述第1單位之前，比較上述累計電路之累計值與上述閾值，而判定是否已存取上述抹除區域。
15. 如請求項12之記憶體系統，其中上述記憶體控制器經構成為： 按照每上述第1單位將上述ECC中之讀取錯誤保持於錯誤頁框暫存器內，且按照每上述第1單位將表示是否已存取上述抹除區域之上述結果保持於上述結果儲存暫存器內。
16. 如請求項15之記憶體系統，其中於藉由上述錯誤頁框暫存器而確認於上述第1單位中發生上述讀取錯誤時，藉由上述結果儲存暫存器判定上述第1單位中之上述讀取錯誤是否係因已存取上述抹除區域所致者。
17. 如請求項12之記憶體系統，其中上述閾值暫存器記憶非抹除狀態即位元數之數值x作為上述閾值，上述比較電路於上述累計值小於上述數值x時，判定已存取上述抹除區域。
18. 如請求項12之記憶體系統，其中上述閾值暫存器記憶抹除狀態即位元數之數值y作為上述閾值，上述比較電路於上述累計值大於上述數值y時，判定已存取上述抹除區域。
19. 如請求項12之記憶體系統，其中上述累計電路之上述累計值於輸入至上述輸入暫存器中之上述隨機化之資料之總數達到上述第1單位時被重置。
20. 如請求項12之記憶體系統，其中上述原始資料係於藉由上述ECC經處理後，藉由上述有源/無源電路而被轉換為上述隨機化之資料，且來自上述隨機化有源/無源電路之上述隨機化之資料被寫入至上述記憶體單元陣列內。