CN102592781B - 电感器 - Google Patents

Abstract

本发明公开了一种电感器，包括第一芯材、导线、第二芯材以及第一导线架。第一芯材的第一侧具有容置空间，且第一芯材的第二侧具有凹陷部，其中第一侧与第二侧相对。第一芯材具有第一高度。导线设置于容置空间中。第二芯材设置于第一芯材的第一侧，且覆盖容置空间。第一导线架具有嵌合部，且嵌合部嵌合于凹陷部中。嵌合部具有第二高度。在嵌合部嵌合于第一芯材的凹陷部后，嵌合部与第一芯材的总高度小于第一高度与第二高度的和。本发明将电感器的导线架嵌合于芯材。当此电感器与IC芯片进行系统整合封装时，可有效降低整体高度，使得电子产品利于薄型化的设计。

Description

电感器

技术领域

本发明涉及一种电感器，特别是涉及一种可与IC芯片进行系统整合封装(System-In-Package，SIP)的电感器。

背景技术

电感器是存储电流通过磁场所产生的能量的被动电子组件，电感值是用来测量电感器存储磁能的能力。电感器一般是用导线缠绕成线圈形状，而根据法拉第感应定律(Faraday′sLawofInduction)，导线缠绕的匝数能增强线圈内的磁场。电感值是由载流导体周围所形成的磁场产生，此载流导体有反抗电流变化的趋势。导线的圈数、导线的截面积与导线材料都会影响电感值的大小。举例而言，使用高导磁率的磁性材料(例如氧铁化合物)来缠绕导体，会使磁通量增加。

目前，已有多种不同结构设计的电感器揭露于现有技术中。例如，日本专利公告第3083909号揭露一种鼓型结构(drumtype)的电感器；美国专利公告第7477122号揭露另一种鼓型结构的电感器；美国专利公开第20090160595号揭露电感器与IC芯片整合的结构。一般而言，现有电感器大多利用下列两种方式与IC芯片进行整合。

1)直接由电感器的下磁芯延伸出引脚，以与电路板上的焊脚焊接。然而，为了维持一定的结构强度，下磁芯便需保留一定的厚度，从而使得整合后的整体高度增加。

2)在电感器的下磁芯下方外接导线架，以与IC芯片的导线架焊接。然而，外接导线架的高度会使得整合后的整体高度增加。

因此，在所需电感值相同的情况下，现有电感器在与IC芯片进行堆栈封装时，并无法降低整体高度，不利于薄型化的设计。

发明内容

本发明的目的在于提供一种电感器，其将导线架嵌合于芯材。当此电感器与IC芯片进行系统整合封装时，可有效降低整体高度，使得电子产品利于薄型化的设计。

本发明的另一目的在于提供一种电感器，其利用导线架提供可与导线进行焊接的平台，以提供较坚固的焊接强度。

基于上述目的，本发明提供一种电感器，包括第一芯材、导线、第二芯材以及第一导线架。第一芯材的第一侧具有容置空间，且第一芯材的第二侧具有凹陷部，其中第一侧与第二侧相对。第一芯材具有第一高度。导线设置于容置空间中。第二芯材设置于第一芯材的第一侧，且覆盖容置空间。第一导线架具有嵌合部，且嵌合部嵌合于凹陷部中。嵌合部具有第二高度。在嵌合部嵌合于第一芯材的凹陷部后，嵌合部与第一芯材的总高度小于第一高度与第二高度的和。

基于上述目的，本发明还提供一种电感器，包括第一芯材、导线、第二芯材以及第一导线架。第一芯材的第一侧具有容置空间，且第一芯材的第二侧具有凹陷部，其中第一侧与第二侧相对。第一芯材的侧边具有破孔。导线设置于容置空间中。第二芯材设置于第一芯材的第一侧，且覆盖容置空间。第一导线架具有嵌合部以及焊接平台，嵌合部嵌合于凹陷部中，且焊接平台连接于嵌合部。导线的一端经由破孔伸出而焊接于焊接平台上。

基于上述目的，本发明还提供一种电子组件，包括第一芯材、导线、第二芯材以及第一导线架。第一芯材的第一侧具有容置空间，且第一芯材的第二侧具有凹陷部，其中第一侧与第二侧相对。第一芯材的角落具有破孔。导线设置于容置空间中。第二芯材设置于第一芯材的第一侧，且覆盖容置空间。第一导线架具有嵌合部，且嵌合部嵌合于凹陷部中。导线的一端经由破孔伸出而焊接于嵌合部上。

根据上述技术方案，本发明的电感器至少具有下列优点及有益效果：本发明将电感器的导线架嵌合于芯材。当此电感器与IC芯片进行系统整合封装时，可有效降低整体高度，使得电子产品利于薄型化的设计。此外，本发明的电感器利用导线架提供可与导线进行焊接的平台，以提供较坚固的焊接强度。

上述说明仅是本发明技术方案的概述，为了能够更清楚地了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举多个实施例，并配合附图，详细说明如下。

附图说明

图1是根据本发明一实施例的电感器与IC芯片封装结构的组合示意图。

图2是图1中的电感器的爆炸图。

图3是图1中的电感器的前视图。

图4是根据本发明另一实施例的电感器的外观图。

图5是图4中的电感器的爆炸图。

图6是图4中的电感器于另一视角的外观图。

图7是图6中的电感器的爆炸图。

图8是图4中的电感器的前视图。

图9是图4中的电感器移除第二芯材的外观图。

图10是图4中的电感器与IC芯片封装结构的组合示意图。

图11是根据本发明另一实施例的电感器与IC芯片的第二导线架的示意图。

其中，附图标记说明如下：

1、5、5′电感器3、7IC芯片封装结构

10、50第一芯材12、52导线

14、54第二芯材16、56、56′第一导线架

70第二导线架100、500容置空间

102、502凹陷部104、504破孔

160、560嵌合部162焊接平台

164、564引脚700凹槽

702电性接点S1第一侧

S2第二侧H0、H0′总高度

H1、H1′第一高度H2、H2′第二高度

具体实施方式

请参考图1至图3，图1是根据本发明一实施例的电感器1与IC芯片封装结构3的组合示意图，图2是图1中的电感器1的爆炸图，图3是图1中的电感器1的前视图。电感器1是存储电流通过磁场所产生的能量的被动电子组件。如图1至图3所示，电感器1包括第一芯材10、导线12、第二芯材14以及二第一导线架16。第一芯材10以及第二芯材14的材料可以是铁粉、氧铁化合物、永久磁铁或其它磁性材料。第一芯材10以及第二芯材14的形状不以图中所示的矩形为限，可根据实际应用而设计成其它形状，例如圆形、椭圆形、多边形等。导线12可以是由铜线缠绕而成的绕线式线圈。

如图2所示，第一芯材10的第一侧S1具有容置空间100，且第一芯材10的第二侧S2具有四个凹陷部102(由于视角关系，图2中只显示三个凹陷部102)，其中第一侧S1与第二侧S2相对。于此实施例中，四个凹陷部102分别位于第一芯材10的周围的四个角落，使得容置空间100的可利用面积可以达到最大。于此实施例中，二第一导线架16分别具有相对的二嵌合部160、焊接平台162以及引脚164，其中焊接平台162连接于二嵌合部160之间，且引脚164自焊接平台162伸出。于实际应用中，第一导线架16可通过冲锻制程一次成型。

于组装电感器1时，先将导线12设置于容置空间100中。接着，将第二芯材14设置于第一芯材10的第一侧S1，且覆盖容置空间100。之后，再将第一导线架16的嵌合部160嵌合于第一芯材10的第二侧S2的对应的凹陷部102中。于此实施例中，第一芯材10的相对的二侧边分别具有破孔104，因此导线12的二端可分别经由对应的破孔104伸出而焊接于对应的第一导线架16的焊接平台162上，以提供较坚固的焊接强度。

如图3所示，第一芯材10具有第一高度H1，且第一导线架16的嵌合部160具有第二高度H2。在第一导线架16的嵌合部160嵌合于第一芯材10的凹陷部102后，嵌合部160与第一芯材10的总高度H0小于第一高度H1与第二高度H2的和。

如图1所示，在将电感器1与IC芯片封装结构3进行系统整合封装时，可利用第一导线架16架出空桥，而与下方IC芯片封装结构3的电性接点(未显示)连接。于此实施例中，IC芯片封装结构3是利用封装胶体将IC芯片及其导线架封装于其中所构成。由于IC芯片封装技术是一般现有工艺的普遍技术，在此不再赘述。如前所述，由于嵌合部160与第一芯材10的总高度H0小于第一芯材10的第一高度H1与嵌合部160的第二高度H2的和，且导线12是以内嵌方式埋设于第一芯材10的容置空间100中，因此本发明可在不增加电感器1的高度的情况下满足电感特性的要求，同时克服IC芯片封装结构3与电感器1的连接问题。

于此实施例中，第一导线架16的引脚164是可以设计成直条形且向下延伸，以与IC芯片封装结构3的电性接点连接。然而，于另一实施例中，也可以将IC芯片封装结构3的引脚向上延伸，以与导线架16的引脚连接。此外，也可以利用外接式的引脚分别连接电感器1的第一导线架16与IC芯片封装结构3的电性接点。换句话说，第一导线架16与IC芯片封装结构3的连接方式可根据实际应用而设计，不以图中所绘示的实施例为限。

请参考图4至图9，图4是根据本发明另一实施例的电感器5的外观图，图5是图4中的电感器5的爆炸图，图6是图4中的电感器5于另一视角的外观图，图7是图6中的电感器5的爆炸图，图8是图4中的电感器5的前视图，图9是图4中的电感器5移除第二芯材54的外观图。电感器5是存储电流通过磁场所产生的能量的被动电子组件。如图4至图9所示，电感器5包括第一芯材50、导线52、第二芯材54以及二第一导线架56。第一芯材50以及第二芯材54的材料可以是铁粉、氧铁化合物、永久磁铁或其它磁性材料。第一芯材50以及第二芯材54的形状不以图中所示的矩形为限，可根据实际应用而设计成其它形状，例如圆形、椭圆形、多边形等。导线52可以是由铜线缠绕而成的绕线式线圈。

如图5与图7所示，第一芯材50的第一侧S1具有容置空间500，且第一芯材50的第二侧S2具有四个凹陷部502，其中第一侧S1与第二侧S2相对。于此实施例中，四个凹陷部502分别位于第一芯材50的周围的四个角落，使得容置空间500的可利用面积可以达到最大。于此实施例中，二第一导线架56分别具有相对的二嵌合部560以及引脚564，其中引脚564自嵌合部560延伸出。于实际应用中，第一导线架56可通过冲锻制程一次成型。

于组装电感器5时，先将导线52设置于容置空间500中。接着，将第二芯材54设置于第一芯材50的第一侧S1，且覆盖容置空间500。之后，再将第一导线架56的嵌合部560嵌合于第一芯材50的第二侧S2的对应的凹陷部502中。于此实施例中，第一芯材50的相对的二角落分别具有破孔504，因此导线52的二端可分别经由对应的破孔504伸出而焊接于对应的第一导线架56的嵌合部560上(如图9所示)，以提供较坚固的焊接强度。

如图8所示，第一芯材50具有第一高度H1′，且第一导线架56的嵌合部560具有第二高度H2′。在第一导线架56的嵌合部560嵌合于第一芯材50的凹陷部502后，嵌合部560与第一芯材50的总高度H0′小于第一高度H1′与第二高度H2′的和。

请参考图10，图10是图4中的电感器5与IC芯片封装结构7的组合示意图。如图10所示，在将电感器5与IC芯片封装结构7进行系统整合封装时，可利用第一导线架56架出空桥，而与下方IC芯片封装结构7连接。如前所述，由于嵌合部560与第一芯材50的总高度H0小于第一芯材50的第一高度H1与嵌合部560的第二高度H2的和，且导线52是以内嵌方式埋设于第一芯材50的容置空间500中，因此本发明可在不增加电感器5的高度的情况下满足电感特性的要求，同时克服IC芯片封装结构7与电感器5的连接问题。

于此实施例中，第一导线架56之引脚564可以设计成凸字形且向下延伸，以与IC芯片封装结构7连接。如图10所示，可在IC芯片封装结构7上形成对应引脚564的凹槽700。组装时，可先将引脚564嵌入凹槽700，再进行焊接，从而进一步增加焊接强度。然而，于另一实施例中，也可以将IC芯片封装结构7的引脚向上延伸，以与第一导线架56的引脚连接。此外，也可以利用外接式的引脚分别连接电感器5的第一导线架56与IC芯片封装结构7。换句话说，第一导线架56与IC芯片封装结构7的连接方式可根据实际应用而设计，不以图中所绘示的实施例为限。

请参考图11，图11是根据本发明另一实施例的电感器5′与IC芯片的第二导线架70的示意图。如图11所示，也可以将IC芯片的第二导线架70朝电感器5′的第一导线架56′的方向延伸，以与第一导线架56′电连接。于此实施例中，第二导线架70包括二相对设置的U形导线架，但不以此为限。于另一实施例中，第二导线架70也可以呈环状设计，视实际应用而定。此外，第二导线架70具有电性接点702，用以与IC芯片形成电性连接。需说明的是，第二导线架70也可以具有一个以上的电性接点702，电性接点702可以是片状或其它形状，且电性接点702可位于第二导线架70的中间、两侧或其它任意位置，不以图11所绘示的为限。

需说明的是，图2中的第一芯材10也可以用图5中的第一芯材50替换，且图5中的第一芯材50也可以用图2中的第一芯材10替换，视实际应用而定。

根据上述技术方案，本发明的电感器至少具有下列优点及有益效果：本发明将电感器的导线架嵌合于芯材。当此电感器与IC芯片进行系统整合封装时，可有效降低整体高度，使得电子产品利于薄型化的设计。此外，本发明的电感器利用导线架提供可与导线进行焊接的平台，以提供较坚固的焊接强度。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种电感器，其特征在于，所述电感器包括：

第一芯材，所述第一芯材的上表面具有一柱子以及一容置空间，所述第一芯材的下表面具有位于所述下表面的周边的第一角落的第一凹陷部，以及位于所述下表面周边的第二角落的第二凹陷部；

导线，设置于所述容置空间中并围绕所述柱子；

第二芯材，设置于所述第一芯材的所述上表面的上方，且覆盖所述柱子以及容置空间；以及

第一导线架，具有第一嵌合部以及第二嵌合部，所述第一嵌合部嵌合于所述第一凹陷部中，所述第二嵌合部嵌合于所述第二凹陷部中。

2.如权利要求1所述的电感器，其特征在于，所述第一导线架具有焊接平台，所述焊接平台连接于所述第一嵌合部，所述第一芯材的侧边具有破孔，所述导线的一端经由所述破孔伸出而焊接于所述焊接平台上。

3.如权利要求2所述的电感器，其特征在于，所述第一导线架具有引脚，自所述焊接平台延伸出。

4.如权利要求1所述的电感器，其特征在于，所述第一芯材的上表面的角落具有破孔，所述导线的一端经由所述破孔伸出而焊接于所述第一嵌合部上。

5.如权利要求1所述的电感器，其特征在于，所述第一导线架具有引脚，自所述第一嵌合部延伸出。

6.如权利要求1所述的电感器，其特征在于，所述电感器适于与IC芯片进行系统整合封装，所述IC芯片包括第二导线架，所述第二导线架朝所述第一导线架的方向延伸，以与所述第一导线架电连接。

7.一种电感器，其特征在于，所述电感器包括：

第一芯材，所述第一芯材的上表面具有一柱子以及一容置空间，所述第一芯材的下表面具有位于所述下表面周边的第一角落的凹陷部，所述第一芯材的上表面的侧边具有位于所述第一角落上方的破孔；

导线，设置于所述容置空间中并围绕所述柱子；

第二芯材，设置于所述第一芯材的所述上表面的上方，且覆盖所述柱子以及容置空间；以及

第一导线架，具有嵌合部以及焊接平台，所述嵌合部嵌合于所述凹陷部中，所述焊接平台连接于所述嵌合部，所述导线的一端经由所述破孔伸出而焊接于所述焊接平台上。

8.如权利要求7所述的电感器，其特征在于，所述电感器适于与IC芯片进行系统整合封装，所述IC芯片包括第二导线架，所述第二导线架朝所述第一导线架的方向延伸，以与所述第一导线架电连接。

9.一种电子组件，其特征在于，所述电子组件包括：

第一芯材，所述第一芯材的上表面具有一柱子以及一容置空间，所述第一芯材的下表面具有位于所述下表面周边的第一角落的凹陷部，所述第一芯材的上表面的侧边具有位于所述第一角落上方的破孔；

导线，设置于所述容置空间中并围绕所述柱子；

第二芯材，设置于所述第一芯材的所述上表面的上方，且覆盖所述柱子以及容置空间；以及

第一导线架，具有嵌合部，所述嵌合部嵌合于所述凹陷部中，所述导线的一端经由所述破孔伸出而焊接于所述嵌合部上。

10.如权利要求9所述的电子组件，其特征在于，所述电子组件适于与IC芯片进行系统整合封装，所述IC芯片包括第二导线架，所述第二导线架朝所述第一导线架的方向延伸，以与所述第一导线架电连接。