CN102572360A - 共享存储器多视频通道显示装置和方法 - Google Patents

Abstract

本发明公开了共享存储器多视频通道显示装置和方法。缩放器定位模块可以接收从多个视频信号中选择的视频信号。缩放器定位模块可以包括缩放器插槽，用于布置所选择的视频信号的信号路径经过缩放器定位模块中的至少一个缩放器。缩放器插槽可以使得缩放器定位模块能够在三种模式中工作。这三种模式可以使得缩放器定位模块能够在没有存储器操作的情况下输出经缩放的数据、在存储器写之前缩放以及在存储器读之后缩放。消隐时间优化器(BTO)可以按第一时钟速率从缩放器定位模块接收数据，并且基于带宽需求确定来分配存储器访问。BTO可以按第二时钟速率来访问存储器。第二时钟速率可以慢于第一时钟速率，这可以减小存储器带宽并且使得另一视频信号能够更快地访问存储器。

Description

共享存储器多视频通道显示装置和方法

分案申请说明

本申请是申请日为2007年4月18日、申请号为200780014058.X的中国发明专利申请(国际申请PCT/US2007/009580)的分案申请。

相关申请的交叉引用

本申请要求2006年4月18日提交的美国临时申请No.60/793,288、2006年4月18日提交的美国临时申请No.60/793,276、2006年4月18日提交的美国临时申请No.60/793,277和2006年4月18日提交的美国临时申请No.60/793,275的优先权，特此通过引用将上述每个临时申请的公开内容全部结合于此。

背景技术

传统上，多视频通道电视显示屏幕配备有双通道视频处理芯片，这使得用户能够在显示屏幕的不同部分上同时观看一个或多个通道。这种在一个画面内显示一个画面的形式通常被称为画中画(picture-in-picture)或PIP。图1A是在具有4∶3的宽高比的显示屏幕的不同部分显示两个通道的示例。屏幕100A在屏幕的大部分上显示第一通道112，同时第二通道122被显示在屏幕的一个小得多的部分上。图1B是在屏幕的不同部分上具有宽高比基本相同的第一通道和第二通道的显示的示例，在下文中将对其进行更详细描述。

用于生成PIP显示100A的典型电视系统在图2中示出。电视显示系统200包括电视广播信号202、混合TV调谐器210、基带输入280、解调器220、MPEG编解码器230、片外存储装置240、片外存储器300、视频处理器250以及外部组件270(例如显示器)。混合TV调谐器210可以调谐到由电视广播信号202提供的一个或多个电视通道。混合TV调谐器210可以向解调器220提供数字电视信号，并且向视频处理器250提供模拟视频信号分量(例如，合成视频基带信号(CVBS))。此外，基带输入280可以接收各种电视信号(例如，CVBS、S-Video、Component，等等)并可以将它们提供给视频处理器250。其他外部数字或模拟信号(例如，DVI或高清晰度(HD))也可以被提供给视频处理器250。

视频被解调器220解调，然后被MPEG编解码器230解压缩。MPEG编解码器230所需要的一些操作可以使用片外存储装置240来存储数据。(一个或多个)数字信号随后被视频处理器250处理，以生成用于在外部组件270上显示的适当信号260，该视频处理器250可以是双通道处理芯片。视频处理器250可以使用片外存储器300来执行存储器密集型视频处理操作，例如降噪和去交错(de-interlacing)；3D YC分离和帧速率转换(FRC)。

在这些PIP应用中，一般认为第一通道112比第二通道122更重要。用于生成PIP的典型双通道处理芯片更强调第一通道视频管道的质量，该第一通道视频管道生成第一通道112的大显示。生成第二通道122的较小显示的第二通道视频管道质量较低，以便减小成本。例如，诸如去交错、降噪和视频解码之类的3-D视频处理操作可以在第一通道视频管道上实现，而在第二通道视频管道上则只实现2-D视频处理操作。3-D视频处理操作指的是在空间和时间域处理视频的操作，其经常会对处理操作中使用的视频的一个或多个帧进行缓冲。与之不同的是，2-D视频处理操作只在空间域处理视频，其只对视频的当前帧进行操作。

随着具有16∶9的宽高比的宽显示屏幕的出现，越来越需要在同一屏幕上显示具有相同大小或4∶3宽高比的两个通道。这种形式的应用通常被称为双画面(picture-and-picture，PAP)。在图1B中，屏幕100B显示了第一通道110，具有基本上相同的宽高比的第二通道120被显示在屏幕的第二部分上。在这些应用中，所生成的第一通道应当具有与第二通道类似的质量。

因此，为了产生两个高质量视频图像，需要对第一视频通道管道和第二视频通道管道两者实现3-D视频处理。执行3-D视频处理以产生所需的显示一般要求必须在适合于显示图像的期限内执行存储器密集型操作，而不损失质量或完整性。存储器操作随着要求3-D视频处理的通道的数目而成比例地增加。典型的双视频处理芯片缺乏以高质量来处理两个视频信号的能力，因此随着对显示两个具有高视频质量的通道的需求的增长而变得过时了。

典型的双视频处理芯片缺乏处理多个高质量视频信号的能力的一个原因是在视频处理器和片外存储器之间需要大量的数据带宽。传统上，视频处理芯片流水线(pipeline)的一部分包括降噪器和去交错器，这两者各自都需要与片外存储器之间的高数据带宽。

具体地，降噪器主要是这样来工作的：将一个场与下一场相比较，并且去除场中的在每个场中不相同的部分。因此，降噪器要求存储至少两个场，以便与当前场相比较。去交错器读取所存储的两个场并且组合它们，从而逆转交错器的操作。

图3示出了典型视频处理器的降噪器和去交错器的片外存储器访问操作。视频处理流水线的一部分包括降噪器330、去交错器340和片外存储器300，它们包含至少四个场缓冲器部310、311、312和313。

在第一场间隔期间，降噪器330读场缓冲器部310，并将其与视频信号320相比较，产生具有降低的噪声的新场，并将该场输出322写到两个场缓冲器部311和312。先前存储在场缓冲器部311和312中的内容分别被拷贝到场缓冲器部310和313。因此，在该场间隔结束时，降噪器330的场输出322被存储在场缓冲器部311和312中，并且先前存储在场缓冲器部311和312中的场现在分别在场缓冲器部310和313中。

在下一场间隔期间，包含在前一场间隔从降噪器330输出的场的场缓冲器部312被去交错器340读取，包含在该场间隔之前的场间隔从降噪器330输出的场的场缓冲器部313被去交错器340读取。当前场间隔的降噪器330的场输出322也被去交错器340所读取。去交错器340处理这些场片段并且组合它们，以向视频流水线中的下一模块提供去交错后的输出342。

上述示例性的视频流水线部分对单个通道执行这些操作，并且对于每个附加的通道，其操作将被加倍。因此，由于存储器访问带宽随着在同一时间间隔中必须写/读的数据的量而成比例地增大，因此对多个通道执行降噪和去交错将同样地增大数据带宽。以上视频处理操作的惊人带宽需求限制了同时执行这些操作的能力。

因此，希望有这样的系统和方法，用于减小一个或多个通道的一个或多个视频流水线级(video pipeline stage)的各个部分中的存储器访问带宽，以便产生具有多个高质量视频通道流的显示。

发明内容

根据本发明的原理，提供了系统和方法，用于减小一个或多个通道的一个或多个视频流水线级的各个部分中的存储器访问带宽，以便产生具有多个高质量视频通道流的显示。

提供了用于执行帧速率转换的系统和方法。多个视频信号可被接收。多个视频信号中的第一视频信号可被选择。缩放器在所选择的视频信号的信号路径内的放置可被配置，其中缩放器被放置在至少两个缩放器插槽中的一个缩放器插槽中。视频信号可以被缩放以便输出到另一电路组件。

提供了系统和方法，用于允许两个或更多个视频信号共享对存储器的访问。可以从该两个或更多个视频信号中的每一个接收对访问存储器的请求。可以确定每个请求的带宽需求。可以基于每个视频信号的带宽需求来分配存储器访问带宽。

提供了系统和方法，用于在缩放器定位模块中的三个缩放器定位插槽中的一个缩放器定位插槽内定位缩放器。在第一缩放器定位插槽中，输入视频信号可以被同步地缩放。在第二缩放器定位插槽中，输入视频信号可以被缩小，并且缩小的视频信号可以被写到存储器。在第三缩放器定位插槽中，从存储器读取的视频信号可以被放大。

根据本发明的原理，提供了方法和装置，用于减小一个或多个通道的一个或多个视频流水线级的各个部分中的存储器访问带宽，以便产生具有多个高质量视频通道流的显示。双视频处理器可以接收一个或多个模拟或数字信号，这些信号可以是不同格式的。可以提供能够在一个或多个视频模式中对两个同时存在的视频信号进行解码的双视频解码器(例如NTSC/PAL/SECAM视频解码器)。在视频模式之一中，双视频解码器可以执行时间复用，以共享在对视频信号进行解码时使用的至少一个组件，例如模数转换器。

视频解码器的输出或者由系统中的另一组件提供的另一组视频信号可以被提供给信号处理电路(例如，降噪器和/或去交错器)。信号处理电路可以访问存储器设备以存储各个场行(field line)。所存储中的场行中可能为信号处理电路所需的一些可以被共享。对一些存储的场行的共享减小了整体存储器带宽和容量需求。信号处理电路可能能够执行多场行处理。一组场行缓冲器可以被提供来存储多个场片段的场行，并且可以向信号处理电路的相应输入提供数据。为了进一步减少存储，在信号处理电路之间还可以共享一些场行缓冲器。

视频解码器的输出或者由系统中的另一组件提供的另一组视频信号可以被提供给一个或多个缩放器，以便产生被不同地缩放的视频信号。缩放器可以被配置为被放置在存储器之前或者存储器之后的各个插槽中，或者如果不需要存储器访问则可放置在存储器之前或之后(即，存储器之间)的插槽中。如果视频信号将要被放大，则缩放器可以被放置在存储器之后，以便减小存储到存储器的数据量。如果视频信号将要被缩小，则缩放器可以被放置在存储器之前，以便减小存储到存储器的数据量。或者，一个缩放器可以被配置为被放置在存储器之前，而另一缩放器可以被配置为被放置在存储器之后，从而提供两个被不同地缩放的视频信号(即，一个可以被放大，而另一个可以被缩小)，同时减小存储器存储量和带宽。

视频解码器的输出或者由系统中的另一组件提供的另一组视频信号可以被提供给一个或多个帧速率转换单元。消隐时间优化器(blank timeoptimizer，BTO)可以按第一时钟速率接收与视频信号的一帧的一场行有关的数据。BTO可以确定在该帧的下一场行被接收之前可用的最大时间量。基于该确定，BTO可以按第二时钟速率向存储器发送或接收将该帧的该场行。用于存储器访问的第二时钟速率可以比第一时钟速率慢得多，从而减小了存储器带宽，并且使得在场行之间可能具有更短的可用时间量的另一视频信号能够更快地访问存储器。进而，BTO实质上以促进对存储器带宽的高效使用的方式分配了来自若干个存储器客户端(即，需要存储器访问的单元)的存储器访问。

BTO的视频信号输出或由系统中的另一组件提供的另一组视频信号可以被提供给叠加引擎以便进一步处理。在叠加引擎中，两个或更多个视频信号可以被叠加并被提供给颜色管理单元(CMU)。CMU可以接收叠加的视频信号并且可以分部分地处理叠加的视频信号。在接收到叠加视频信号的一部分对应于第一视频信号的指示后，CMU可以利用与第一视频信号部分相对应的参数来处理该视频信号部分并提供输出。或者，在接收到叠加视频信号的一部分对应于第二视频信号的指示后，CMU可以利用与第二视频信号部分相对应的参数来处理该视频信号部分并且提供输出。叠加引擎中的多平面(M平面)叠加电路可以接收两个或更多个视频信号并提供叠加的信号，其中该两个或更多个视频信号之一可以由CMU提供。视频信号可以包括优先级指定符，并且叠加电路于是可以基于优先级指定符来叠加信号。

叠加引擎的输出或者由系统中的另一组件提供的另一组视频信号(其可以是循序的)可以被提供给主输出级和/或副输出级。或者，视频信号可以绕过叠加引擎，并且可以被提供给主输出级和/或副输出级。在主输出级和/或副输出级中，视频信号可以经历格式转换或者符合主设备和/或副设备(例如显示设备和记录设备)的要求的处理。

附图说明

在结合附图考虑以下详细描述后，本发明的以上和其他目的和优点将清楚显现出来，附图中类似的标号始终指代类似的部分，其中：

图1A和1B是在同一屏幕的不同部分上显示的两个通道的示例性图示；

图2是生成PIP显示的图示；

图3是典型视频处理器中的降噪器和去交错器的片外存储器访问操作的图示；

图4是根据本发明原理的电视显示系统的图示；

图5是根据本发明原理的双视频处理器的板上视频处理部的功能的详细图示；

图6是根据本发明原理的时钟发生系统的图示；

图7-9是根据本发明原理生成视频信号的三种模式的图示；

图10是根据本发明原理使用两个解码器来生成三个视频信号的示例性实现方式的图示；

图11是根据本发明原理对两个视频信号的两个部分进行时分复用的示例性时序图；

图12是根据本发明原理的双视频处理器的前端视频流水线的功能的详细图示；

图13是根据本发明原理的降噪器和去交错器的片外存储器访问操作的图示；

图14是根据本发明原理的降噪器和去交错器的片外存储器访问操作的示例性说明性时序图；

图15是根据本发明原理的多场行处理的图示；

图16是根据本发明原理执行帧速率转换和缩放的详细图示；

图17是根据本发明原理的缩放器定位模块的图示；

图18是根据本发明原理的BTO复用器的操作的说明性示例；

图19是根据本发明原理的双视频处理器的颜色处理和通道混合(CPCB)视频流水线的详细图示；

图20是根据本发明原理的叠加引擎的详细图示；

图21是根据本发明原理的颜色管理单元的详细图示；并且

图22是根据本发明原理的双视频处理器的后端视频流水线的详细图示。

具体实施方式

本发明涉及用于在一个或多个通道的一个或多个视频流水线级的各个部分中减小存储器访问带宽并且共享存储器和其他处理资源以产生一个或多个高质量输出信号的方法和装置。

图4示出根据本发明原理的电视显示系统。图4所示的电视显示系统可以包括电视广播信号202、双调谐器410、MPEG编解码器230、片外存储装置240、片外存储器300、双视频处理器400、存储器接口530以及至少一个外部组件270。双调谐器410可以接收电视广播信号202并且产生第一视频信号412和第二视频信号414。视频信号412和414随后可以被提供给双解码器420。双解码器420被示为在双视频处理器400内部，但是它也可以改为在视频处理器400外部。双解码器420可以对第一视频信号412和第二视频信号414执行与解调器220(图2)类似的功能。双解码器420可以至少包括复用器424和两个解码器422。在另一种布置中，复用器424以及一个或两个解码器422可以在双解码器420外部。解码器422提供经解码的视频信号输出426和428。应当理解，解码器422可以是不同于MPEG解码器的任何NTSC/PAL/SECAM解码器。解码器422的输入可以是数字CVBS、S-Video或Component视频信号，并且解码器422的输出可以是诸如Y-Cb-Cr数据信号之类的数字标准清晰度信号。将结合图7、8、9和10来提供对双解码器420的操作的更详细论述。

复用器424可以用于选择两个视频信号412和414或者任何数目的输入视频信号中的至少一个。该至少一个被选择的视频信号425随后被提供给解码器422。该至少一个被选择的视频信号425在图中看来是单个视频信号，以避免使该图过分拥挤，但是，应当理解，视频信号425可以表示可被提供到任何数目的解码器422的输入的任何数目的视频信号。例如，复用器424可以接收5个输入视频信号，并且可以将该5个输入视频信号中的两个提供给两个不同的解码器422。

图4所示的特定视频信号处理布置可以使得双视频处理器400上的内部双解码器420能够被使用，从而减小使用外部解码器的成本，而该外部解码器可能是时移应用中所需要的。例如，双解码器420的输出426和428之一可以被提供给656编码器440，以便在对视频信号进行交错之前将视频信号适当地编码为标准格式。656编码器440可以用于减小数据大小，以便以更快的时钟频率来进行处理。例如，在一些实施例中，656编码器440可以将16位的数据，即h-sync和v-sync信号，减少到8位，以便以双倍的频率来进行处理。这可以是SD视频和任何NTSC/PAL/SECAM解码器和MPEG编码器之间的接口的标准。经编码的视频信号413随后可以例如经由视频处理器上的端口被提供给外部MPEG编解码器230，以生成经时移的视频信号。另一个端口，即双视频处理器400上的灵活端口(flexiport)450可以用于接收来自MPEG编解码器230的经时移的视频信号。这样通过在视频处理器外部处理数字视频信号的一些部分来降低视频处理器的复杂度，可能是符合需要的。另外，MPEG编解码器230所执行的时移可能要求包括压缩、解压缩和与非易失性大容量存储设备相接口在内的操作，这些都可以在视频处理器的范围之外。

诸如光标、屏幕上显示或者除了广播视频信号202之外的可用于至少一个外部组件270中或者以其他方式提供给外部组件的各种其他形式的显示也可以利用双视频处理器400来生成。例如，双视频处理器400可以包括用于此目的的图形端口460或者图案生成器470。

经解码的视频信号以及各种其他视频信号、图形生成器460或图案生成器470可以被提供给选择器480。选择器480选择这些视频信号中的至少一个，并且将所选择的信号提供给板上视频处理部490。视频信号482和484是可以由选择器480提供给板上视频处理部490的两个说明性信号。

板上视频处理部490可以执行任何适当的视频处理功能，例如去交错、缩放、帧速率转换以及通道混合和颜色管理。双视频处理器400中的任何处理资源都可以经由存储器接口530向片外存储器300(其可以是SDRAM、RAMBUS或任何其他类型的易失性存储装置)发送数据和从其接收数据。将结合对图5的描述来更详细描述这些功能中的每一个。

最后，双视频处理器400输出一个或多个视频输出信号492。视频输出信号492可以被提供给一个或多个外部组件270，以用于显示、存储、进一步处理或任何其他适当的用途。例如，一个视频输出信号492可以是支持高清晰度TV(HDTV)分辨率的主输出信号，而第二视频输出信号492可以是支持标准清晰度TV(SDTV)分辨率的副输出。主输出信号可用于驱动高端外部组件270，例如数字TV或投影仪，同时副输出被用于标准清晰度(DVD)视频记录器、标准清晰度TV(SDTV)、标准清晰度预览显示或者任何其他适当的视频应用。这样，副输出信号可以使得用户能够在任何适当的SDTV介质(例如DVD)上记录HDTV节目，同时允许用户在HDTV显示器上同时观看节目。

图5更详细示出双视频处理器400的板上视频处理部490的功能。板上视频处理部490可以包括输入信号配置510、存储器接口530、配置接口520、前端流水线部540、帧速率转换(FRC)和缩放流水线部550、颜色处理和通道混合流水线部560以及后端流水线部570。

配置接口520可以经由例如I2C接口从诸如处理器之类的外部组件接收控制信息522。配置接口522可用于对输入信号配置510、前端540、帧速率转换550、颜色处理器560、后端570和存储器接口530进行配置。输入信号配置510可以耦合到双视频处理器400上的外部输入，以便接收输入502上的视频信号(例如HDTV信号、SDTV信号或者任何其他适当的数字视频信号)以及所选择的视频信号482和484(图4)。输入信号配置510随后可以被配置为将所接收到的视频信号(例如信号482、484和502)中的至少一个作为视频源流512提供给前端540。

基于该配置，可以利用板上视频处理流水线在不同的时间处理提供给板上视频处理部490的这些输入中的不同输入。例如，在一个实施例中，双视频处理器400可以包括八个输入端口。示例性的端口可以包括两个16位HDTV信号端口、一个20位HDTV信号端口、三个8位SDTV视频信号端口(其可以是CCIR656格式的)、一个24位图形端口以及一个16位外部屏幕上显示端口。

前端540可以被配置为在可用输入的至少一个视频信号流512(即，通道)之间进行选择并且沿着一个或多个视频处理流水线级来处理该(一个或多个)所选择的视频信号。前端540可以将(一个或多个)经处理的视频信号从一个或多个流水线级提供到帧速率转换和缩放流水线级550。在一些实施例中，前端540可以包括三个视频处理流水线，并且向FRC和缩放流水线级550提供三个相分离的输出。在FRC和缩放流水线级550中，可能有一个或多个处理通道。例如，第一通道可以包括主缩放器和帧速率转换单元，第二通道可以包括另一缩放器和帧速率转换单元，第三通道可以包括较低成本的缩放器。缩放器可以彼此独立。例如，一个缩放器可以增大输入图像的大小，而另一个可以减小图像的大小。两个缩放都可以结合444像素(RGB/YUB 24位)或422像素(YC 16位)工作。

颜色处理和通道混合流水线级560可被配置为提供颜色管理功能。这些功能可以包括颜色重映射、亮度、对比度、色相和饱和度增强、伽马校正和像素验证。此外，颜色处理和通道混合流水线级560可以提供叠加不同通道的视频混合功能，或者将两个混合的视频通道与第三通道相混合或叠加。

后端流水线级570可以被配置为执行数据格式化、有符号/无符号数转换、饱和逻辑、时钟延迟，或者在一个或多个通道从双视频处理器400输出之前可能需要的任何其他适当的最终信号操作。

各个流水线级片段中的每一个可以被配置为利用存储器接口530向片外存储器300发送数据和从其接收数据。存储器接口530可以至少包括存储器控制器以及存储器接口。存储器控制器可以被配置为以存储器所支持的最大速度来运行。在一个实施例中，数据总线可以是32位，并且可以工作在200MHz的频率。该总线可以提供基本上接近12.8千兆位每秒的吞吐量。每个使用存储器接口530的功能块(即，存储器客户端)可以按突发操作模式来对存储器寻址。各个存储器客户端之间的仲裁可以通过循环(round robin)方式或任何其他适当的仲裁方案来完成。将结合对图12、19、20、21和22的描述来提供对各个流水线片段的更详细论述。

双视频处理器400中的各个组件和流水线级可能需要不同的时钟机制或时钟频率。图6示出了生成多种时钟信号以用于此目的的时钟发生系统600。时钟发生系统600至少包括晶体振荡器610、通用模拟锁相环电路620、数字锁相环电路640a-n以及存储器模拟锁相环电路630。晶体振器610的输出612可以根据需要耦合到通用锁相环620、存储器锁相环630、双视频处理器400中的另一组件、或者处理器外部的任何适当的组件。

存储器模拟锁相环电路630可以用于生成存储器时钟信号632以及不同频率的其他时钟信号636，这些时钟信号可以被选择器650选择以用作操作存储器设备(例如200MHz DDR存储器)或另一系统组件的时钟信号652。

通用模拟锁相环620可以生成200MHz时钟，该200MHz时钟可用作一个或多个数字锁相环(PLL)电路640a-n的基本时钟。数字PLL电路640a-n可以在开环模式中使用，在这种模式中它表现为频率合成器(即，将基本时钟频率乘以一有理数)。或者，数字PLL电路640a-n可以在闭环模式中使用，在这种模式中它可以通过锁定到相应的输入时钟信号642a-n(例如视频同步输入)上来实现频率锁定。数字PLL在闭环模式中具有实现到极慢时钟信号的精确频率锁定的能力。例如，在视频处理领域，垂直视频时钟信号(例如v-sync)可以在50至60Hz的范围中。各个系统组件可以将数字PLL电路640a-n的输出644a-n用于可能需要多种开环或者闭环信号的不同操作。输出640a-n中的每一个应当被理解为能够提供不同频率或相同频率的时钟信号。

例如，可以使用由数字PLL电路640a-n生成的时钟信号的一个组件是双解码器420(图4)，其操作将结合图7、8、9和10来更详细描述。双解码器420可以包括解码器422(图4)。正如将结合图7、8和9描述的，解码器422可以在不同操作模式中使用。

图7、8和9示出了使用解码器422来生成视频信号426或428(图4)的三种示例性操作模式。这三种操作模式例如可以提供合成视频信号、s-video信号和分量(component)视频信号。

这三种模式中的第一种可用于生成合成视频信号，这种模式是结合图7来示出的。第一解码器模式可以包括DC恢复单元720、模数转换器730、以及解码器422，其中每一个都可包括在双解码器420(图4)中。可由双调谐器410提供或者在另一种布置中由复用器424提供的视频信号425(图4)被提供给DC恢复单元720。当可能是AC耦合信号的视频信号425丢失了其DC基准并且应当使其被周期性地重置以便保留诸如亮度之类的视频特性信息时，可以使用DC恢复单元720。来自DC恢复单元720的视频信号被模数转换器730数字化并被提供给解码器422。

在第一模式中，解码器422可以使用来自单个模数转换器的经数字化的视频信号732来生成合成视频信号。模数转换器730和解码器422可以通过接收数字时钟信号644a-n(图6)来进行操作-这些数字时钟信号644a-n例如可以是20、21、22、23、24、25、26、27、28、29、或30MHz的。此外，解码器422可以利用输出反馈信号427来控制DC恢复单元720的操作。输出反馈信号427例如可以是指示DC恢复单元720增大或减小提供给模数转换器730的视频信号上的DC输出的2位控制信号。

三种模式中的第二种可用于生成s-video信号，这种模式是结合图8来示出的。第二解码器模式可以包括第一模式中描述的所有元件，以及第二模数转换器820。视频信号425(图4)可以被分割成第一部分812和第二部分810。可由复用器424提供的视频信号425(图4)的信号的第一部分812可以被提供给DC恢复单元720，视频信号425(图4)的信号的第二部分810可以被输入到第二模数转换器820。来自DC恢复单元720的视频信号425的第一部分812被第二模数转换器730数字化并被提供给解码器422。此外，视频信号425的第二部分810也被模数转换器820提供给解码器422。S-Video信号需要双线模拟端口，用于连接到各种设备(例如VCR、DVD播放器，等等)。

在该第二模式中，解码器422可以使用来自两个模数转换器730和820的经数字化的视频信号732和832来生成s-video信号。模数转换器730和820以及解码器422可以通过接收数字时钟信号644a-n(图6)来进行操作-这些数字时钟信号644a-n例如可以是20、21、22、23、24、25、26、27、28、29、或30MHz的。在一些实施例中，视频信号的第一部分812可以是视频信号425的Y通道，视频信号425的第二部分810可以是视频信号的色度通道。

三种模式中的第三种可用于生成分量视频信号，这种模式是结合图9来示出的。第三解码器模式可以包括第二模式中描述的所有元件，以及第二和第三DC恢复单元930和920，以及复用器940。视频信号425可以被分割成第一部分914、第二部分910和第三部分912。可由复用器424提供的视频信号425(图4)的第一部分914可以被提供给DC恢复单元720，视频信号425(图4)的信号的第二部分910可以被提供给DC恢复单元930，并且视频信号425(图4)的信号的第三部分912可以被提供给DC恢复单元920。分量视频信号需要三线模拟端口，用于连接到各种设备(例如VCR、DVD播放器，等等)。

来自DC恢复单元720的视频信号425的第一部分914被模数转换器730数字化并被提供给解码器422。来自DC恢复单元930和920的视频信号425的第二和第三部分910和912被模数转换器820选择性地数字化(例如，通过利用复用器940来进行选择)并被提供给解码器422。复用器940可以接收来自解码器422的控制信号429，以便通过模数转换器820对视频信号425的第二和第三部分910和912进行时间复用。

在第三模式中，在一些实施例中，解码器422可以使用来自两个模数转换器730、820的经数字化的视频信号732和832来生成分量视频信号。模数转换器730和820以及解码器422可以通过接收数字时钟信号644a-n(图6)来进行操作-这些数字时钟信号644a-n例如可以是20、21、22、23、24、25、26、27、28、29、或30MHz的。此外，解码器422可以利用输出反馈信号427来控制DC恢复单元720、930和920的操作。在一些实施例中，视频信号425的第一、第二和第三部分914、910和912可以分别是视频信号425的Y通道、U通道和V通道。

应当理解，各种通常可获得的类型的DC恢复单元、数模转换器和视频解码器可用于执行上述功能，并且为了简洁起见，这里的论述中省略它们的具体操作。

在图10所示的一个实施例中，三种解码器模式全都可以利用两个解码器422以及三个模数转换器730或820来实现。图10所描述的布置可以使得双解码器420(图4)能够基本上同时提供可与三种模式中的任何两种相对应的至少两个视频信号426和428(即，从每个解码器有一个视频信号)。

图10示出了利用两个解码器来生成两个合成视频信号、一个合成和一个s-video信号、一个合成和一个分量视频信号或者两个s-video信号的示例性实现方式。图10所示的示例性实现方式包括一组复用器1020、1022、1023、1025、1021、1024、1026、1027和1028；三个模数转换器730、820、1010；四个DC恢复单元720、721、930、920；去复用器1040；以及两个解码器422a和422b。

在用于生成两个合成视频信号时，图10的示例性实现方式可以按以下方式来操作。第一视频信号425a可被耦合到复用器1020的第一输入，并且第二视频信号914可被耦合到复用器1024的第二输入。复用器1020的第一输入可以被选择并输出到复用器1021的第四输入，以便被输入到DC恢复单元720。复用器1024的第二输入可以被选择并输出到DC恢复单元721。该实现方式的其余部分的操作类似于结合图7描述的用来生成合成视频信号的操作。例如，DC恢复单元720和721、模数转换器730和1010以及解码器422a和422b以类似的方式进行操作以生成合成视频信号，如图7中所述。

利用图10中的示例性实现方式生成一个合成和一个s-video信号或者一个合成和一个分量视频信号是以与上述生成两个合成视频信号相类似的方式来执行的。例如，用于生成s-video信号的视频信号425的第一和第二视频信号部分812和810被提供给复用器1022和1026。复用器1022和1026的输出被提供给复用器1021和1027，该复用器1021和1027选择将要被模数转换器730和820处理的视频信号。类似地，复用器1024选择哪些视频信号将要被模数转换器1010处理。对各种操作模式的复用器输入选择的更详细描述在以下示出的表1中给出。

图10所示的示例性实现方式还使得能够生成两个s-video信号426和428。为了提供该功能，在第一频率和第一相位(例如20MHz)下工作的第一时钟信号644a被提供给模数转换器730和解码器422a。在可能与第一时钟信号180度异相的第二频率(例如180度异相的20MHz)下工作的第二时钟信号644b可以被提供给模数转换器1010和解码器422b。处于可能是第一时钟信号的频率的基本上两倍并且具有与第一时钟信号相同的相位的第三频率(例如40MHz)的第三时钟信号644c可以被提供给模数转换器820。时钟信号644b被提供给复用器1030，以选择性地将时钟信号644b耦合到复用器1026和1027。通过将时钟信号耦合到复用器1026和1027的所选输入，可以对模数转换器820上的视频信号输入810a-c执行时分复用。时钟信号644a被耦合到去复用器1040，以对时分视频信号进行去复用。将结合图11来提供对时分复用操作的更清楚描述。

图11示出了用于对两个视频信号425的两个第二部分820进行时分复用的示例性时序图。通过对操作进行时分复用，可以消除对第四模数转换器的需要，从而减小双视频处理器400的总成本。图11所示的时序图包括分别与第一、第二和第三时钟信号644a、644b和644c相对应的三个时钟信号，以及三个模数转换器730、1010和820的输出。如图中所示，时钟1和时钟2以时钟3的一半频率工作，并且随着时钟3的下降沿而变化。

如图所示，在T1和T4的时间段之间，时钟644a(时钟1)的一整个周期完成，并且与第一视频信号(S0)的第一部分812a-c相对应的模数转换器730(ADC 1)的输出可用于供解码器422a处理。在时间段T2开始时的时钟3的上升沿，模数转换器820(ADC 3)开始处理第二视频信号(S1)的第二部分810a-c，并且在时间段T3结束时完成处理。

在时间段T3开始时，模数转换器820(ADC 2)开始处理视频信号S1的第一部分810a-c，并且在时间段T6结束时完成。与视频信号S1的第一部分810a-c相对应的ADC 2的输出在时间段T6结束时变得可用于供解码器422b处理。在时间段T4开始时的时钟3的上升沿，模数转换器820(ADC 3)开始处理视频信号S0的第二部分810a-c，并且在时间段T5结束时完成处理。

从而，在时间段T6结束时，两个视频信号S0和S1的两个部分已经仅利用三个模数转换器完成了处理。

在时间段T5和T6之间的时钟3的上升沿，去复用器1040将视频信号S0的第二部分810a-c的输出从ADC 3提供到解码器644a，以产生经处理的视频信号426。同时，视频信号S1的第二部分812被选择以供模数转换器820(ADC 3)处理，并且在时间段T7结束时变得可用。

以上展示了利用三个模数转换器730、1010和820来产生两个s-video信号426和428的一个实施例。以下的表1总结了可被提供给相应的复用器以产生合成(cst)、分量(cmp)和s-video信号(svid)的各种组合的各种示例性选择信号。

表1

双解码器420还可以被配置为处理可能从视频磁带记录器(VCR)接收的不稳定的模拟或数字信号。不稳定的信号可能是由于诸如快进、快退或者暂停模式之类的各种操作模式而由VCR产生的。在这种情形期间，双解码器420可能能够处理这些类型的信号以提供质量良好的输出信号。

不稳定的视频信号可能是由VCR所生成的不稳定的同步信号而导致的。用于处理不稳定的同步信号的一种适当的技术可以是对不稳定的视频信号进行缓冲。例如，可以将先前先出(FIFO)缓冲器放置在解码器的输出的附近。首先，利用不稳定的同步信号作为基准，可以将解码器输出数据写入到FIFO缓冲器。可以从解码器内的逻辑块重新生成或者重新创建同步信号和时钟，然后可以在遇到这种操作模式时将其用于从FIFO缓冲器读取数据。这样，不稳定的视频信号可以与稳定的同步信号一起输出。在所有其他场景或操作模式中，可以绕过FIFO缓冲器，并且输出可以与FIFO的输入相同。

或者，在片外存储器中实现FIFO缓冲器可以使得能够对不稳定的同步信号进行适当的处理。例如，当不稳定的同步信号被检测到时，解码器可以被置于2-D模式中，从而使用更少的片外存储器。通常用于3-D操作的片外存储器300的一大部分变得空闲，并且可以用于实现上述的FIFO缓冲器(即，至少一个完整的数据向量的等同物可用作空闲存储器空间)。另外，片外存储器内的FIFO缓冲器可能能够存储整个帧的像素，因此即使写速率和读速率不匹配，在输出处，帧也会或者被重复或者被丢弃。特定帧或者帧内的场的重复或丢弃仍可以使得系统能够显示相当好的画面。

图12更详细示出了视频流水线内的前端54的示例性功能。具体地，通道选择器1212可以被配置为从多个视频源流512中选择四个通道。该四个通道可以沿着前端540内的4个流水线级被处理。在一些实施例中，该四个通道可以包括：主视频通道、PIP通道、屏幕上显示(OSD)通道以及数据测量(instrumentation)或测试通道。

前端540可以对通道中的任何一个实现各种视频处理级1220a、1220b、1230和1240。在一些实施例中，各个通道可以共享来自其他级中的任何一个的一个或多个资源，以增大各个通道的处理力。视频处理级1220a和1220b可以提供的功能的一些示例可以包括可用于产生最高图片质量的降噪和去交错。降噪和去交错功能也可以共享片外存储器300，这样，该存储器被表示为共享存储器级1260，将结合对图13和15的描述来更详细描述该共享存储器级1260。为了避免使图过于拥挤，共享存储器级1260在图12中被示为与通道1相对应的处理级的一部分。但是，应当理解，一个或多个共享存储器级1260可以是前端540中的任何通道流水线的一部分。

降噪可以去除脉冲噪声、高斯噪声(空间的和时间的)、以及诸如区块噪声和蚊式噪声之类的MPEG假象。去交错可以包括通过在存在运动的情况下利用边缘自适应内插法内插任何缺失的行，来从交错视频生成循序视频。或者，去交错功能可以基于运动自适应地使用时间和空间内插的组合。降噪器和去交错器都可以工作在3-D域中，并且都可能需要将帧的场存储在片外存储器中。因此，去交错器和降噪器可以充当存储器接口530的客户端，该存储器接口530可用来访问片外存储器。在一些实施例中，降噪器和去交错器可以共享片外存储器以便最大化存储器空间并以最高效的方式来处理数据-如共享存储器级1260所示。将结合对图13和15的描述来更详细描述该过程。

三个视频处理级1220a、1220b和1230中的任何一个可以运行格式转换以将视频信号转换到所需的域中。例如，该类转换可以用于将输入视频信号流改变成601或709颜色空间中的YC 4:2:2格式。

前端540还可提供测量流水线1240以运行数据测量功能。测量流水线1240例如可以用于找出活动视频的起始和结束像素以及行位置，以及用于在上游存在可控相位采样器(ADC)的情况下找出优选的采样时钟相位。执行这些操作可以帮助自动检测输入通道参数，例如分辨率、上下加框、左右加框。另外，检测这种通道参数可以帮助利用它们来通过微控制器或任何其他适当的处理元件控制诸如缩放和宽高比转换之类的特征。前端540还可以对所有四个通道运行同步视频信号测量功能，以便检测同步信号的丢失、时钟信号的丢失或者超范围的同步或时钟信号。这些功能还可以用于通过微控制器或任何其他适当的处理元件来驱动功率管理控制。

在前端540的末尾，一组FIFO缓冲器1250a-c可以对视频流进行采样，以在前端540与帧速率转换和缩放550(图5)流水线级之间提供经采样的视频信号1252、1254和1256，该经采样的视频信号1252、1254和1256可用于对所选择的通道进行重定时。

结合对图13和15的描述来提供对共享存储器级1260的更详细描述。具体地，如图13所示，共享存储器级1260可以至少包括降噪器330和去交错器340的功能。这些功能都可以是需要进行帧存储以产生高质量图像的时间性功能。通过使得各个存储器访问块(即，存储器客户端)能够共享片外存储器300，可以减小片外存储器300的大小和与片外存储器300进行接口所需要的带宽。

在3-D模式中，降噪器330可以在交错输入的两个场上工作。降噪器330可以在其上工作的两个场可以包括当前场1262和在当前场1262的两场之前的场(即，更前场(previous to the previous field)332)。在3-D模式中，去交错器340可以在三个交错的场上工作。这三个场可以包括当前场1262、前一场1330以及更前场332。

如图13和图14所示，场缓冲器1310和1312可以被降噪器330和去交错器340所共享。降噪器330可以从片外芯片存储器300读取来自场缓冲器1310的更前场332，并且将其与当前场1262一起处理以提供经降噪的输出322。经降噪的输出322可以被写到片外存储器300的场缓冲器1312中。去交错器340可以从片外芯片存储器300读取来自场缓冲器1312的前一场1330以及来自场缓冲器1310的更前场332，并且将所读取的场与当前场1262或者经降噪的输出322一起处理，并且提供经过去交错的视频1320来作为输出。

例如，如图14所示，当前场1262(FIELD 1)可以被提供给降噪器330，以便在第一时间段(即T1)期间输出经过噪声处理的输出322。在降噪器330完成对FIELD 1的处理之后或之前(即，在时间段T2期间)，经降噪的输出322(FIELD 1)可以被降噪器330提供给去交错器340，或者可以绕过降噪器330而经由1262直接提供给去交错器340(例如，如果不需要降噪的话)。在任一种情况下，在第二时间段(即，时间段T2)期间，经降噪的输出322(FIELD 1)都可以被降噪器330写到片外存储器300中的场缓冲器1312。

在处理帧中的下一当前场(FIELD 2)的同时，在时间段T2期间，场缓冲器1312的输出1330(FIELD 1)可以被去交错器340从片外存储器300中读取。场缓冲器1312随后提供在经过噪声处理的输出322(FIELD2)之前(即，在当前场之前)被处理的经降噪的输出(FIELD 1)。

在降噪器330在第三时间段(即T3)期间完成对当前场1262中的下一场(即FIELD 2)的处理之后或之前，场缓冲器1312的当前场的前一场1330可以被写入到场缓冲器1310。下一个经降噪的输出322(FIELD 2)可以取代经降噪的输出(FIELD 1)被写入到场缓冲器1312。在时间段T3期间，场缓冲器1312的内容是经降噪的输出(FIELD 2)(即，前一当前场)，场缓冲器1310的内容是经降噪的输出(FIELD 1)(即，更前当前场)。

在时间段T3期间，降噪器330可以在当前场1262(FIELD 3)和更前当前场332(FIELD 1)上工作。在同一时间段T3期间，去交错器340可以在当前场1262(FIELD 3)或者经降噪的输出(FIELD 3)、当前场之前的当前场1330(FIELD 2)以及前一当前场之前的当前场332(FIELD2)上工作。降噪器330和去交错器340之间对片外存储器300的共享从而导致了只使用2场缓冲器单元，而如图3所示，在片外存储器300中一般需要四个场缓冲器单元来提供类似的功能。

通过减少存储器中的场缓冲器单元的数目，可以在具有相等的处理力和更大的存储器存储和带宽的情况下提供额外的视频处理流水线，从而使得能够对至少两个通道进行高质量的视频处理。另外，可以减小双视频处理器400和片外存储器300之间的数据传送带宽，因为可以只使用单个写端口和两个读端口来提供上述功能。

在一些其他实施例中，降噪器330和去交错器340可以同时在每个帧中的多个场行上工作。如图15所示，这些场行中的每一个可以被存储在当前场行缓冲器1520、前一当前场行缓冲器1530和更前当前场行缓冲器1510中。行缓冲器1510、1520和1530可以是双视频处理器400中的存储单元，这些存储单元在存储和访问时可提供高效率和速度。为了进一步减小存储空间的量，被降噪器330和去交错器340两者所使用的行缓冲器1510可以在降噪器和去交错器模块之间被共享。

如图15所示，在当前场1262被降噪器330和去交错器340接收时，除了结合图13和14描述的用于将当前场存储在场缓冲器1312中的操作之外，当前场1262还可以被存储在当前场行缓冲器1520中。这使得降噪器330和去交错器340能够同时访问在不同时间间隔接收的多个当前场行。类似地，存储在场缓冲器单元1310和1312中的内容可以被移动到相应的行缓冲器1510和1530，该行缓冲器1510和1530进而分别为前一当前场(在当前场之前的经降噪的输出)和更前当前场行(在前一当前场之前的经降噪的输出)提供缓冲。这使得降噪器330和去交错器340能够同时访问多个前一当前场行和更前当前场行。由于包括了场行缓冲器，降噪器330和去交错器340可以同时在多个场行上工作。因此，因为降噪器330和去交错器340共享对存储在场缓冲器单元1310中的更前当前场的访问，所以它们也可以共享对相应的场行缓冲器1510的访问。这进而可以减小双视频处理器400上或者很接近双视频处理器400处所需的存储量。

虽然在图15中只示出三个行缓冲器，但是应当理解，可以提供任何数目的场行缓冲器。具体地，所提供的场行缓冲器的数目取决于双视频处理器400上可用的存储空间的量和/或降噪器330和去交错器340可能需要的同时存在的场行的数目。但是，应当理解，可以提供任何数目的额外的降噪单元和去交错单元，以帮助处理多个场行。

例如，如果提供了各自能够同时处理三个当前场行的两个降噪器330和两个去交错器340，则可以使用八个当前场行缓冲器1520、六个前一当前场行缓冲器1530以及六个更前当前场行缓冲器1510来处理多个场行-其中每个场行缓冲器的输出将被耦合到降噪器和去交错器单元的相应输入。实际上，已经想到，如果可以获得所需降噪器和去交错器的数目以及片上空间，则可以将一个或多个帧的内容存储在场缓冲器中。

图16更详细示出了帧速率转换和缩放流水线550(图5)(FRC流水线)。FRC流水线550可以至少包括缩放和帧速率转换功能。具体地，FRC流水线550可以至少包括两个用于缩放的模块，这两个模块可以被放置在缩放器插槽1630、1632、1634和1636中的两个之中-一个缩放器用于提供对第一通道的缩放，一个用于提供对第二通道的缩放。在对图17的描述中，该布置的优点将变得更清楚。缩放器插槽1630、1632、1634和1636中的这些缩放模块中的每一个可能能够执行按任何缩放比率的放大或缩小。缩放器还可以包括用于执行宽高比转换、水平非线性3区缩放、交错和去交错的电路。在一些实施例中，缩放可以在同步模式中执行(即，输出与输入同步)，或者可以通过片外存储器300来执行(即，输出可以被定位在相对于输入的任何位置)。

FRC流水线550还可以包括用于帧速率转换(FRC)的功能。通道中的至少两个可以包括帧速率转换电路。为了执行FRC，视频数据应当被写入到存储器缓冲器并且被以所需的输出速率从该缓冲器中读取。例如，由于比起输入帧来更快地读输出缓冲器，因此帧速率增大，从而导致特定的帧随着时间过去而被重复。由于以比写入特定帧的速率更慢的速率从缓冲器中读取要输出的帧(即，以比输入速率更慢的速率读取帧)，因此帧速率减小。由于在视频数据可用的时段(即，活动视频)期间读取特定的帧，可能导致帧撕裂(tearing)或视频假象。

具体地，为了避免诸如帧撕裂之类的视频假象出现在活动视频内，帧的重复或丢弃应当发生在整个输入帧上，而不是在一帧内的场的中间。换言之，视频的不连续应当只跨帧边界发生(即，在不提供画面数据的垂直或水平同步期间发生)，而不在活动视频的区域内发生。无撕裂控制机构1610可以进行操作以通过例如控制存储器接口530读取存储器中的帧的一部分的时间来减轻不连续。可以在正常模式或无撕裂模式(即，利用无撕裂控制机构1610)中执行FRC。

除了在第一和第二通道中的每一个中放置在缩放器插槽1630、1632、1634和1636中的两个之中的两个缩放器之外，在第三通道上还可以有一个低端缩放器1640。低端缩放器1640可以是更基本的缩放器，例如只执行1∶1或1∶2放大或任何其他必要的缩放比率的缩放器。或者，第一和第二通道中的缩放器之一可以对第三通道执行缩放。复用器1620和1622可以控制至少三个通道中的哪些被指引到可用缩放器中的哪些。例如，复用器1620可以选择通道3以在插槽1630或1632中的缩放器中执行第一类缩放操作，复用器1622可以选择通道1以在插槽1634或1636中的缩放器中执行第二类缩放操作。应当理解，一个通道也可使用任何数目的可用缩放器。

FRC流水线550还可以包括平滑电影模式，以便减小运动不稳。例如，在去交错器中可能存在一胶片模式检测块，其检测输入视频信号的模式。如果视频输入信号是在第一频率(例如60Hz)下运行的，则它可以被转换到更高的频率(例如72Hz)或者更低的频率(例如48Hz)。在转换到更高频率的情况下，帧重复指示信号可以被从胶片模式检测块提供到FRC块。帧重复指示信号可以在可被去交错器生成的数据的第一组帧(例如帧之一)期间为高并且在第二组帧(例如四个帧)期间为低。在帧重复指示信号为高的那部分时间期间，FRC可以重复帧，因而以更高的频率生成正确的数据序列。类似地，在转换到更低频率的情况下，帧丢弃指示信号可以被从胶片模式检测块提供到FRC块。在帧丢弃指示信号为高的时间段期间，特定的一组帧被从序列中丢弃，因而以更低的频率生成了正确的数据序列。

取决于所需的缩放的类型，如缩放器定位模块1660中所示，缩放器可以被配置为被放置在各个缩放器插槽1630、1632、1634和1636中。缩放器插槽1632和1636都位于存储器接口之后，但缩放器插槽1632对应于对第一通道执行的缩放操作，而缩放器插槽1636对应于对第二通道执行的缩放操作。如图所示，一个缩放器定位模块1660可以包括选择与特定缩放器配置相对应的输出的复用器1624，而另一缩放器定位模块1660可以不包括复用器，而是可以使缩放器的输出直接耦合到另一视频流水线组件。复用器1624提供了仅利用两个缩放器插槽来实现三种操作模式的灵活性(结合图17更详细描述)。例如，如果提供了复用器1624，则定位在插槽1630中的缩放器可以被耦合到存储器以提供缩小或放大，并且还被耦合到复用器1624。如果不需要存储器操作，则复用器1624可以选择缩放器插槽1630的输出。或者，如果需要存储器操作，则缩放器插槽1630中的缩放器可以对数据进行缩放，并且复用器1624可以选择来自另一缩放器的数据，该另一缩放器对数据进行放大或缩小并且被放置在缩放器插槽1632中。复用器1624的输出随后可以被提供到另一视频流水线组件，例如消隐时间优化器1650，将结合对图18的描述来更详细描述该消隐时间优化器1650。

如图17所示，缩放器定位模块1660可以至少包括输入FIFO缓冲1760、与存储器接口530的连接、三个缩放器定位插槽1730、1734和1736中的至少一个、写FIFO缓冲器1740、读FIFO缓冲器1750、以及输出FIFO缓冲器1770。缩放器定位插槽可以对应于图16中描述的插槽。例如，缩放器定位插槽1734可以对应于插槽1630或1634，类似地，缩放器定位插槽1730可以对应于插槽1630-如上所述，对复用器1624的使用使得插槽1630能够提供缩放器定位插槽1730和1734的功能。一个或两个缩放器可以相对于存储器接口530被定位在三个缩放器定位插槽1730、1734或1736中的任何一个或两个之中。缩放器定位模块1660可以是FRC流水线550中的任何通道流水线的一部分。

当需要同步模式时，缩放器可以被定位在缩放器定位插槽1730中。在此模式中，系统中可以没有FRC，从而消除了通过特定的FRC通道流水线来访问存储器的需要。在此模式中，输出v-sync信号可以被锁定到输入v-sync信号。

缩放器也可以改为被定位在缩放器定位插槽1734中。当需要FRC并且输入数据应当被缩小时，可能希望将缩放器定位在插槽1734中。在写入到存储器之前对输入数据进行缩小(即，因为可能需要较小的帧大小)因而减小了可能需要的存储器存储量。由于可以将更少的数据存储到存储器，因此可以减小输出数据读取速率，从而也减小了所需要的总存储器带宽(进而减小了成本)并且提供了更高效的系统。

在另一场景中，缩放器可以被定位在缩放器定位插槽1736中。当需FRC并且输入数据应当被放大时，可能希望将缩放器定位在插槽1736中。将数据提供到存储器的速率可以低于读取输出数据的速率(即，在输入处的帧大小比输出处的更小)。进而，通过存储更小的帧并且之后在输出处利用缩放器来增大帧大小，可以将更少的数据写入到存储器。例如，如果另一方面，缩放器被定位在存储器之前的插槽1734中并且被用于放大输入数据，则更大的帧将被存储到存储器，从而需要更多的带宽。但是，在此情况下，通过将缩放器定位在存储器之后，最初可以将更小的帧存储到存储器(从而消耗更少的带宽)，并且之后将其读回并进行放大。

由于对于第一和第二通道，在两个分离的缩放器定位模块1660中可能有两个独立的缩放器，因此如果这两个缩放器定位模块1660上都有存储器访问需求，则可能出现这样的情况：其中之一需要高带宽，而另一个可能需要低带宽存储器访问。消隐时间优化器(BTO)复用器1650可以提供一个或多个存储缓冲器(大到足以存储一个或多个场行)，以便减小存储器带宽并且使得任何数目的通道都能够共享所存储的场行-从而减小存储器存储需求。

图18是BTO复用器1650(图16)的操作的说明性示例。如图18所示，第一通道(主)占据屏幕1810的大部分，而第二通道(PIP)占据屏幕1810的较小部分。结果，比起主通道来，在同一时间间隔期间PIP通道可能具有更少的活动数据并且需要对存储器的更少访问，从而需要较小的带宽。

例如，如果帧中的一个场行包含16个像素，则PIP通道可以只占据该帧中的整个场的4个像素，而主通道可以占据其余的12个像素。因此，PIP通道必须访问存储器以处理4个像素的时间量是主通道的四倍长，从而需要的带宽更小，如存储器访问时间线1840所示(即，PIP具有更大的消隐时间间隔)。因此，为了减小所需的存储器带宽，PIP通道可以按慢得多的速率访问存储器，使得主通道能够使用其余的带宽。

BTO复用器1650可以被配置为在访问不同通道上的存储器时使用各种时钟速率。例如，当在特定的通道上可能需要较慢的时钟速率时，BTO复用器1650可以利用一个时钟速率1844从存储器访问块(客户端)1820(即，PIP通道)接收所请求的数据，将该数据存储在场行存储缓冲器中，并且利用第二时钟速率(其可能较慢)1846来访问存储器。通过防止客户端使用高时钟速率来直接访问存储器并且改为用场行缓冲器来以较慢的时钟速率访问存储器，可以减小带宽需求。

BTO复用器1650可以使得能够共享不同通道场行缓冲器，这可以进一步减小片外存储器300所需的存储量。这样，BTO复用器1650可以使用共享的场行缓冲器来混合或叠加共享一部分显示的不同通道。

BTO复用器1650的输出可以被提供给颜色处理和通道混合视频流水线560(图5)。图19示出了颜色处理和通道混合(CPCB)视频流水线560的更详细描述。CPCB视频流水线560至少包括采样器1910、视觉处理和采样模块1920、叠加引擎2000、副通道叠加1962、另外的主通道和副通道缩放和处理模块1970和1972、签名累积器1990以及缩小器1980。

CPCB视频流水线560的功能可以至少包括改善视频信号特性，例如通过明度和色度边缘增强来进行图像增强，以及通过蓝噪声成形掩模来进行胶片颗粒生成和添加。此外，CPCB视频流水线560可以混合至少两个通道。经混合的通道的输出可以被选择性地与第三通道相混合，以提供三通道混合输出和两通道混合输出。

如图21所示，可以包括在CPCB视频流水线560的叠加引擎2000部分中的CMU 1930可以改善至少一个视频信号特性。视频信号特性可以包括自适应对比度增强2120、图像中全局进行的亮度、对比度、色相和饱和度调整、局部颜色智能重映射2130、保持色相和亮度不变的智能饱和度控制、通过查找表进行的伽马控制2150和2160、以及到所需颜色空间的颜色空间转换(CSC)2120。

CMU 1930的体系结构使得CMU能够接收任何格式的视频通道信号1942并将输出1932转换到任何其他格式。CMU流水线前面的CSC 2110可以接收视频通道信号1942并且可以将任何可能的3颜色空间转换到视频颜色处理空间(例如，将RGB转换到YCbCr)。此外，CMU流水线末尾处的CSC可以从颜色处理空间转换到输出3颜色空间。全局处理功能2140可以用于调整亮度、对比度、色相和/或饱和度并且可以与输出CSC共享。由于CSC和全局处理功能2140执行矩阵乘法操作，因此两个矩阵乘法可以被组合成一个。这类共享可以通过在组合两个矩阵乘法操作之后预先计算最终系数来执行。

CPCB视频流水线560还可以向特定数目的位提供抖动(dithering)，这可能是显示设备所需要的。还可以提供用于至少一个通道输出的交错器。CPCB视频流水线560还可以为可显示在设备上的通道输出中的至少一个生成控制输出(Hsync、Vsync、Field)。另外，CPCB视频流水线560可以为输出通道中的至少一个全局地分离亮度、对比度、色相和饱和度调整，并且为输出通道中的至少一个提供额外的缩放和FRC。

再次参考图16和19，来自FRC流水线550的通道输出1656、1652和1654被提供给CPCB视频流水线560。第一通道1656可以沿着第一路径被处理，该第一路径可以使用采样器1910以便对第一通道1656上的视频信号进行上采样，并且采样器1910的输出1912可以被提供给主通道叠加1960和副通道叠加1962两者以为输出中的至少一个产生混合图像。第二通道1652可以沿着提供视觉处理和采样模块1920的第二路径被处理。视觉处理和采样模块1920(其可以对视频信号进行上采样)的输出可以被输入到视频叠加1940(或者叠加引擎2000)，以便将第三通道1654与输出相混合或者定位第三通道1654(该第三通道1654也可以通过采样器1910被运行)。将结合图20来更详细描述叠加引擎2000的功能。

视频叠加的输出1942(它可以是叠加有第二视频通道信号1625的第一视频通道信号1623)可以通过CMU 1930被提供给主通道叠加1960，并且还可以被提供给复用器1950。除了接收视频叠加的输出1942之外，复用器1950还可以接收视觉处理和采样模块1920以及采样器1910的输出。复用器1650进行操作以选择将其视频输入中的哪一个提供给副通道叠加1962。或者，复用器1951可以选择复用器1950的输出或者CMU1930的输出1932来作为视频信号输出1934提供给副通道叠加1962。主通道叠加和副通道叠加之前的处理单元的布置使得同一视频信号可以被提供给主通道叠加以及副通道叠加。在通过单元1970和1972进行进一步处理之后，同一视频信号(VI)可以同时1)被输出以便作为主输出信号被显示在主输出1974上，以及2)在被输出以便作为副输出信号被显示或存储在副输出1976上之前被进一步缩小。

为了对主输出1974和副输出1976两者提供独立的数据选择控制，主通道和副通道可以通过独立地选择来自第一和第二视频通道叠加模块1940的第一和第二视频通道信号1932和1934来形成。副通道叠加模块1962可以选择第一视频通道信号1652，第二视频通道信号1654或者叠加的第一和第二视频通道信号1942。由于CMU 1930被应用到第一视频通道信号1652，因此，取决于第一和第二视频通道信号是具有相同还是不同的颜色空间，第二视频通道信号154可以在CMU 1930之前或之后被复用器1951所选择。此外，第一和第二视频通道信号1932和1934可以独立地与第三视频通道信号1956相混合。

CPCB视频流水线560还可以为副输出1976提供缩放和FRC，这由缩小器1980表示。为了提供与主输出1974相分离的副输出1976，此特征可能是必需的。由于更高的频率时钟应当被选择为缩放时钟，因此CPCB视频流水线560可以脱离主输出时钟，因为副时钟频率可能小于或等于主时钟的频率。缩小器1980还可以具有生成交错的数据的能力，该交错的数据可以经历FRC和输出数据格式化，以被用作副输出。

在一些场景中，当第一通道是SDTV视频信号，并且主输出1974应当是HDTV信号，而副输出1976应当是SDTV视频信号时，CMU 1930可以将第一通道SD视频信号转换成HD视频，然后执行HD颜色处理。在此情况下，复用器1950可以选择视频信号1942(可能不经过CMU1930的信号)作为其输出，从而向主通道叠加模块1960提供HD信号，并向副通道叠加1962提供经处理的SDTV信号。另外的副通道缩放和处理模块1972可以为副输出1976执行颜色控制。

在一些其他场景中，当第一通道是HDTV视频信号，并且主输出1974应当是HDTV信号，而副输出1976应当是SDTV视频信号时，CMU1930可以执行HD处理，并且复用器1951可以选择CMU 1932的输出，以将经处理的HDTV信号提供给副通道叠加模块1962。另外的副通道缩放和处理模块1972可以为副输出1976执行颜色控制以将颜色空间改变到SDTV。

在一些其他场景中，主输出1974和副输出1976都应当是SD视频信号，另外的通道缩放和处理模块1970和1972可以执行类似的颜色控制功能以将信号置于输出到相应主输出1974和副输出1976的状况中。

应当理解，如果视频通道不使用流水线片段540、550、560和570(图5)中的流水线的特定部分，则该部分可以被配置为被另一视频通道所使用以增强视频质量。例如，如果第二视频通道1264不使用FRC流水线550中的去交错器340，则第一视频通道1262可以被配置为使用第二视频通道流水线的去交错器340，以便提高其视频质量。如结合图15所描述的，额外的降噪器330和额外的去交错器340可以通过允许共享存储器流水线片段1260同时处理额外的场行(例如，对6个同时存在的场行的处理)来提高特定视频信号的质量。

利用CPCB视频流水线560可以提供的一些示例性输出格式包括同一输入图像的国家电视系统委员会(NTSC)和相位交替行(PAL)主输出和次输出、同一输入图像的HD和SD(HTSC或PAL)主输出和次输出、两个不同输出(其中第一通道图像在主输出上提供，第二通道图像在副输出上提供)、主输出上的叠加的第一和第二通道视频信号和副输出上的一个通道视频信号(第一通道或第二通道)、主输出和副输出上的不同OSD混合因子(alpha值)、主输出和副输出上的独立的亮度、对比度、色相和饱和度调整、主输出和副输出的不同颜色空间(例如，对于主输出为Rec.709，对于副输出为Rec.601)、和/或通过在第一通道缩放器和第二通道缩放器上使用不同组缩放系数来得到的副输出上的更锐利/更平滑的图像。

图20更详细示出了叠加引擎2000(图19)。叠加引擎2000至少包括视频叠加模块1940、CMU 1930、第一和第二通道参数2020和2030、选择器2010、以及主M平面叠加模块2060。应当理解，主M平面叠加2060类似于主通道叠加1960(图19)，但是可以包括额外的功能，该额外的功能可用来将另外的通道视频信号2040与第三通道输入1912(图19)相混合或叠加。

叠加引擎2000可以通过将M个可用的独立视频/图形平面放置在最终的显示背景(display canvas)上来生成单个视频通道流。在一个特定实施例中，叠加引擎2000可以通过将6个平面放置在最终的显示背景上来生成单个通道流。每个平面在显示屏幕上的位置可以是可配置的。每个平面的优先级也可以是可配置的。例如，如果平面在显示背景上的位置是重叠的，则优先级排名可用于解决哪个平面放在顶层以及哪个平面被隐藏的问题。叠加也可用于为每个平面指派可选的边界。

另外的视频通道信号2040及其来源的示例可以包括可以是第一通道视频信号1652的主平面、可以是第二通道视频信号1654的PIP平面、可以利用片上字符OSD生成器生成的字符OSD平面、可以利用位映射OSD引擎生成的位映射OSD平面。OSD图像可以被存储在存储器中，其中存储器接口可用于取得存储器中的各种位映射的预先存储的对象，并将它们放置在背景上，而背景也可以被存储在存储器中。存储器接口在取得所需的对象的同时还可以执行格式转换。位映射OSD引擎可以按光栅扫描顺序读取存储的背景并将其发送到叠加。额外的视频通道信号2040可以包括可由光标OSD引擎生成并且可以使用小的片上存储器来存储像光标这样的小对象的位图的光标OSD平面、从外部源接收的外部OSD平面。外部OSD引擎可以发送出光栅控制信号和显示时钟。外部OSD源可以使用这些控制信号作为基准并按光栅顺序发送数据。该数据可被路由到叠加。如果外部OSD平面被启用，则Flexiport可用于接收外部OSD数据。

CMU 1930之前的叠加1940可以叠加第一视频通道流1653和第二视频通道流1655。叠加1940通过允许CMU 1930在单个视频流上工作，因而消除了为多个视频通道流复制CMU 1930内的模块的需要，从而可以使得CMU 1930能够更高效地执行。叠加1940除了向CMU 1930提供单个视频通道信号1942外，还可以向CMU 1930提供部分(即，逐像素)指示符1944，该部分指示符1944标识出视频部分属于第一视频通道流或者第二视频通道流。

可以提供与第一视频通道流1653和第二视频通道流1655相对应的两组可编程参数2020和2030。选择器2010可以使用部分指示符1944来选择向CMU 1930提供哪些可编程参数。例如，如果部分指示符1944指示出CMU 1930所处理的部分属于第一视频通道流1653，则选择器2010可以向CMU 1930提供与第一视频通道流1653相对应的可编程参数2020。

可能存在与视频平面的数目相同数目的层。层0可以是最底层，随后的层可以具有越来越大的层索引。层可能不具有尺寸或者位置特性，但却可以提供它们应当被堆叠的顺序。叠加引擎2000可以从层0开始向上移动着混和层。利用与放在层1上的视频平面相关联的混合因子，层1可以首先与层0混合。层0和层1混合的输出随后可以与层2混合。可以使用的混合因子可以是与放在层2上的平面相关联的。层0、层1和层2混合的输出随后可以与层3混合，依此类推，直到最后的层被混和。应当理解，本领域的普通技术人员可以选择按任何组合来混合层，而不脱离本发明的教导。例如，层1可以与层3混合，然后与层2混合。

还应当理解，虽然叠加引擎2000是结合主输出通道来描述的，但是颜色处理和通道混合流水线560也可以被修改，以利用叠加引擎2000在副输出通道上提供M平面叠加。

图22更详细示出了视频流水线的后端流水线级570。后端流水线级570可以至少包括主输出格式化器2280、签名累积器1990、副输出格式化器2220和选择器2230。

后端流水线级570可以为主输出和副输出两者执行输出格式化，并且可以生成控制输出(Hsync、Vsync、Field)来作为副输出。后端流水线级570可以帮助数字接口和模拟接口两者。主输出格式化器2280可以接收经处理的主视频通道信号1974，并且生成相应的主输出信号492a。副输出格式化器2220可以接收经处理的副视频通道信号1976，并且生成相应的副输出信号492b。签名累积器1990可以接收副视频通道信号1976，并且累积和比较所累积的信号之间的差异，以确定输出视频信号的视频信号质量，并且可以将该信息提供给一处理器以根据需要改变系统参数。

副视频通道信号1976在被格式化以便输出492b之前，还可以被提供给CCIR656编码器(未示出)。CCIR656编码器可以执行任何必要的编码，以使信号处于外部存储或某种其他适当手段的状况中。或者，通过利用选择器2230选择旁路副视频通道信号2240，副视频通道信号1976可以被提供作为输出信号492b，而不被编码或格式化。

还可以提供后端流水线级570中的交错模块(未示出)。如果输入信号被交错，它可以首先被去交错器340(图13)转换成循序的。去交错器可能是必要的，因为视频流水线级中的所有后续模块都可能工作在循序域中。如果需要交错的输出，则后端流水线级570中的交错器可以被选择性的开启。

交错器模块可以至少包括大到足以存储至少两行像素的存储器，但是如果需要可以被修改为存储整个帧。可以利用循序定时将循序输入写入到存储器。可以按像素速率的一半生成与循序定时锁定的交错定时。可以利用交错定时从存储器中读取数据。在奇数场中可以丢弃偶数场行，并且在偶数场中可以丢弃奇数场行。这进而产生了适合用于给定设备的交错输出。

因此，可以看出，提供了用于利用共享的存储来提供多个高质量视频通道流的装置和方法。本领域的技术人员将会明白，可以用除了所描述的实施例之外的方式来实现本发明，给出所描述的实施例是为了说明而不是限制，并且本发明仅由所附权利要求来限制。

Claims (45)

1.一种帧速率转换电路，包括：

选择电路，该选择电路接收多个视频信号并且选择所述多个视频信号中的第一视频信号；以及

第一缩放器定位模块，该第一缩放器定位模块配置第一缩放器在至少两个视频信号路径之一内的放置，该第一缩放器定位模块包括：

第一缩放器插槽，该第一缩放器插槽被定位在所述至少两个视频信号路径中的第一视频信号路径内并且被配置为接收第一所选视频信号；以及

第二缩放器插槽，该第二缩放器插槽被定位在所述至少两个视频信号路径中的第二视频信号路径内并且被配置为接收从存储装置取回的视频信号，其中所述第一缩放器被放置在所述第一缩放器插槽和第二缩放器插槽之一之中。

2.如权利要求1所述的帧速率转换电路，其中所述第一缩放器被配置为：

对所述第一所选视频信号进行缩放；并且

将经缩放的第一所选视频信号经由存储器接口写入到存储器。

3.如权利要求2所述的帧速率转换电路，还包括选择器，其中所述第一缩放器将所述经缩放的第一所选视频信号输出到所述选择器的第一输入。

4.如权利要求3所述的帧速率转换电路，其中所述第一缩放器定位模块配置第二缩放器在所述第二视频信号路径内的放置，其中所述第二缩放器被配置为：

经由所述存储器接口从所述存储器读取所述经缩放的第一所选视频信号；

对所读取的经缩放的第一所选视频信号进行进一步缩放；并且

将经过进一步缩放的第一所选视频信号提供到所述选择器的第二输入。

5.如权利要求4所述的帧速率转换电路，还被配置为输出所述选择器的第一输入和第二输入之一。

6.如权利要求4所述的帧速率转换电路，其中所述第二缩放器被配置为输出所读取的经缩放的第一所选视频信号。

7.如权利要求2所述的帧速率转换电路，其中所述第一缩放器定位模块配置无撕裂控制模块在所述第一视频信号路径和第二视频信号路径之一之中的放置。

8.如权利要求1所述的帧速率转换电路，还包括缩放电路，该缩放电路接收从所述多个视频信号中选择的第二视频信号，对第二所选视频信号进行缩放，并且输出经缩放的第二视频信号。

9.如权利要求1所述的帧速率转换电路，其中所述第一缩放器定位模块将经缩放的第一所选视频信号输出到消隐时间优化器。

10.一种缩放器定位模块，包括：

三个缩放器定位插槽；以及

缩放器，其中所述缩放器定位模块可用于选择性地：

将所述缩放器定位在第一缩放器定位插槽中以同步缩放输入视频信号；

将所述缩放器定位在第二缩放器定位插槽中以缩小所述输入视频信号并将经缩小的视频信号写入到存储器；以及

将所述缩放器定位在第三缩放器定位插槽中以放大从所述存储器读取的视频信号。

11.如权利要求10所述的缩放器定位模块，其中所述第一缩放器定位插槽中的缩放器将所述输入视频信号锁定到输出视频信号。

12.如权利要求10所述的缩放器定位模块，还包括选择电路，该选择电路接收来自所述插槽中的至少一个中的缩放器的经缩放的数据，并且将经缩放的数据从所述缩放器定位模块输出。

13.如权利要求12所述的缩放器定位模块，其中所述选择电路选择性地输出从所述缩放器接收的经缩放的数据。

14.如权利要求12所述的缩放器定位模块，还包括写FIFO缓冲器和读FIFO缓冲器，其中所述插槽中的第一插槽中的缩放器经由所述写FIFO缓冲器将经缩放的数据写入到所述存储器，所述插槽中的第二插槽中的缩放器经由所述读FIFO缓冲器从所述存储器读取经缩放的数据。

15.如权利要求14所述的缩放器定位模块，其中所述选择电路接收从所述读FIFO缓冲器读取的经缩放的数据，并且将所读取的经缩放的数据从所述缩放器定位模块输出中输出。

16.一种用于执行帧速率转换的方法，包括：

接收多个视频信号；

选择所述多个视频信号中的第一视频信号；

配置第一缩放器在至少两个视频信号路径之一内的放置；

将第一缩放器插槽定位在所述至少两个视频信号路径中的第一视频信号路径内，其中所述第一缩放器插槽被配置为接收第一所选视频信号；

将第二缩放器插槽定位在所述至少两个视频信号路径中的第二视频信号路径内，其中所述第二缩放器插槽被配置为接收从存储装置取回的视频信号；

将所述第一缩放器放置在所述第一缩放器插槽和第二缩放器插槽之一之中；以及

对所述第一所选视频信号进行缩放。

17.如权利要求16所述的方法，还包括将经缩放的第一所选视频信号经由存储器接口写入到存储器。

18.如权利要求17所述的方法，还包括将所述经缩放的第一所选视频信号提供到选择器的第一输入。

19.如权利要求18所述的方法，还包括：

配置第二缩放器在所述第二视频信号路径内的放置；

经由所述存储器接口从所述存储器读取所述经缩放的第一所选视频信号；

对所读取的经缩放的第一所选视频信号进行进一步缩放；以及

将经过进一步缩放的第一所选视频信号提供到所述选择器的第二输入。

20.如权利要求19所述的方法，还包括输出所述选择器的第一输入和第二输入之一。

21.如权利要求19所述的方法，还包括输出所读取的经缩放的第一所选视频信号。

22.如权利要求17所述的方法，还包括配置无撕裂控制模块在所述第一视频信号路径和第二视频信号路径之一内的放置。

23.如权利要求16所述的方法，还包括选择所述多个视频信号中的第二视频信号，对第二所选视频信号进行缩放，并且输出经缩放的第二所选视频信号。

24.如权利要求16所述的方法，其中经缩放的第一所选视频信号被输出到消隐时间优化器。

25.一种将缩放器选择性地定位在缩放器定位模块中的三个缩放器定位插槽之一之内的方法，该方法包括：

将所述缩放器选择性地定位在第一缩放器定位插槽中以同步缩放输入视频信号；

将所述缩放器选择性地定位在第二缩放器定位插槽中以缩小所述输入视频信号并将经缩小的视频信号写入到存储器；以及

将所述缩放器选择性地定位在第三缩放器定位插槽中以放大从所述存储器读取的视频信号。

26.如权利要求25所述的方法，其中将所述缩放器选择性地定位在所述第一缩放器定位插槽中的步骤将所述输入视频信号锁定到输出视频信号。

27.如权利要求25所述的方法，还包括从所述缩放器定位模块中选择性地输出来自定位在所述第一缩放器定位插槽中的第一缩放器的经缩放的数据和来自定位在所述第二缩放器定位插槽中的第二缩放器的经缩放的数据，来作为输出。

28.如权利要求27所述的方法，还包括选择由所述第一缩放器提供的经缩放的数据和选择由所述第二缩放器提供的经缩放的数据。

29.如权利要求27所述的方法，还包括缓冲由所述第一缩放器提供的经缩放的数据以便写入到所述存储器以及缓冲由所述第二缩放器提供的经缩放的数据以便从所述存储器中读取。

30.如权利要求29所述的方法，其中所述选择包括选择所缓冲的经缩放的数据来作为从所述缩放器定位模块的输出。

31.一种用于执行帧速率转换的装置，包括：

用于接收多个视频信号的装置；

用于选择所述多个视频信号中的第一视频信号的装置；

用于配置第一缩放器装置在至少两个视频信号路径之一内的放置的装置；

用于将第一缩放器插槽定位在所述至少两个视频信号路径中的第一视频信号路径内的装置，其中所述第一缩放器插槽被配置为接收第一所选视频信号；

用于将第二缩放器插槽定位在所述至少两个视频信号路径中的第二视频信号路径内的装置，其中所述第二缩放器插槽被配置为接收从存储装置取回的视频信号；

用于将所述第一缩放器装置放置在所述第一缩放器插槽和第二缩放器插槽之一之中的装置；以及

用于对所述第一所选视频信号进行缩放的装置。

32.如权利要求31所述的装置，还包括用于将经缩放的第一所选视频信号经由存储器接口装置写入到存储器装置的装置。

33.如权利要求32所述的装置，还包括用于将所述经缩放的第一所选视频信号提供到选择器装置的第一输入的装置。

34.如权利要求33所述的装置，还包括：

用于配置第二缩放器装置在所述第二视频信号路径内的放置的装置；

用于经由存储器接口装置从所述存储器装置读取所述经缩放的第一所选视频信号的装置；

用于对所读取的经缩放的第一所选视频信号进行进一步缩放的装置；以及

用于将经过进一步缩放的第一所选视频信号提供到所述选择器装置的第二输入的装置。

35.如权利要求34所述的装置，还包括用于输出所述选择器装置的第一输入和第二输入之一的装置。

36.如权利要求34所述的装置，还包括用于输出所读取的经缩放的第一所选视频信号的装置。

37.如权利要求32所述的装置，还包括用于配置无撕裂控制模块装置在所述第一视频信号路径和第二视频信号路径之一内的放置的装置。

38.如权利要求31所述的装置，还包括用于选择所述多个视频信号中的第二视频信号的装置，用于对第二所选视频信号进行缩放的装置，以及用于输出经缩放的第二所选视频信号的装置。

39.如权利要求31所述的装置，还包括将用于经缩放的第一所选视频信号提供到消隐时间优化器的装置。

40.一种用于将缩放器装置选择性地定位在缩放器定位模块装置中的三个缩放器定位插槽装置之一之内的装置，该装置包括：

用于将所述缩放器装置选择性地定位在第一缩放器定位插槽中以同步缩放输入视频信号的装置；

用于将所述缩放器装置选择性地定位在第二缩放器定位插槽中以缩小所述输入视频信号并将经缩小的视频信号写入到存储器装置的装置；以及

用于将所述缩放器装置选择性地定位在第三缩放器定位插槽中以放大从所述存储器装置读取的视频信号的装置。

41.如权利要求40所述的装置，还包括用于在所述第一缩放器定位插槽中将所述输入视频信号锁定到输出视频信号的装置。

42.如权利要求40所述的装置，还包括用于从所述缩放器定位模块装置中选择性地输出来自定位在第一缩放器插槽中的第一缩放器的经缩放的数据和来自定位在第二缩放器插槽中的第二缩放器的经缩放的数据来作为输出的装置。

43.如权利要求42所述的装置，还包括用于选择由所述第一缩放器提供的经缩放的数据和选择由所述第二缩放器提供的经缩放的数据的装置。

44.如权利要求42所述的装置，还包括用于缓冲将被写入到所述存储器装置的经缩放的数据的装置和用于缓冲从所述存储器装置中读取的数据的装置。

45.如权利要求44所述的装置，其中所述用于选择的装置包括用于选择所缓冲的经缩放的数据来作为从所述缩放器定位模块装置的输出的装置。

Images