CN102565603B - 电性连接缺陷仿真测试方法及其系统 - Google Patents

Abstract

本发明是有关于一种电性连接缺陷模拟测试方法，包含下列步骤：提供待测组件，待测组件包含多个接脚群组，各接脚群组包含多个信号接脚；使信号馈入装置传送零频率信号至各信号接脚，使仿真开路状态；对各信号接脚进行开路测试程序；使待测组件接脚群组的信号接脚与开关多组相连接；控制开关多组以使接脚群组其中之一的任二信号接脚进行电性连接，使模拟短路状态；以及相对电性连接的任二信号接脚进行短路测试程序。一种电性连接缺陷仿真测试系统亦在此被揭露。

Description

电性连接缺陷仿真测试方法及其系统

技术领域

本发明涉及一种电路测试方法及系统，特别是涉及一种电性连接缺陷仿真测试方法及其系统。

背景技术

在电路测试的领域，往往需要进行「测试有效性」的验证。意即，测试人员必需在待测组件的接脚上，制造实际的电性连接缺陷，来模拟真正工艺上的缺失，以观察如TestJet、Boundary-Scan或是ToggleScan^TM等等测试技术是否可以将这些电性连接缺陷检测出。

但是要在待测组件进行实体上的仿真，需要先判断要施工的接脚是否适合施工而不会伤害到其它组件而影响仿真测试结果。在搜寻到适合的接脚后，需以破坏式的方法，来对接脚进行解焊或是割断，亦或对电路板上与待测组件的连接线进行割断以模拟开路的情形，因此将可能伤及待测组件、破坏电路板上的焊点，或是使电路板上的连接线断开而使待测组件或电路板无法再使用。而短路的模拟常需通过将两个以上的接脚焊接在一起，但是在模拟结束要解焊时，亦可能对待测组件或是电路板上的焊点造成破坏。再者，在现今的电路设计中，组件的接脚数目越来越多，势必无法一一进行测试，对于待测组件的仿真测试将无法全面性的进行。

因此，如何设计一个新的电性连接缺陷仿真测试方法及其系统，以克服上述的缺失，乃为此一业界亟待解决的问题。

由此可见，上述现有的电路测试在方法、产品结构及使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。因此如何能创设一种新的电性连接缺陷仿真测试方法及其系统，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的电路测试存在的缺陷，而提供一种新的电性连接缺陷仿真测试方法及其系统，所要解决的技术问题是使其在于不需要对电路的接脚进行实体连接状态的更动，改以非破坏性的模拟方式达到电性连接缺陷模拟测试的功效，避免对电路接脚的破坏，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种电性连接缺陷模拟测试方法，包含下列步骤：提供一待测组件，该待测组件包含多个接脚群组，各该等接脚群组包含多个信号接脚；使一信号馈入装置传送一零频率信号至各该等信号接脚，使仿真一开路状态；对各该等信号接脚进行一开路测试程序；使该待测组件的该等接脚群组的该等信号接脚与一开关多组相连接；控制该开关多组以使该等接脚群组其中之一的任二该等信号接脚进行电性连接，使模拟一短路状态；以及相对电性连接的任二该等信号接脚进行一短路测试程序。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的电性连接缺陷模拟测试方法，其中所述的各该等接脚群组具有互异的逻辑电位。

前述的电性连接缺陷模拟测试方法，其中所述的该零频率信号为一直流信号或一三态(Tri-state)信号。

前述的电性连接缺陷模拟测试方法，其中所述的该信号馈入装置包含一探针以及一信号产生装置，该零频率信号由该信号产生装置借由该探针传送至各该等信号接脚。

前述的电性连接缺陷模拟测试方法，其中所述的该信号馈入装置为一边界扫描(Boundary Scan)芯片，与该待测组件的各该等信号接脚相接，该零频率信号由该边界扫描芯片产生。

前述的电性连接缺陷模拟测试方法，其中所述的该开关多组更包含多个个接脚驱动模块，控制该开关多组以使该等接脚群组其中之一的任二该等信号接脚进行电性连接的步骤更包含使该等接脚驱动模块提供一仿真电源信号至电性连接的任二该等信号接脚其中之一，使模拟一电源短路状态。

前述的电性连接缺陷模拟测试方法，其中所述的该开关多组更包含多个个接脚驱动模块，控制该开关多组以使该等接脚群组其中之一的任二该等信号接脚进行电性连接的步骤更包含使该等接脚驱动模块提供一仿真接地信号至电性连接的任二该等信号接脚其中之一，使模拟一接地短路状态。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种电性连接缺陷仿真测试系统，用以对一待测组件进行仿真测试，该待测组件包含多个接脚群组，各该等接脚群组包含多个信号接脚，该电性连接缺陷仿真测试系统包含：一信号馈入装置，用以传送一零频率信号至各该等信号接脚，使仿真一开路状态；以及一开关多组，用以与该待测组件的该等接脚群组的该等信号接脚相连接，且使该等接脚群组其中之一的任二该等信号接脚进行电性连接，使模拟一短路状态。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的电性连接缺陷仿真测试系统，其中所述的各该等接脚群组具有互异的逻辑电位。

前述的电性连接缺陷仿真测试系统，其中所述的该零频率信号为一直流信号或一三态信号。

前述的电性连接缺陷仿真测试系统，其中所述的该信号馈入装置包含一探针以及一信号产生装置，该零频率信号由该信号产生装置借由该探针传送至各该等信号接脚。

前述的电性连接缺陷仿真测试系统，其中所述的该信号馈入装置为一边界扫描芯片，与该待测组件的各该等信号接脚相接，该零频率信号由该边界扫描芯片产生。

前述的电性连接缺陷仿真测试系统，其中所述的该开关多组更包含多个个接脚驱动模块，提供一仿真电源信号至电性连接的任二该等信号接脚其中之一，使模拟一电源短路状态。

前述的电性连接缺陷仿真测试系统，其中所述的该开关多组更包含多个个接脚驱动模块，提供一仿真接地信号至电性连接的任二该等信号接脚其中之一，使模拟一接地短路状态。

本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：提供一种电性连接缺陷模拟测试方法，包含下列步骤：提供待测组件，待测组件包含多个接脚群组，各接脚群组包含多个信号接脚；使信号馈入装置传送零频率信号至各信号接脚，使仿真开路状态；对各信号接脚进行开路测试程序；使待测组件的接脚群组的信号接脚与开关多组相连接；控制开关多组以使接脚群组其中之一的任二信号接脚进行电性连接，使模拟短路状态；以及相对电性连接的任二信号接脚进行短路测试程序。各接脚群组具有互异之逻辑电位。零频率信号为直流信号或三态(Tri-state)信号。信号馈入装置包含探针以及信号产生装置，零频率信号由信号产生装置借由探针传送至各信号接脚。信号馈入装置为边界扫描芯片，与该待测组件的各信号接脚相接，零频率信号由边界扫描芯片产生。开关多组更包含多个接脚驱动模块，控制开关多组以使接脚群组其中之一的任二信号接脚进行电性连接的步骤更包含使接脚驱动模块提供仿真电源信号至电性连接的任二信号接脚其中之一，使模拟一电源短路状态。开关多组更包含多个接脚驱动模块，控制开关多组以使接脚群组其中之一的任二信号接脚进行电性连接的步骤更包含使接脚驱动模块提供仿真接地信号至电性连接的任二信号接脚其中之一，使模拟接地短路状态。另提供一种电性连接缺陷仿真测试系统，用以对待测组件进行仿真测试，待测组件包含多个接脚群组，各该等接脚群组包含多个信号接脚，该电性连接缺陷仿真测试系统包含：信号馈入装置、开关多组以及侦测模块。信号馈入装置用以传送零频率信号至各信号接脚，使仿真开路状态。开关多组用以与待测组件的接脚群组的信号接脚相连接，且使接脚群组其中之一的任二信号接脚进行电性连接，使模拟短路状态。各接脚群组具有互异的逻辑电位。零频率信号为直流信号或三态信号。信号馈入装置包含探针以及信号产生装置，零频率信号由信号产生装置借由探针传送至各信号接脚。信号馈入装置为边界扫描芯片，与该待测组件的各信号接脚相接，零频率信号由边界扫描芯片产生。开关多组更包含多个个接脚驱动模块，提供仿真电源信号至电性连接的任二信号接脚其中之一，使模拟电源短路状态。开关多组更包含多个接脚驱动模块，开关多组更包含多个接脚驱动模块，提供仿真接地信号至电性连接的任二信号接脚其中之一，使模拟接地短路状态。应用本揭示内容的优点在于不需要对电路的接脚进行实体连接状态的更动，改以非破坏性的模拟方式达到电性连接缺陷模拟测试的功效，避免对电路接脚的破坏，而轻易地达到上述目的。

借由上述技术方案，本发明电性连接缺陷仿真测试方法及其系统至少具有下列优点及有益效果：在于不需要对待测组件的接脚、电路板的焊点或电路板与待测组件间的连接线进行实体连接状态的更动，改以非破坏性的模拟方式达到电性连接缺陷模拟测试的功效，避免对待测组件的接脚、电路板的焊点或电路板与待测组件间的连接线的破坏。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1为本实施例中，一种电性连接缺陷仿真测试系统的示意图；

图2为待测组件的侧视图；

图3为本另一实施例中，信号馈入装置以及待测组件的侧视图；

图4为本实施例中，电性连接缺陷仿真测试系统的开关多组与待测组件相连接的示意图；

图5A为当其中二信号接脚正常运作时所输出的信号；

图5B为图5A中的二信号接脚及开关多组在进行短路仿真后所量测到的输出信号；以及

图6为本实施例中，电性连接缺陷模拟测试方法的流程图。

1：电性连接缺陷仿真测试系统   10：信号馈入装置

12：开关多组                  11：零频率信号

20、22：接脚群组              2：待测组件

30：探针                      24：信号接脚

40：开关                        32：信号产生装置

41：仿真电源信号                42：接脚驱动模块

601-606：步骤                   43：仿真接地信号

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的电性连接缺陷仿真测试方法及其系统其具体实施方式、方法、步骤、结构、特征及其功效，详细说明如后。

请参照图1。图1为本实施例中，一种电性连接缺陷仿真测试系统1的示意图。电性连接缺陷仿真测试系统1包含：信号馈入装置10以及开关多组12，并可用以对待测组件2来进行仿真测试，以对各种电性连接缺陷的状况如开路或是短路进行模拟。

请同时参照图2。图2为待测组件2的侧视图。于本实施例中，待测组件2包含两个接脚群组20及22。各个接脚群组20及22包含多个个信号接脚24。于一实施例中，接脚群组20及22的区分是依据其所包含的信号接脚24所具有的逻辑电位，不同的接脚群组20及22中的信号接脚24具有互异的逻辑电位。举例来说，用以驱动接脚群组20的信号接脚24的逻辑电位为1.8伏特，而用以驱动接脚群组22的信号接脚24的逻辑电位为3.3伏特。于其它实施例中，待测组件2所包含的接脚群组的数目、接脚群组中所包含的信号接脚的数目以及其所具有的逻辑电位可依实际情形进行调整。

请再次参照图1。信号馈入装置10用以传送零频率信号11至待测组件2的各信号接脚24，使模拟开路状态。信号馈入装置10于一实施例中，为一个边界扫描芯片。边界扫描芯片可与待测组件2的各信号接脚24相连接，并可产生测试信号至待测组件2的各信号接脚24。因此，信号馈入装置10可产生零频率信号11至待测的信号接脚24。需注意的是，零频率是指信号的振荡频率在接近零的一个范围内，而并非限制于零。举例来说，零频率信号11可为直流信号，如维持一个高准位的高态信号或是维持一个低准位的低态信号。于另一实施例中，零频率信号11亦可为一个三态信号，以产生高态、低态或是高阻抗(high impedance)状态的信号。

部分测试技术对接脚进行的侦测，是借由信号接脚24上的信号具有的频率来判定是否为开路。因此，在正常信号接脚24的运作下传送数据信号时，所利用的测试技术会侦测到高频率的信号振荡，而在信号接脚24产生开路情形时，会得到频率几乎为零的侦测结果。由于前述的零频率信号11是几乎没有频率振荡的信号，相当接近开路状态下，信号接脚24会呈现的状态，因此可以借由将零频率信号11输入至信号接脚24其中之一，来对该信号接脚24进行开路状态的模拟。

请参照图3。图3为本另一实施例中，信号馈入装置10以及待测组件2的侧视图。于本实施例中，信号馈入装置10可由探针30及信号产生装置32实现。零频率信号11是由信号产生装置32所产生，以再借由探针30与信号接脚24的接触传送至信号接脚24。

因此，借由电性连接缺陷仿真测试系统1中信号馈入装置10的设置，可以在将零频率信号11传送至信号接脚24后，仿真信号接脚24的开路状态，并对待测组件2进行开路测试程序，以检测在进行开路仿真之后，待测组件2是否能将借由一些电性连接缺陷测试技术将各个信号接脚24的开路状态检测出。于部分实施例中，电性连接缺陷测试技术可由TestJet、Boundary-Scan或是ToggleScan^TM的技术达成。

请参照图4。图4为本实施例中，电性连接缺陷仿真测试系统1的开关多组12与待测组件2相连接的示意图。与一实施例中，开关多组12包含多个个开关40以及多个个接脚驱动模块42。各个开关40与一个接脚驱动模块42相对应。开关多组12的开关40与待测组件的2接脚群组20及22的信号接脚24相连接。由于不同的接脚群组20间具有不同的逻辑电位(如前述的1.8伏特以及3.3伏特)，如果将两个不同的接脚群组20的信号接脚24相电性连接，将有损坏的风险，因此经由控制，开关多组12将使接脚群组20所包含的任两个信号接脚24进行电性连接，以模拟接脚群组20中任两个信号接脚24间的短路状态。同样地，开关多组12也可以使接脚群组22所包含的任两个信号接脚24进行电性连接，以模拟接脚群组22中任两个信号接脚24间的短路状态。

因此，在同一个接脚群组中，可借由以下的算法使第n个接脚群组中的任两个信号接脚进行短路模拟：

其中，短路接脚为将与待测接脚进行短路模拟的接脚。

接脚驱动模块42可进一步提供一个仿真电源信号41至电性连接的任二信号接脚24的其中之一。当开关多组12的开关40使两个信号接脚24电性连接，且接脚驱动模块42提供仿真电源信号41到至少其中一个信号接脚24时，可以仿真信号接脚24与电源的接脚间的短路产生的电源短路状态。并且，此仿真电源信号41需与此二信号接脚24的逻辑电位相当，以避免使待测组件2损坏。接脚驱动模块42具有电流量限制的机制，因此可以避免直接以真实电源与信号接脚24互相短路时，产生大电流而损坏信号接脚24的情形。

于另一实施例中，接脚驱动模块42可进一步提供仿真接地信号43至电性连接的任二信号接脚24的其中之一。仿真接地信号43即为约为0伏特的电压信号。当开关多组12的开关40使两个信号接脚24电性连接，且接脚驱动模块42提供仿真接地信号43到至少其中一个信号接脚24时，可以仿真信号接脚24与接地的接脚间的短路产生的接地短路状态。

因此，借由电性连接缺陷仿真测试系统1中的开关多组12，可以使接脚群组20或22中的任二信号接脚24电性连接，以仿真信号接脚24间的短路状态，或是更通过仿真电源信号41或仿真接地信号43的馈入仿真信号接脚24与电源/接地接脚间的短路状态，并对待测组件2进行短路测试程序，以检测在进行短路仿真之后，待测组件2的一些电性连接缺陷测试技术是否能将各对信号接脚24的短路状态检测出。

请参照图5A及图5B。图5A为当信号接脚24中的其中两个(绘示为信号接脚一及信号接脚二)为正常运作时所输出的信号，而图5B为此二个信号接脚24以及开关多组12在进行短路模拟后所量测到的输出信号。由图5A可知，在正常运作时，信号接脚一及信号接脚二分别输出不同的信号，且电压准位约为3.3伏特。而在图5B进行短路仿真后，信号接脚一及信号接脚二输出相同，且电压准位均衰减至1.3伏特的信号。因此，短路模拟可成功地通过控制开关多组12来达到。

请参照图6。图6为本实施例中，电性连接缺陷模拟测试方法的流程图。电性连接缺陷模拟测试方法可应用于如图1所绘示的电性连接缺陷仿真测试系统1中。电性连接缺陷模拟测试方法包括下列步骤(应了解到，在本实施方式中所提及的步骤，除特别叙明其顺序者外，均可依实际需要调整其前后顺序，甚至可同时或部分同时执行)。

于步骤601，提供待测组件2，待测组件2包含多个接脚群组，如图2所绘示的接脚群组20及22，各接脚群组20及22包含多个信号接脚24。于步骤602，使信号馈入装置10传送零频率信号11至各信号接脚24，使模拟开路状态。接着于步骤603，对各信号接脚24进行开路测试程序，以判断是否能侦测到所模拟的开路状态。于步骤604，使待测组件2的接脚群组20及22的信号接脚24与开关多组12相连接。于步骤605，控制开关多组12以使接脚群组20及22其中之一的任二信号接脚24进行电性连接，使模拟短路状态。接着于步骤606，相对电性连接的任二信号接脚24进行短路测试程序，以判断是否能侦测到所模拟的短路状态。

需注意的是开路状态以及短路状态仿真的顺序，可随不同的实施例调整其先后，非为以上描述的顺序所限。

应用本揭示内容的优点在于不需要对待测组件的接脚、电路板的焊点或电路板与待测组件间的连接线进行实体连接状态的更动，改以非破坏性的模拟方式达到电性连接缺陷模拟测试的功效，避免对待测组件的接脚、电路板的焊点或电路板与待测组件间的连接线的破坏。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (12)

1.一种电性连接缺陷模拟测试方法，其特征在于包含下列步骤：

提供一待测组件，该待测组件包含多个接脚群组，各该等接脚群组包含多个信号接脚，各该等接脚群组具有互异的逻辑电位；

使一信号馈入装置传送一零频率信号至各该等信号接脚，使仿真一开路状态；

对各该等信号接脚进行一开路测试程序；

使该待测组件的该等接脚群组的该等信号接脚与一开关多组相连接；

控制该开关多组以使该等接脚群组其中之一的任二该等信号接脚进行电性连接，使模拟一短路状态；以及

相对电性连接的任二该等信号接脚进行一短路测试程序。

2.如权利要求1所述的电性连接缺陷模拟测试方法，其特征在于该零频率信号为一直流信号或一三态(Tri-state)信号。

3.如权利要求1所述的电性连接缺陷模拟测试方法，其特征在于该信号馈入装置包含一探针以及一信号产生装置，该零频率信号由该信号产生装置借由该探针传送至各该等信号接脚。

4.如权利要求1所述的电性连接缺陷模拟测试方法，其特征在于该信号馈入装置为一边界扫描(Boundary Scan)芯片，与该待测组件的各该等信号接脚相接，该零频率信号由该边界扫描芯片产生。

5.如权利要求1所述的电性连接缺陷模拟测试方法，其特征在于该开关多组更包含多个接脚驱动模块，控制该开关多组以使该等接脚群组其中之一的任二该等信号接脚进行电性连接步骤，更包含使该等接脚驱动模块提供一仿真电源信号至电性连接的任二该等信号接脚其中之一，使模拟一电源短路状态。

6.如权利要求1所述的电性连接缺陷模拟测试方法，其特征在于该开关多组更包含多个接脚驱动模块，控制该开关多组以使该等接脚群组其中之一的任二该等信号接脚进行电性连接的步骤，更包含使该等接脚驱动模块提供一仿真接地信号至电性连接的任二该等信号接脚其中之一，使模拟一接地短路状态。

7.一种电性连接缺陷仿真测试系统，其特征在于用以对一待测组件进行仿真测试，该待测组件包含多个接脚群组，各该等接脚群组具有互异的逻辑电位，各该等接脚群组包含多个信号接脚，该电性连接缺陷仿真测试系统包含：

一信号馈入装置，用以传送一零频率信号至各该等信号接脚，使仿真一开路状态；以及

一开关多组，用以与该待测组件的该等接脚群组的该等信号接脚相连接，且使该等接脚群组其中之一的任二该等信号接脚进行电性连接，使模拟一短路状态。

8.如权利要求7所述的电性连接缺陷仿真测试系统，其特征在于该零频率信号为一直流信号或一三态信号。

9.如权利要求7所述的电性连接缺陷仿真测试系统，其特征在于该信号馈入装置包含一探针以及一信号产生装置，该零频率信号由该信号产生装置借由该探针传送至各该等信号接脚。

10.如权利要求7所述的电性连接缺陷仿真测试系统，其特征在于该信号馈入装置为一边界扫描芯片，与该待测组件的各该等信号接脚相接，该零频率信号由该边界扫描芯片产生。

11.如权利要求7所述的电性连接缺陷仿真测试系统，其特征在于该开关多组更包含多个接脚驱动模块，提供一仿真电源信号至电性连接的任二该等信号接脚其中之一，使模拟一电源短路状态。

12.如权利要求7所述的电性连接缺陷仿真测试系统，其特征在于该开关多组更包含多个接脚驱动模块，提供一仿真接地信号至电性连接的任二该等信号接脚其中之一，使模拟一接地短路状态。