CN102545913A - 一种迭代译码方法及系统 - Google Patents

一种迭代译码方法及系统 Download PDF

Info

Publication number
CN102545913A
CN102545913A CN2012100264797A CN201210026479A CN102545913A CN 102545913 A CN102545913 A CN 102545913A CN 2012100264797 A CN2012100264797 A CN 2012100264797A CN 201210026479 A CN201210026479 A CN 201210026479A CN 102545913 A CN102545913 A CN 102545913A
Authority
CN
China
Prior art keywords
check
variable node
information
external information
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100264797A
Other languages
English (en)
Other versions
CN102545913B (zh
Inventor
耿敏明
陈为刚
董同昕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201210026479.7A priority Critical patent/CN102545913B/zh
Publication of CN102545913A publication Critical patent/CN102545913A/zh
Priority to PCT/CN2012/078686 priority patent/WO2013117076A1/zh
Application granted granted Critical
Publication of CN102545913B publication Critical patent/CN102545913B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1111Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1111Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • H03M13/112Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule with correction functions for the min-sum rule, e.g. using an offset or a scaling factor
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6522Intended application, e.g. transmission or communication standard
    • H03M13/6544IEEE 802.16 (WIMAX and broadband wireless access)
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6577Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/6594Non-linear quantization

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Nonlinear Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开一种迭代译码方法及系统,包括:对接收的信道信息进行非均匀量化处理;对变量节点的先验概率信息进行初始化处理,将量化后的信道信息作为变量节点的先验概率信息;根据变量节点的先验概率信息,并利用自适应的偏移量进行校验节点外信息的更新处理;根据更新后的校验节点外信息,对变量节点外信息进行分级累加的更新处理;判断译码是否结束。根据本发明的技术方案,能够降低LDPC译码器的存储资源和硬件实现复杂度。

Description

一种迭代译码方法及系统
技术领域
本发明涉及通信领域的数字信号传输与存储系统,尤其涉及一种迭代译码方法及系统。
背景技术
在现代数字信号传输与存储系统中,由于传输信道噪声或存储媒介的物理损伤等,常会造成数字信号的传输或存储的错误,因此,为保证数字信号传输或存储的可靠性,差错控制编码技术是一项标准技术。
低密度奇偶校验码(LDPC,Low Density Parity Check Code)是一种差错控制编码技术,最早由Gallager于1962年提出,但由于受到技术水平的限制,在很长一段时间里并没有得到重视和推广,直到1996年D.MacKay和R.Neal重新发现LDPC并证明其具有接近香农极限的良好性能,LDPC才受到越来越多的关注。
LDPC是一类定义在稀疏矩阵H上的线性分组码。H即为LDPC的校验矩阵,对于任何一个合法码字v,都满足校验方程H·vT=0,其中,LDPC的校验矩阵H可用二部图表示。基于校验矩阵的二部图的软判决译码算法是目前较常用的LDPC的译码方法。软判决译码算法可以通过基于置信度传播(BP,BeliefPropagation)译码算法的迭代译码来实现,并且可以获得良好的误比特率性能。虽然BP译码算法具有较好的译码性能,但算法中涉及到许多非线性运算,不适合采用硬件实现,因此产生了一些简化的BP译码算法,如最小和(MS,Min-Sum)译码算法,归一化最小和(NMS,Normalized Min-Sum)译码算法和偏移最小和(OMS,Offset Min-Sun)译码算法。最小和译码算法中主要采用的运算形式为比较运算和求和运算,算法复杂度很低,但其性能与BP译码算法相比有较大的损失;归一化最小和译码算法和偏移最小和译码算法均是在最小和译码算法的基础上提出的改进译码算法。归一化最小和译码算法引入了一个小于1的校正因子α,偏移最小和译码算法引入了一个偏移量β。两种算法在性能上没有明显的差异,但归一化最小和译码算法在最小和译码算法的基础上增加了一个乘法运算,偏移最小和译码算法只增加了一个比较算法和一个加法运算。在硬件实现方面,偏移最小和算法的复杂度更低。因此,为了能够有效降低有限精度LDPC译码器的硬件逻辑资源,多数情况下在译码器中采用偏移最小和译码算法。
为介绍偏移最小和译码算法,先给出LDPC的二部图描述。分别对应于校验矩阵H中的N列和M行LDPC对应的二部图中包含两类节点:N个校验节点c和M个变量节点v,二部图中的边对应于校验矩阵H中的“1”,若校验矩阵H中的元素h(m,n)为1,则二部图中的校验节点cm和变量节点vn之间存在一条边。定义M(n)为二部图中与变量节点vn相连接的校验节点的集合,N(m)为参与校验方程m的变量节点的集合。M(n)\m表示集合M(n)中除去元素cm,同样N(m)\n表示集合N(m)中除去元素vn。定义ln表示变量节点vn的先验概率信息,译码过程中校验节点cm传递给变量节点vn的外信息为Lmn,变量节点vn传递给校验节点cm的外信息为znm,变量节点vn的后验概率信息为LQn。设从信道接收到的码字向量为Y=[y1,y2,...,yn],其中yi为接收到的关于第i个比特的信道信息。根据以上给出相关概念,偏移最小和译码算法的译码过程可分为以下4个步骤:
第1步:初始化,变量节点的先验概率信息ln被初始化为:
ln=yn
对于每个满足{(m,n)|H(m,n)=1}的(m,n),变量节点外信息znm=ln
第2步:校验节点更新,校验节点外信息Lmn更新为:
L mn = Π n ′ ∈ N ( m ) \ n sign ( z n ′ m ) max ( ( min n ′ ∈ N ( m ) \ n | z n ′ m | - β ) , 0 )
其中,β为一个较小的正数,是偏移最小和译码算法的偏移量修正因子,偏移量修正因子一般根据密度进化方法或仿真方法确定其最优值。
第3步:变量节点更新,变量节点的外信息znm和后验概率信息LQn更新为:
z nm = l n + Σ m ′ ∈ M ( n ) \ m L m ′ n
LQ n = l n + Σ m ∈ M ( n ) L mn
第4步:判决,当LQn≥0时,
Figure BDA0000134405480000033
否则
Figure BDA0000134405480000034
这样就生成了译码码字向量如果校验方程
Figure BDA0000134405480000036
成立,则译码成功并结束。否则,若迭代次数未超过预设的最大迭代次数,则重复2至4步的迭代译码过程;若迭代次数超过预设的最大迭代次数,则结束译码过程并声明译码失败。
由LDPC的迭代译码算法可以看出,LDPC的译码过程可以并行执行,而现场可编程门阵列(FPGA,Field-Programmable Gate Array)和超大规模集成电路(VLSI,Very Large Scale Integration)具有支持并行操作的优势,因此,在LDPC译码器适合于采用FPGA或VLSI来进行硬件实现。
然而,采用硬件实现LDPC译码器需要考虑硬件资源问题,特别是片内存储器(RAM,Random Access Memory)资源和逻辑资源。在存储器资源方面,由于LDPC采用软信息迭代译码方法,所以在译码过程中需要使用大量的存储资源存储外信息。然而,FPGA内部的RAM资源非常有限。而对于ASIC来说,大量的片内RAM会占用过多的芯片面积,进而挤占片内逻辑资源的空间,限制芯片的逻辑复杂度,并且会增加芯片的功耗。在逻辑资源方面,为了能够提高译码器的吞吐率,需要提高LDPC译码器的译码并行度,进而增加实现译码器所需要的硬件逻辑资源。因此,在译码器实现过程中,需尽量减少实现译码算法所需的硬件逻辑资源,以提高译码器的并行度。
为了能够节省存储资源和硬件逻辑资源,在译码器的硬件实现过程中需要采用有限精度的LDPC译码算法,即对输入译码器的信道信息需要进行量化,在译码过程中采用限精度的数据运算。
对输入译码器的信道信息进行量化是用预先规定的有限个整数值表示输入译码器的信道信息值的过程。预先规定的有限个整数值称为量化值。量化值用q比特有符号的二进制码表示,二进制码的数据位宽称为量化值的量化精度。有符号的二进制码的最高位为符号位,若量化值为负值,则最高位取“1”,否则最高位取“0”。二进制码的其余q-1比特表示量化值的模值。q比特有符号的二进制码只能与M=2q-1个量化值,即[-T,...,-1,0,1,...,T]相对应,其中T=2q-1-1。这就需要把输入译码器的信道信息值的取值区间划分为与有限个量化值对应的M个量化区间。设qi为与量化值i(i∈[-T,...,-1,0,1,...,T])相对应的量化区间的终点值,称为量阶值。定义ΔVi=qi-qi-1为量化间隔。量化间隔相等的量化方法称为均匀量化,否则称为非均匀量化。
对信道信息进行量化会造成译码算法的译码性能损失。量化方案中的量化精度和量阶值均会影响译码算法的译码性能损失情况。因此,对于设计有限精度LDPC码译码算法,信道信息量化方案中量化精度和量阶值的选取是一项重要工作。
在量化精度的选取方面,主要工作是平衡量化引起的译码性能损失与译码器的硬件资源。若量化方法设计的量化精度较高,则译码运算过程中的数据具有较宽的数据位宽,能够提高译码过程中的数据运算精度,进而减小量化造成的译码性能损失。但较高的量化精度要求译码器的数据总线和外信息存储单元都具有较宽的数据位宽。这样译码器的硬件实现需要消耗大量的硬件逻辑资源和存储资源。若量化方法设计的量化精度较低,则能够达到节省实现译码器的硬件逻辑资源和存储资源的目的,但译码过程中的数据运算精度也会随之降低,从而可能导致译码算法的译码性能损失较大。
在量阶值的设计方面,主要工作是通过选取合适的量阶值和量化间隔,尽量减小量化引起的译码性能损失。当量化精度较高时,采用均匀量化方法即可。但是,当量化精度较低时,采用均匀量化方法很难同时保证量化数据的覆盖范围和量化数据的精度,量化引起的译码性能损失较大,因此需要采用非均匀量化方法。非均匀量化方法中,可减小较小的量阶值之间的量化间隔,同时扩大较大的量阶值之间的量化间隔。这样可同时保证量化数据的精度和覆盖范围。在非均匀量化方法中,可通过优化量阶值的设计,进一步减小量化引起的译码性能损失。
译码过程中的数据运算为有限精度数据运算,对有限精度数据进行加法运算时由于加法进位可能导致数据位宽扩展,而译码器的外信息存储单元的数据位宽无法扩展,因此需要对译码过程中产生数据位宽扩展的数据进行数据位宽限幅。对产生数据位宽扩展的数据采用不同的数据位宽限幅方法,也会对译码算法的译码性能产生较大的影响。针对不同的LDPC码,需要通过仿真优化译码过程中位宽扩展数据的数据位宽限幅方法,以降低由量化造成的译码算法的译码性能损失。
发明内容
有鉴于此,本发明的主要目的在于提供一种迭代译码方法及系统,能够降低LDPC译码器的存储资源和硬件实现复杂度。
为达到上述目的,本发明的技术方案是这样实现的:
本发明提供一种迭代译码系统,包括:
量化单元,用于对接收的信道信息进行非均匀量化处理;
译码单元,用于对变量节点的先验概率信息进行初始化处理,将量化后的信道信息作为变量节点的先验概率信息;还用于根据变量节点的先验概率信息,并利用自适应的偏移量进行校验节点外信息的更新处理;还用于根据更新后的校验节点外信息,对变量节点外信息进行分级累加的更新处理;还用于判断译码是否结束。
上述系统中,该系统还包括:信道信息存储单元,用于存储量化后的信道信息。
上述系统中,所述译码单元进一步包括:
初始化单元,用于对变量节点的先验概率信息进行初始化处理,将量化后的信道信息作为变量节点的先验概率信息;
校验节点更新单元,用于根据变量节点的先验概率信息,并利用自适应的偏移量进行校验节点外信息的更新处理;
变量节点更新单元,用于根据更新后的校验节点外信息,对变量节点外信息进行分级累加的更新处理;
判断单元,用于判断译码是否结束。
上述系统中,该系统还包括:
第一存储单元,用于存储更新后的校验节点外信息;
第二存储单元,用于存储更新后的变量节点外信息。
本发明还提供一种迭代译码方法,包括:
对接收的信道信息进行非均匀量化处理;
对变量节点的先验概率信息进行初始化处理,将量化后的信道信息作为变量节点的先验概率信息;
根据变量节点的先验概率信息,并利用自适应的偏移量进行校验节点外信息的更新处理;
根据更新后的校验节点外信息,对变量节点外信息进行分级累加的更新处理;
判断译码是否结束。
上述方法中,所述对输入译码单元的信道信息进行非均匀量化处理为:
根据仿真优化得到的信道信息N比特非均匀量化方案,对接收到的用于输入译码单元的信道信息进行N比特非均匀量化处理,所述N为4或5或6;存储量化后的信道信息。
上述方法中,所述对接收到的用于输入译码单元的信道信息进行N比特非均匀量化处理为:
对接收到的用于输入译码单元的信道信息进行N比特非均匀量化处理,将接收到的信道信息量化为:
| y ~ n | = i , q i - 1 ≤ | y n | ≤ q i i = 1,2 , . . . , 2 N - 1 - 2 | y ~ n | = 2 N - 1 - 1 , | y n | ≥ q 2 N - 1 - 2
其中,qi为量阶值,i为量化值,yn为接收到的信道信息,
Figure BDA0000134405480000071
为量化后的信道信息。
上述方法中,所述根据变量节点的先验概率信息,并利用自适应的偏移量进行校验节点外信息的更新处理为:
偏移量根据译码迭代次数进行自适应调整;
将与校验节点相关联的变量节点外信息按照每两个分为一组,通过分级比较变量节点外信息的模值,得到变量节点外信息的模值中的最小值,再将得到的最小值与偏移量的值进行比较,如果所述最小值大于偏移量的值,则更新后的校验节点外信息等于所述最小值与偏移量的值的差值;否则,更新后的校验节点外信息等于0;
存储更新后的校验节点外信息。
上述方法中,所述偏移量根据译码迭代次数进行自适应调整为:
译码迭代次数小于迭代次数门限值时,采用的偏移量为0;译码迭代次数达到迭代次数门限值时,如果校验节点对应的校验约束关系在前一次迭代译码过程中得到满足,则在本次迭代译码过程中,采用的偏移量为0;如果校验节点对应的校验约束关系在前一次迭代译码过程中未得到满足,则在本次迭代译码过程中,采用的偏移量为1。
上述方法中,所述根据更新后的校验节点外信息,对变量节点外信息进行分级累加的更新处理为:
将校验节点外信息按照每两个值一组进行划分,将N比特非均匀量化的变量节点先验概率信息和每组校验节点外信息进行分级累加处理,每进行一级的累加,就将累加后得到的和值的位宽增加一个比特;
最后,如果变量节点累加更新得到的更新值大于2N-1-1,则更新后的变量节点外信息为2N-1-1,如果变量节点累加更新得到的更新值小于-2N-1-1,则更新后的变量节点外信息为-2N-1-1,如果变量节点累加更新得到的更新值在区间[-2N-1-1,2N-1-1]内,则将变量节点累加更新得到的更新值作为更新后的变量节点外信息的值;存储更新后的变量节点外信息。
上述方法中,所述判断译码是否结束为:
如果校验矩阵H与译码码字向量
Figure BDA0000134405480000081
的乘积满足偶校验条件,则译码成功并结束译码流程;否则,判断迭译码代迭次数是否超过预设的最大迭代次数itermax,如果译码迭代次数未超过预设的最大迭代次数itermax,则继续进行校验节点外信息、变量节点外信息的更新处理并判断译码是否结束;否则,如果译码迭代次数超过预设的最大迭代次数itermax,结束译码过程并声明译码失败。
本发明提供的迭代译码方法及系统,对接收的信道信息进行非均匀量化处理;对变量节点的先验概率信息进行初始化处理,将量化后的信道信息作为变量节点的先验概率信息;根据变量节点的先验概率信息,并利用自适应的偏移量进行校验节点外信息的更新处理;根据更新后的校验节点外信息,对变量节点外信息进行分级累加的更新处理;判断译码是否结束;因此,迭代译码过程中利用均利用4或5或6比特的非均匀量化后的信道信息,能够节省硬件逻辑资源和存储资源;此外,变量节点外信息的更新过程能够利用分级累加得到高精度的更新的变量节点外信息,同时采用自适应的偏移量进行校验节点外信息的更新,因此变量节点和校验节点的更新处理方式能够减小量化引起的译码性能损失;综上,本发明的技术方案能够降低LDPC译码器的存储资源和硬件实现复杂度,同时能够保证译码过程中的运算精度,降低由于量化引起的译码性能损失。
附图说明
图1是本发明实现迭代译码系统的结构示意图;
图2是本发明实现迭代译码方法的流程示意图;
图3是16输入变量节点外信息的分级累加的更新示意图;
图4是本发明实施例中校验节点更新单元中6输入比较单元的示意图;
图5是本发明实施例中校验节点更新单元中7输入比较单元的示意图;
图6是本发明实施例中变量节点更新单元中7输入比较单元的示意图;
图7是本发明实现迭代译码方法的误比特率性能的示意图。
具体实施方式
本发明的基本思想是:对接收的信道信息进行非均匀量化处理;对变量节点的先验概率信息进行初始化处理,将量化后的信道信息作为变量节点的先验概率信息;根据变量节点的先验概率信息,并利用自适应的偏移量进行校验节点外信息的更新处理;根据更新后的校验节点外信息,对变量节点外信息进行分级累加的更新处理;判断译码是否结束。
下面通过附图及具体实施例对本发明再做进一步的详细说明。
本发明提供一种迭代译码系统,图1是本发明实现迭代译码系统的结构示意图,如图1所示,该系统包括:量化单元10、译码单元20;其中,
量化单元10,用于对接收的信道信息进行非均匀量化处理;
译码单元20,用于对变量节点的先验概率信息进行初始化处理,将量化后的信道信息作为变量节点的先验概率信息;还用于根据变量节点的先验概率信息,并利用自适应的偏移量进行校验节点外信息的更新处理;还用于根据更新后的校验节点外信息,对变量节点外信息进行分级累加的更新处理;还用于判断译码是否结束。
该系统还包括:信道信息存储单元30,用于存储量化后的信道信息。
所述译码单元20进一步包括:
初始化单元21,用于对变量节点的先验概率信息进行初始化处理,将量化后的信道信息作为变量节点的先验概率信息;
校验节点更新单元22,用于根据变量节点的先验概率信息,并利用自适应的偏移量进行校验节点外信息的更新处理;
变量节点更新单元23,用于根据更新后的校验节点外信息,对变量节点外信息进行分级累加的更新处理;
判断单元24,用于判断译码是否结束。
译码单元20还包括:
第一存储单元25,用于存储更新后的校验节点外信息;
第二存储单元26,用于存储更新后的变量节点外信息。
基于上述系统,本发明还提供一种迭代译码方法,图2是本发明实现迭代译码方法的流程示意图,如图2所示,该方法包括以下步骤:
步骤201,对接收到的信道信息进行非均匀量化处理,并存储量化后的信道信息;
具体的,量化处理单元根据仿真优化得到的信道信息N比特非均匀量化方案,对自身接收到的用于输入译码单元的信道信息进行N比特非均匀量化处理,其中N为4或5或6;将量化后的信道信息存储到信道信息存储单元;对接收到的用于输入译码单元的信道信息进行N比特非均匀量化处理,将接收到的信道信息量化为:
| y ~ n | = i , q i - 1 ≤ | y n | ≤ q i i = 1,2 , . . . , 2 N - 1 - 2 | y ~ n | = 2 N - 1 - 1 , | y n | ≥ q 2 N - 1 - 2
其中,qi为量阶值,i为量化值,yn为接收到的信道信息,
Figure BDA0000134405480000102
为量化后的信道信息;这里,量化后的信道信息
Figure BDA0000134405480000103
的符号位与接收的信道信息yn的符号位相同。
步骤202,对变量节点的先验概率信息进行初始化处理,将量化后的信道信息作为变量节点的先验概率信息;
具体的,译码单元中的初始化单元对变量节点的先验概率信息
Figure BDA0000134405480000104
进行初始化处理,将量化后的信道信息作为变量节点的先验概率信息,即:
l ~ n = y ~ n
对于每个满足{(m,n)|H(m,n)=1}的(m,n),前一次迭代译码中得到的变量节点外信息
Figure BDA0000134405480000106
其中,m表示校验矩阵H的行序号,n表示校验矩阵H的列序号,{(m,n)|H(m,n)=1}表示H矩阵中为1的元素的坐标集合。
步骤203,根据变量节点的先验概率信息,并利用自适应的偏移量进行校验节点外信息的更新处理;
具体的,当译码迭代次数小于迭代次数门限值iterad时,译码单元中的校验节点更新单元将校验节点外信息
Figure BDA0000134405480000111
更新为:
L ~ mn = Π n ′ ∈ N ( m ) \ n sign ( z ~ n ′ m ) max ( ( min n ′ ∈ N ( m ) \ n | z ~ n ′ m | - 0 ) , 0 )
其中,n’表示集合N(m)中除去元素vn的其他元素,N(m)为m的变量节点的集合;min表示取最小值,max表示取最大值;sign为符号函数:
sign ( x ) = 1 , x &GreaterEqual; 0 - 1 , x < 0
当译码迭代次数达到迭代次数门限值iterad时,译码单元中的校验节点更新单元将校验节点外信息
Figure BDA0000134405480000114
更新为:
L ~ mn = &Pi; n &prime; &Element; N ( m ) \ n sign ( z ~ n &prime; m ) max ( ( min n &prime; &Element; N ( m ) \ n | z ~ n &prime; m | - 0 ) , 0 ) , h m &CenterDot; X ^ = 0 ( mod 2 ) &Pi; n &prime; &Element; N ( m ) \ n sign ( z ~ n &prime; m ) max ( ( min n &prime; &Element; N ( m ) \ n | z ~ n &prime; m | - 1 ) , 0 ) , h m &CenterDot; X ^ = 1 ( mod 2 )
其中,hm表示校验矩阵H的第m行,H矩阵的每一行都是译码码字
Figure BDA0000134405480000116
需要满足的一个约束关系;
这里,偏移量根据译码迭代次数进行自适应调整,具体为:当译码迭代次数小于迭代次数门限值iterad时,采用的偏移量为0;当译码迭代次数达到迭代次数门限值iterad时,如果校验节点对应的校验约束关系在前一次迭代译码过程中得到满足,则在本次迭代译码过程中,更新该校验节点外信息时采用的偏移量为0;如果校验节点对应的校验约束关系在前一次迭代译码过程中未得到满足,则在本次迭代译码过程中,更新该校验节点外信息时采用的偏移量为1;其中,校验节点外信息
Figure BDA0000134405480000117
的符号位可以通过对前一次迭代译码得到的变量节点外信息
Figure BDA0000134405480000118
(n′∈N(m)\n)的符号位进行异或运算得到;
校验节点外信息的更新过程中,校验节点更新单元中的比较单元首先将与校验节点相关联的变量节点外信息按照每两个分为一组,通过分级比较变量节点外信息的模值
Figure BDA0000134405480000119
得到变量节点外信息的模值
Figure BDA00001344054800001110
中的最小值,再将得到的最小值与偏移量的值进行比较,如果该最小值大于偏移量的值,则更新后的校验节点外信息等于该最小值与偏移量的值的差值;否则,更新后的校验节点外信息等于0;
最后,译码单元中的第一存储单元存储更新后的校验节点外信息;实际应用中,译码单元可以为译码器,例如LDPC译码器。
步骤204,根据更新后的校验节点外信息,对变量节点外信息进行分级累加的更新处理,其中数据带宽逐级扩展;
具体的,译码单元中的变量节点更新单元将变量节点外信息
Figure BDA0000134405480000121
和后验概率信息
Figure BDA0000134405480000122
更新为:
z ~ nm = l ~ n + &Sigma; m &prime; &Element; M ( n ) \ m L ~ m &prime; n
Q ~ n = l ~ n + &Sigma; m &Element; M ( n ) L ~ mn
其中,m’表示集合M(n)中除去元素cm的其他元素;
在变量节点外信息
Figure BDA0000134405480000125
和后验概率信息
Figure BDA0000134405480000126
的更新过程中,将校验节点外信息
Figure BDA0000134405480000127
(m′∈M(n)\m)按照每两个值一组进行划分,将N比特非均匀量化的变量节点先验概率信息
Figure BDA0000134405480000128
和每组校验节点外信息进行分级累加处理,每进行一级的累加,就将累加后得到的和值的位宽增加一个比特;最后,如果变量节点累加更新得到的更新值大于2N-1-1,则将更新后的变量节点外信息赋值为2N-1-1,如果变量节点累加更新得到的更新值小于-2N-1-1,则将更新后的变量节点外信息赋值为-2N-1-1,如果变量节点累加更新得到的更新值在区间[-2N-1-1,2N-1-1]范围内,则将变量节点累加更新得到的更新值作为更新后的变量节点外信息的值;这样,每次迭代更新后的变量节点外信息仍可用4比特的二进制数据表示;
最后,译码单元中的第二存储单元存储更新后的变量节点外信息。
例如,N为4时,将输入的4比特的信道信息和校验节点外信息每两个分为一组进行分级累加,分级累加过程中运算数据的数据位宽随累加级数逐级扩展,各级累加结果的数据位宽在前一级数据位宽的基础上扩展一位;如果变量节点的节点度数为dv,则该变量节点外信息的更新过程中需要累加的数据包括1个信道信息和dv个校验节点外信息,共有dv+1个累加数据,求dv+1个数据的累加和值至少需要进行log2(dv+1)级累加运算,因此变量节点的累加更新得到的更新值的数据位宽在输入的数据位宽的基础上扩展位,这样,变量节点外信息的更新过程中的数据计算精度高于4比特,变量节点外信息的更新结束后得到的高量化精度数据的数据位宽为
Figure BDA0000134405480000132
比特。
对于变量节点外信息的分级累加的更新处理过程,以16输入的变量节点为例,如图3所示,输入变量节点更新单元的累加单元的16个信息数据均为4比特数据,将16个4比特数据按每两个一组,分为8组,分组进行累加;第一级累加过程结束后,8个累加单元输出的累加结果在输入数据的基础上增加一位数据位宽,为5比特数据;第二级累加、第三级累加和第四级累加的方式与第一级累加相同;第二级累加后4个累加单元输出的结果为6比特数据,第三级累加后2个累加单元输出的结果为7比特数据,第四级累加后累加单元输出结果为8比特数据,最后通过查寻优化设计的量化精度转化表的方法,将8比特的累加更新结果转化为4比特的更新的变量节点外信息。
步骤205,判断译码是否结束;
具体的,当后验概率信息
Figure BDA0000134405480000133
时,译码码字
Figure BDA0000134405480000134
否则,译码码字这样就生成了译码码字向量
Figure BDA0000134405480000136
如果校验矩阵H与译码码字向量
Figure BDA0000134405480000137
的乘积满足偶校验条件,即能够成立,则译码单元中的判断单元确定译码成功并结束译码流程;否则,判断单元判断迭译码代迭次数是否超过预设的最大迭代次数itermax,如果译码迭代次数未超过预设的最大迭代次数itermax,则重复步骤203至步骤205;如果译码迭代次数超过预设的最大迭代次数itermax,则结束译码过程并声明译码失败。
实施例
本实施例以IEEE 802.16e标准中码长为576比特,码率为1/2的LDPC为例,并结合图4至图7进行说明。
硬件实现译码单元之前,通过针对IEEE 802.16e标准中码长为576比特,码率为1/2的LDPC仿真,优化得到信道信息的4比特非均匀量化方案的7个量阶值分别为q1=0.0625、q2=0.1875、q3=0.375、q4=0.625、q5=1、q6=1.5、q7=2。
根据仿真优化得到的信道信息4比特非均匀量化方案对接收的信道信息进行量化,将量化后的4比特的信道信息输入译码单元作为变量节点的的先验概率信息。由于码长为576比特,所以译码单元每次输入576个位宽为4比特的信道信息,分别存入576个位宽为4比特的信道信息存储单元。同时,用576个信道信息分别初始化与其对应的数据位宽为4比特的变量节点外信息。
在校验节点更新单元中,将与对应的校验节点相关的变量节点外信息的符号位进行异或运算,得到更新的校验节点外信息的符号;校验节点外信息的模值更新过程中,将与校验节点相关联的变量节点外信息的模值按每两个分为一组,通过分级比较变量节点外信息的模值得到其中的最小值和次小值,再将最小值和次小值与量化的偏移量的值。当译码迭代次数未达到迭代次数门限值iterad时,量化的偏移量为0。当译码迭代次数达到迭代次数门限值iterad时,需要判断校验节点对应的校验约束关系在前一次迭代译码过程中是否得到满足,若校验约束关系在前一次迭代译码过程中得到满足,则量化的偏移量取0;否则,量化的偏移量取1。
最后判断最小值和次小值与量化的偏移量的差值与0之间的大小关系,结合符号位得到校验节点传递给相关的变量节点的数据位宽为4比特的校验节点外信息。将更新的校验节点外信息分别存入对应的数据位宽为4比特的第一存储单元。
由于IEEE 802.16e标准中码长为576比特,码率为1/2的LDPC码只有节点度数为6和7的校验节点,因此校验节点更新单元中采用数据位宽为3比特的6输入和7输入比较单元实现分级比较变量节点外信息的模值并得到其中的最小值和次小值。采用本专利提出的低量化精度的LDPC迭代译码方法的IEEE802.16e标准中码长为576比特,码率为1/2的LDPC译码器中,校验节点更新单元中数据位宽为3比特的6输入比较单元框图如图4所示,7输入比较单元框图如图5所示。通过该比较单元可获得输入的变量节点外信息的最小值和次小值以及变量节点外信息的最小值所对应的变量节点的标号。
在变量节点更新单元中,对输入的4比特的信道信息和校验节点外信息按每两个值分为一组,进行分级累加处理;由于IEEE 802.16e标准中码长为576比特,码率为1/2的LDPC中包含节点度数为2、3和6的变连接点,因此译码单元中的变量节点更新单元中需要2输入、3输入、4输入、6输入和7输入的分级累加单元。其中,7输入的分级累加单元框图如图6所示。7输入累加单元的输入数据为4比特的信道信息和校验节点外信息。在第一级累加过程中,将前6个输入数据分三组分别累加,累加结果为5比特的数据。将第7个数据的数据位宽扩展一位。第二级累加和第三级累加重复第一级累加的过程,将累加和结果的数据位宽扩展至7比特。最后将累加更新得到的7比特数据转化为4比特数据作为更新的变量节点外信息和译码后验概率信息。本实施例中采用将7比特数据转化为4比特数据采用直接截位限幅的方法。
变量节点外信息的更新过程中,变量节点更新单元每更新一个译码后验概率信息或变量节点外信息,便将其存入对应的数据位宽为4比特的译码后验概率信息存储单元(如译码单元中的第三存储单元)或变量节点外信息存储单元(如译码单元中的第二存储单元)。
变量节点外信息的更新过程结束后,译码单元提取出576个译码后验概率信息的符号位作为本次迭代译码得出的译码码字向量,带入校验方程中进行校验。如果译码码字向量满足校验方程,则结束迭代译码过程,输出译码码字。否则,若迭代次数未超过预设的最大迭代次数itermax,则重复迭代译码过程;若迭代次数超过预设的最大迭代次数itermax,则结束译码过程并输出译码码字。
实施例中设计的低量化精度的LDPC迭代译码方法的误比特率性能如图7所示,图中虚线表示本发明提出的低量化精度的LDPC迭代译码方法的误比特率,图中实线表示浮点BP译码算法的误比特率,在误比特率达到1×10-8时,本发明提出的低量化精度的LDPC迭代译码方法的误比特率性能与浮点BP译码算法相比较,性能差距约为0.2dB。这说明本发明提出的低量化精度的LDPC迭代译码方法在降低译码单元的硬件实现复杂度和存储资源消耗的同时,引起的译码性能损失较小。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (11)

1.一种迭代译码系统,其特征在于,该系统包括:
量化单元,用于对接收的信道信息进行非均匀量化处理;
译码单元,用于对变量节点的先验概率信息进行初始化处理,将量化后的信道信息作为变量节点的先验概率信息;还用于根据变量节点的先验概率信息,并利用自适应的偏移量进行校验节点外信息的更新处理;还用于根据更新后的校验节点外信息,对变量节点外信息进行分级累加的更新处理;还用于判断译码是否结束。
2.根据权利要求1所述的系统,其特征在于,该系统还包括:信道信息存储单元,用于存储量化后的信道信息。
3.根据权利要求1或2所述的系统,其特征在于,所述译码单元进一步包括:
初始化单元,用于对变量节点的先验概率信息进行初始化处理,将量化后的信道信息作为变量节点的先验概率信息;
校验节点更新单元,用于根据变量节点的先验概率信息,并利用自适应的偏移量进行校验节点外信息的更新处理;
变量节点更新单元,用于根据更新后的校验节点外信息,对变量节点外信息进行分级累加的更新处理;
判断单元,用于判断译码是否结束。
4.根据权利要求3所述的系统,其特征在于,该系统还包括:
第一存储单元,用于存储更新后的校验节点外信息;
第二存储单元,用于存储更新后的变量节点外信息。
5.一种迭代译码方法,其特征在于,该方法包括:
对接收的信道信息进行非均匀量化处理;
对变量节点的先验概率信息进行初始化处理,将量化后的信道信息作为变量节点的先验概率信息;
根据变量节点的先验概率信息,并利用自适应的偏移量进行校验节点外信息的更新处理;
根据更新后的校验节点外信息,对变量节点外信息进行分级累加的更新处理;
判断译码是否结束。
6.根据权利要求5所述的方法,其特征在于,所述对输入译码单元的信道信息进行非均匀量化处理为:
根据仿真优化得到的信道信息N比特非均匀量化方案,对接收到的用于输入译码单元的信道信息进行N比特非均匀量化处理,所述N为4或5或6;存储量化后的信道信息。
7.根据权利要求6所述的方法,其特征在于,所述对接收到的用于输入译码单元的信道信息进行N比特非均匀量化处理为:
对接收到的用于输入译码单元的信道信息进行N比特非均匀量化处理,将接收到的信道信息量化为:
| y ~ n | = i , q i - 1 &le; | y n | &le; q i i = 1,2 , . . . , 2 N - 1 - 2 | y ~ n | = 2 N - 1 - 1 , | y n | &GreaterEqual; q 2 N - 1 - 2
其中,qi为量阶值,i为量化值,yn为接收到的信道信息,为量化后的信道信息。
8.根据权利要求5所述的方法,其特征在于,所述根据变量节点的先验概率信息,并利用自适应的偏移量进行校验节点外信息的更新处理为:
偏移量根据译码迭代次数进行自适应调整;
将与校验节点相关联的变量节点外信息按照每两个分为一组,通过分级比较变量节点外信息的模值,得到变量节点外信息的模值中的最小值,再将得到的最小值与偏移量的值进行比较,如果所述最小值大于偏移量的值,则更新后的校验节点外信息等于所述最小值与偏移量的值的差值;否则,更新后的校验节点外信息等于0;
存储更新后的校验节点外信息。
9.根据权利要求8所述的方法,其特征在于,所述偏移量根据译码迭代次数进行自适应调整为:
译码迭代次数小于迭代次数门限值时,采用的偏移量为0;译码迭代次数达到迭代次数门限值时,如果校验节点对应的校验约束关系在前一次迭代译码过程中得到满足,则在本次迭代译码过程中,采用的偏移量为0;如果校验节点对应的校验约束关系在前一次迭代译码过程中未得到满足,则在本次迭代译码过程中,采用的偏移量为1。
10.根据权利要求5所述的方法,其特征在于,所述根据更新后的校验节点外信息,对变量节点外信息进行分级累加的更新处理为:
将校验节点外信息按照每两个值一组进行划分,将N比特非均匀量化的变量节点先验概率信息和每组校验节点外信息进行分级累加处理,每进行一级的累加,就将累加后得到的和值的位宽增加一个比特;
最后,如果变量节点累加更新得到的更新值大于2N-1-1,则更新后的变量节点外信息为2N-1-1,如果变量节点累加更新得到的更新值小于-2N-1-1,则更新后的变量节点外信息为-2N-1-1,如果变量节点累加更新得到的更新值在区间[-2N-1-1,2N-1-1]内,则将变量节点累加更新得到的更新值作为更新后的变量节点外信息的值;存储更新后的变量节点外信息。
11.根据权利要求5所述的方法,其特征在于,所述判断译码是否结束为:
如果校验矩阵H与译码码字向量的乘积满足偶校验条件,则译码成功并结束译码流程;否则,判断迭译码代迭次数是否超过预设的最大迭代次数itermax,如果译码迭代次数未超过预设的最大迭代次数itermax,则继续进行校验节点外信息、变量节点外信息的更新处理并判断译码是否结束;否则,如果译码迭代次数超过预设的最大迭代次数itermax,结束译码过程并声明译码失败。
CN201210026479.7A 2012-02-07 2012-02-07 一种迭代译码方法及系统 Active CN102545913B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210026479.7A CN102545913B (zh) 2012-02-07 2012-02-07 一种迭代译码方法及系统
PCT/CN2012/078686 WO2013117076A1 (zh) 2012-02-07 2012-07-16 一种迭代译码方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210026479.7A CN102545913B (zh) 2012-02-07 2012-02-07 一种迭代译码方法及系统

Publications (2)

Publication Number Publication Date
CN102545913A true CN102545913A (zh) 2012-07-04
CN102545913B CN102545913B (zh) 2015-05-27

Family

ID=46351983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210026479.7A Active CN102545913B (zh) 2012-02-07 2012-02-07 一种迭代译码方法及系统

Country Status (2)

Country Link
CN (1) CN102545913B (zh)
WO (1) WO2013117076A1 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013117076A1 (zh) * 2012-02-07 2013-08-15 中兴通讯股份有限公司 一种迭代译码方法及系统
CN105680881A (zh) * 2016-01-08 2016-06-15 广西大学 Ldpc译码方法及译码器
CN106374940A (zh) * 2016-11-14 2017-02-01 中国电子科技集团公司第五十四研究所 一种多进制ldpc译码方法及译码器
CN106464701A (zh) * 2014-05-06 2017-02-22 华为技术有限公司 一种数据处理设备和方法
CN107005251A (zh) * 2014-11-19 2017-08-01 领特投资两合有限公司 具有有限精度和迭代次数的动态调整的ldpc解码
CN109831214A (zh) * 2018-12-29 2019-05-31 中国电子科技集团公司第二十研究所 一种全并行ldpc译码器及fpga实现方法
US10447300B2 (en) 2015-10-13 2019-10-15 Hauwei Technologies Co., Ltd. Decoding device, decoding method, and signal transmission system
CN111649786A (zh) * 2020-06-03 2020-09-11 东莞深证通信息技术有限公司 数据累计方法、装置、终端设备及存储介质
CN113098531A (zh) * 2021-04-19 2021-07-09 中南林业科技大学 一种基于最小和译码框架的动态偏移补偿方法
CN113285723A (zh) * 2021-04-26 2021-08-20 武汉梦芯科技有限公司 一种ldpc译码过程中校验节点更新方法、系统及存储介质
CN114513211A (zh) * 2022-02-15 2022-05-17 电子科技大学 基于全相关序列的混合概率ldpc译码器
CN114584259A (zh) * 2022-02-18 2022-06-03 阿里巴巴(中国)有限公司 译码方法、装置、设备及存储介质
WO2024065978A1 (zh) * 2022-09-27 2024-04-04 北京邮电大学 基于校验置信度的ldpc译码方法和装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105978578B (zh) * 2016-04-29 2019-03-29 清华大学 低密度奇偶校验码和积译码运算数值的非均匀量化方法
CN111475326A (zh) * 2019-01-23 2020-07-31 深圳衡宇芯片科技有限公司 训练人工智能执行低密度奇偶检查码的译码程序的方法
CN109921802B (zh) * 2019-02-26 2023-02-07 北京中科晶上科技股份有限公司 一种qc-ldpc码的译码方法、模块及装置
CN109889209B (zh) * 2019-03-08 2023-05-19 上海航天测控通信研究所 一种适用于宇航通信的速率自适应型ldpc译码器
CN110752852B (zh) * 2019-09-26 2023-10-03 浙江科睿微电子技术有限公司 极化码的bp译码方法、装置、系统、设备及存储介质
CN111654292B (zh) * 2020-07-20 2023-06-02 中国计量大学 一种基于动态阈值的分裂简化极化码连续消除列表译码器
CN111835364B (zh) * 2020-08-03 2023-11-14 辽宁工程技术大学 一种极化码的低复杂度神经bp译码方法
CN112039534B (zh) * 2020-08-12 2023-05-02 西南交通大学 一种ldpc译码方法、装置、设备及存储介质
CN112350737B (zh) * 2020-11-23 2023-12-12 南京信息工程大学滨江学院 一种基于ldpc码的分组信息更新的传输方法
CN113381769B (zh) * 2021-06-25 2023-02-07 华中科技大学 一种基于fpga的译码器
CN113437979B (zh) * 2021-06-30 2023-05-16 华侨大学 一种基于非均匀信源的原模图ldpc码的结构优化方法及装置
CN113612485B (zh) * 2021-08-03 2024-04-16 深圳宏芯宇电子股份有限公司 一种译码方法、译码装置、设备及存储装置
CN113572482B (zh) * 2021-08-03 2024-04-09 南京大学 一种仅基于最小值的ldpc码最小和译码方法
CN113794478A (zh) * 2021-09-06 2021-12-14 深圳市极致汇仪科技有限公司 一种基于噪声功率的ldpc分步译码方法及系统
CN114006621A (zh) * 2021-11-05 2022-02-01 中国传媒大学 一种并行译码方法及系统
CN114584151A (zh) * 2022-02-28 2022-06-03 北京理工大学 基于概率计算的模拟译码电路停止准则的译码方法
CN115632921A (zh) * 2022-10-08 2023-01-20 北京理工大学 基于阈值检测的编码辅助盲帧同步方法及系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101854179A (zh) * 2010-05-26 2010-10-06 厦门大学 一种应用于ldpc译码的5比特量化方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1773867B (zh) * 2004-11-08 2012-01-11 华为技术有限公司 Turbo码译码方法
CN100499378C (zh) * 2006-05-26 2009-06-10 清华大学 采用可变范围均匀量化的低密度奇偶校验码译码方法
KR100738983B1 (ko) * 2006-06-07 2007-07-12 주식회사 대우일렉트로닉스 저밀도 패리티 체크 부호의 복호화 방법 및 장치, 이를이용한 광정보 재생장치
CN101534166B (zh) * 2008-03-10 2012-07-11 上海明波通信技术有限公司 准循环低密度奇偶校验码解码器及解码方法
KR101535225B1 (ko) * 2009-01-06 2015-07-09 삼성전자주식회사 디코딩 방법 및 그 방법을 이용하는 메모리 시스템 장치
US8458556B2 (en) * 2009-10-09 2013-06-04 Stmicroelectronics, Sa Low complexity finite precision decoders and apparatus for LDPC codes
JP4929342B2 (ja) * 2009-12-15 2012-05-09 インターナショナル・ビジネス・マシーンズ・コーポレーション ノイズ分散による入力対数尤度比のスケーリングに基づくsum−product復号法(ビリーフプロパゲーション法)の計算手法
CN102545913B (zh) * 2012-02-07 2015-05-27 中兴通讯股份有限公司 一种迭代译码方法及系统

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101854179A (zh) * 2010-05-26 2010-10-06 厦门大学 一种应用于ldpc译码的5比特量化方法

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
《IEEE COMMUNICATIONS LETTERS》 20100731 Xiaofu Wu 等 "Adaptive-Normalized/Offset Min-Sum Algorithm" 第667-669页 1-7,11 第14卷, 第7期 *
《IEEE International Symposium on Circuits andSystems 2011 (ISCAS 2011) 》 20111231 Jiangpeng Li 等 "Memory Efficient Layered Decoder Design with Early Termination for LDPC Codes" 第2697-2700页 1-11 , *
《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS》 20100131 Daesun Oh 等 "Min-Sum Decoder Architectures With Reduced Word Length for LDPC Codes" 第105-115页 1-7,11 第57卷, 第1期 *
《遥测遥控》 20070531 于丽 等 "非规则LDPC码译码量化问题研究" 第53-58页 1-11 第28卷, 第3期 *
DAESUN OH 等: ""Min-Sum Decoder Architectures With Reduced Word Length for LDPC Codes"", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS》, vol. 57, no. 1, 31 January 2010 (2010-01-31), pages 105 - 115 *
JIANGPENG LI 等: ""Memory Efficient Layered Decoder Design with Early Termination for LDPC Codes"", 《IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS ANDSYSTEMS 2011 (ISCAS 2011) 》, 31 December 2011 (2011-12-31), pages 2697 - 2700 *
XIAOFU WU 等: ""Adaptive-Normalized/Offset Min-Sum Algorithm"", 《IEEE COMMUNICATIONS LETTERS》, vol. 14, no. 7, 31 July 2010 (2010-07-31), pages 667 - 669 *
于丽 等: ""非规则LDPC码译码量化问题研究"", 《遥测遥控》, vol. 28, no. 3, 31 May 2007 (2007-05-31), pages 53 - 58 *

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013117076A1 (zh) * 2012-02-07 2013-08-15 中兴通讯股份有限公司 一种迭代译码方法及系统
CN106464701A (zh) * 2014-05-06 2017-02-22 华为技术有限公司 一种数据处理设备和方法
CN106464701B (zh) * 2014-05-06 2019-11-12 华为技术有限公司 一种数据处理设备和方法
CN107005251A (zh) * 2014-11-19 2017-08-01 领特投资两合有限公司 具有有限精度和迭代次数的动态调整的ldpc解码
US10447300B2 (en) 2015-10-13 2019-10-15 Hauwei Technologies Co., Ltd. Decoding device, decoding method, and signal transmission system
CN105680881A (zh) * 2016-01-08 2016-06-15 广西大学 Ldpc译码方法及译码器
CN106374940A (zh) * 2016-11-14 2017-02-01 中国电子科技集团公司第五十四研究所 一种多进制ldpc译码方法及译码器
CN109831214A (zh) * 2018-12-29 2019-05-31 中国电子科技集团公司第二十研究所 一种全并行ldpc译码器及fpga实现方法
CN111649786A (zh) * 2020-06-03 2020-09-11 东莞深证通信息技术有限公司 数据累计方法、装置、终端设备及存储介质
CN111649786B (zh) * 2020-06-03 2022-04-08 东莞深证通信息技术有限公司 数据累计方法、装置、终端设备及存储介质
CN113098531A (zh) * 2021-04-19 2021-07-09 中南林业科技大学 一种基于最小和译码框架的动态偏移补偿方法
CN113098531B (zh) * 2021-04-19 2022-04-29 中南林业科技大学 一种基于最小和译码框架的动态偏移补偿方法
CN113285723A (zh) * 2021-04-26 2021-08-20 武汉梦芯科技有限公司 一种ldpc译码过程中校验节点更新方法、系统及存储介质
CN114513211A (zh) * 2022-02-15 2022-05-17 电子科技大学 基于全相关序列的混合概率ldpc译码器
CN114584259A (zh) * 2022-02-18 2022-06-03 阿里巴巴(中国)有限公司 译码方法、装置、设备及存储介质
CN114584259B (zh) * 2022-02-18 2024-02-09 阿里巴巴(中国)有限公司 译码方法、装置、设备及存储介质
WO2024065978A1 (zh) * 2022-09-27 2024-04-04 北京邮电大学 基于校验置信度的ldpc译码方法和装置

Also Published As

Publication number Publication date
CN102545913B (zh) 2015-05-27
WO2013117076A1 (zh) 2013-08-15

Similar Documents

Publication Publication Date Title
CN102545913B (zh) 一种迭代译码方法及系统
CN100581064C (zh) 低密度奇偶校验码解码装置和方法
US8185797B2 (en) Basic matrix, coder/encoder and generation method of the low density parity check codes
CN101079638B (zh) 用于降低复杂度的低密度奇偶校验解码的系统和方法
CN101162907B (zh) 一种利用低密度奇偶校验码实现编码的方法及装置
CN101946414B (zh) 用于编码和解码使用低密度奇偶校验检查码的通信系统中的信道的设备和方法
KR100846869B1 (ko) 저 복잡도 ldpc복호 장치 및 그 방법
WO2006075382A1 (ja) 符号化方法、復号方法及びそれらの装置
EP2472725A1 (en) Method and apparatus for encoding and decoding a channel in a communication system using a linear block code
CN101075811B (zh) 一种三对角线结构的准循环低密度码及其构造方法
CN103259545A (zh) 基于振荡的准循环低密度奇偶校验码置信传播译码方法
Valipour et al. On probabilistic weight distribution of polar codes
CN101373976A (zh) 生成ldpc校验矩阵的方法和设备
CN111464300B (zh) 一种适用于连续变量量子密钥分发的高速后处理方法
CN101594152B (zh) 实现水平运算和垂直运算同时运行的ldpc码译码方法
CN105262493A (zh) 低密度奇偶校验码的译码方法
CN117768059A (zh) 用于通信或广播系统中的信道编码/解码的装置和方法
CN101257311A (zh) 一种多进制调制下ldpc码的快速译码方法
CN100539441C (zh) 一种低密度奇偶校验码的译码方法
Ren et al. The design and implementation of high-speed codec based on FPGA
CN101854179B (zh) 一种应用于ldpc译码的5比特量化方法
CN103401655A (zh) 一种ldpc译码消息存储结构及译码方法
Wang et al. Blind Recognition of 5G LDPC Codes Over a Candidate Set
CN102164023A (zh) 自适应动态量化ldpc码译码方法
Kakde et al. FPGA implementation of decoder architectures for high throughput irregular LDPC codes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant