CN113612485B - 一种译码方法、译码装置、设备及存储装置 - Google Patents

Abstract

本申请公开了一种译码方法、译码装置、设备及存储介质，方法包括：对待译码码字进行预设处理后得到硬判决序列；根据硬判决序列和待译码码字的校验矩阵H，计算伴随式向量S，其中，H＝[h_m,n]_M×N，h_m,n为校验矩阵第m行第n列的元素；若伴随式向量等于全零向量，则输出硬判决序列；否则，统计与元素h_m,n＝1所对应的比特z_n参与计算并使S_m≠0的个数f_n；若f_n大于或等于翻转门限，则将比特z_n的电平进行翻转，得到新的硬判决序列，并根据翻转的比特数量，调整翻转门限的大小；将迭代次数加1，将更新后的硬判决序列进行下一轮迭代计算。本方法算法收敛快，译码效率高，译码准确率高。

Description

一种译码方法、译码装置、设备及存储装置

技术领域

本申请涉及编解码技术领域，具体涉及一种译码方法、译码装置、设备及存储装置。

背景技术

低密度奇偶校验(LDPC，Low Density Parity Check)码是通过校验矩阵定义的一类线性码，已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域。

比特翻转(BF，Bit Flipping)译码是由Gallager提出的一种硬判决译码方法，被应用于LDPC码译码，该译码方法在每次迭代过程中，仅翻转具有最大翻转权重的一个比特位。在有限的迭代次数下，BF译码能够纠正的比特数十分有限，算法收敛慢，导致译码效率不高。

发明内容

鉴于此，本申请提供一种译码方法、译码装置、设备及存储介质，以解决现有的译码方法译码效率不高的问题。

本申请实施例提供的一种译码方法，包括：

对待译码码字进行预设处理后得到硬判决序列z＝[z₀，z₁，…，z_N-1]；

根据所述硬判决序列和所述待译码码字的校验矩阵H，计算伴随式向量S，其中，H＝[h_m，n]_M×N，h_m，n为所述校验矩阵第m行第n列的元素，m＝0，1，…M-1，n＝0，1，…N-1；

S＝(S₀，S₁，…，S_M-1)^T；

若所述伴随式向量等于全零向量，则输出所述硬判决序列；否则，统计与元素h_m,n＝1所对应的比特z_n参与计算并使S_m≠0的个数f_n；

若f_n大于或等于翻转门限，则将所述比特z_n的电平进行翻转，得到新的硬判决序列，并根据翻转的比特数量，调整所述翻转门限的大小；

将迭代次数加1，并返回至所述根据所述硬判决序列和所述待译码码字的校验矩阵H，计算伴随式向量S；以将更新后的硬判决序列进行下一轮迭代计算。

可选的，所述对待译码码字进行预设处理后得到硬判决序列，还包括：

将所述硬判决序列中的比特按顺序分为Q组，Q≥2；

所述根据翻转的比特数量，调整所述翻转门限的大小，包括：

根据所述硬判决序列中当前组翻转的比特数量，调整所述翻转门限的大小，并将调整后的翻转门限作为下一组的翻转门限。

可选的，所述根据翻转的比特数量，调整所述翻转门限的大小，包括：

若翻转的比特数量为零，则将所述翻转门限调小。

可选的，所述若翻转的比特数量为零，则将所述翻转门限调小，包括：

若翻转的比特数量为零，则将所述翻转门限减1。

可选的，所述根据翻转的比特数量，调整所述翻转门限的大小，还包括：

若翻转的比特数量大于或等于预设阈值，则将所述翻转门限调大。

可选的，所述若翻转的比特数量大于或等于预设阈值，则将所述翻转门限调大，包括：

若翻转的比特数量大于或等于预设阈值，则将所述翻转门限加1。

可选的，所述根据所述硬判决序列和所述待译码码字的校验矩阵H，计算伴随式向量S之前，还包括：

初始化所述翻转门限。

可选的，所述对待译码码字进行预设处理后得到硬判决序列，包括：

对所述待译码码字进行调制得到第一序列；

获取所述第一序列通过信道处理后的第二序列；

根据所述第二序列得到所述硬判决序列。

本申请实施例还提供一种译码装置，包括：

预处理模块，用于对待译码码字进行预设处理后得到硬判决序列z＝[z₀，z₁，…，z_N-1]；

计算模块，用于根据所述硬判决序列和所述待译码码字的校验矩阵H，计算伴随式向量S，其中，H＝[h_m，n]_M×N，h_m，n为所述校验矩阵第m行第n列的元素，m＝0，1，…M-1，n＝0，1，…N-1；

S＝(S₀，S₁，…，S_M-1)^T；

统计模块，用于若所述伴随式向量等于全零向量，则输出所述硬判决序列；否则，统计与元素h_m，n＝1所对应的比特z_n参与计算并使S_m≠0的个数f_n；

翻转模块，用于若f_n大于或等于翻转门限，则将所述比特z_n的电平进行翻转，得到新的硬判决序列，并根据翻转的比特数量，调整所述翻转门限的大小；

计数模块，用于将迭代次数加1，并返回至所述根据所述硬判决序列和所述待译码码字的校验矩阵H，计算伴随式向量S；以将更新后的硬判决序列进行下一轮迭代计算。

本申请实施例还提供一种设备，所述设备包括：存储器和处理器，其中，所述存储器上存储有计算机程序，所述计算机程序被所述处理器执行时实现本申请提供的所述的译码方法中的流程。

本申请还提供了一种计算机可读的存储介质，其上存储有计算机程序，当所述计算机程序在计算机上执行时，使得所述计算机执行本申请提供的所述译码方法中的流程。

如上所述，本申请实施例的译码方法，将达到翻转门限的比特均进行翻转，算法收敛快，译码效率高。此外由于本申请实施例的翻转门限根据上一次迭代中比特的实际翻转数量进行动态调整，在提高译码效率的情况下，兼顾了译码准确率。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例的一种译码方法的流程示意图；

图2是一种译码过程示意图；

图3是一种译码原理图；

图4是本申请实施例的另一种译码方法的流程示意图；

图5是本申请实施例的一种译码方法的门限调整示意图；

图6是本申请一实施例的译码方法与传统译码方法的效果对比图；

图7是本申请一实施例的译码装置的结构示意图；

图8是本申请一实施例的设备的结构示意图。

具体实施方式

下面通过实施例对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。

本申请实施例提供一种译码方法，应用于LDPC码译码，流程示意图如图1所示，该译码方法包括：

S101，对待译码码字进行预设处理后得到硬判决序列z＝[z₀，z₁，…，z_N-1]。

LDPC码作为线性分组码中的一种，是一种二进制码字。待译码码字在传输的过程中，信道会对其进行预处理，并且在预处理的过程中会使待译码码字受到不同程度的噪声污染。

在一个实施例中，对信道输出的序列进行硬判决，例如，输出的序列中，大于0元素的判1，小于0的判0，从而得到硬判决序列z＝[z₀，z₁，…，z_N-1]。可以理解的是，硬判决序列为二进制序列。

S102，根据硬判决序列和待译码码字的校验矩阵H，计算伴随式向量S，其中，H＝[h_m，n]_M×N，h_m，n为校验矩阵第m行第n列的元素，m＝0，1，…M-1；n＝0，1，…N-1。

S＝(S₀，S₁，…，S_M-1)^T；

LDPC码的组成如图2所示，发送的N位LDPC待译码码字C是由信息位(K位信息码元)和校验位(M位校验码元)组成的，在接收端利用校验位与信息位之间的规律来进行纠错和译码。

LDPC码由其稀疏的校验矩阵H所决定，校验矩阵H的维数为M×N，即H＝[h_m，n]_M×N，h_m，n为所述校验矩阵第m行第n列的元素，其中H的每一列均有γ个“1”，每一行均有ρ个“1”，其余元素均为“0”，即校验矩阵H的列重为γ，行重为ρ。校验矩阵H的每一行代表一个校验约束方程，行数代表校验方程的个数。

如果一个LDPC码的长度为几千比特甚至更长，那么校验矩阵需要占用较大的存储空间，因此校验矩阵需要进行构造。在一些实施例中，校验矩阵可以通过Gallager随机构造法进行构造，具体是使用确定的固定行重和列重的稀疏矩阵进行随机置换和组合来构造LDPC码的校验矩阵。校验矩阵还可以采用准循环构造法进行构造，具体是使用一组循环矩阵构造LDPC码的校验矩阵，例如选用单位阵为准循环LDPC码(QC-LDPC)。在一个实施例中，由单位矩阵通过元素的位移得到基矩阵，然后将基矩阵向左循环移位形成循环矩阵，各循环矩阵构成最终的校验矩阵，只用存储基矩阵就行，大大减少了存储空间。假如每个子矩阵的维数为D×D，校验矩阵列重为γ，行重为ρ，则校验矩阵的维数M＝D×γ，N＝D×ρ。

一个LDPC码迭代译码过程可以采用图3所示的Tanner图来表示，校验码元和信息码元之间通过前述的校验方程在变量节点与校验节点之间不停进行消息迭代，每次迭代纠错后得到的序列即为新的硬判决序列。若经过一次译码后没有得到正确的码字，则要将本次得到的新的硬判决序列进行下一轮迭代，直至找到满足z*H^T＝0^T(全0向量)的码字，即码字满足所有的校验方程，则输出信息z即为译码后的码字。

在一个实施例中，迭代计算过程如下：根据LDPC码的硬判决序列z＝[z₀，z₁，…，z_N-1]和LDPC码的校验矩阵H，计算伴随式向量S。校验矩阵H＝[h_m，n]_M×N，h_m，n为校验矩阵第m行第n列的元素；

S＝(S₀，S₁，…，S_M-1)^T＝zH^T

其中，S_m的具体计算方法如下：

即伴随式向量S中的每一个元素的值S_m，等于硬判决序列z与校验矩阵H对应的行(第m行)向量[h_m，1，h_m，2，…，h_m，n]的内积除以2取余。伴随式向量S中的元素为0或者1。

S103，若伴随式向量等于全零向量，则输出硬判决序列；否则，统计与元素h_m，n＝1所对应的比特z_n参与计算并使S_m≠0的个数f_n。

S_m的计算结果表征第m个校验方程是否得到满足，若S_m＝0，则表示硬判决序列z满足第m个校验方程，若S_m≠0，则表示硬判决序列z不满足第m个校验方程。当S＝0^T时，即伴随式向量S的计算结果为全零向量时，则硬判决序列z满足校验矩阵中的全部约束关系，表明译码成功，可以输出硬判决序列z。

当伴随式向量S中出现S_m≠0时，并且伴随式向量S中可能存在多个不等于0的元素。统计硬判决序列中的每一比特z_n参与计算并使S_m≠0的个数f_n；

例如，若S₁₀≠0，并且校验矩阵中第10行中n＝3和n＝5的元素均为1，则硬判决序列z中的z₃和z₅参与计算了S₁₀，对应的f₃和f₅分别增加1。若S₁₅≠0，并且校验矩阵第15行中n＝3的元素为1，则z₃参与计算了S₁₅，对应的f₃继续增加1。此时，z₃不满足的校验方程个数f₃＝2，分别为第10个校验方程和第15个校验方程，z₅不满足的的校验方程个数f₅＝1，即第10个校验方程。

S104，若f_n大于或等于翻转门限，则将比特z_n的电平进行翻转，得到新的硬判决序列，并根据翻转的比特数量，调整翻转门限的大小。

将比特z_n参与计算并使S_m≠0的个数f_n与翻转门限T1进行比较，若f_n大于或等于翻转门限，则将比特z_n的电平进行翻转。当按照该翻转规则完成翻转后，得到新的硬判决序列。并且根据翻转的比特数量，调整翻转门限的大小。

例如，当翻转数量相对较多时，例如超过预设阈值，可以降低灵敏度，适当将翻转门限调大，避免误翻转，提高译码准确率；再比如，当翻转数量未超过预设的阈值，可以保持该翻转门限不变；还比如，若翻转数量为零，可以按照预定方式调小翻转门限，从而可以增加收敛速度，提高译码效率。

在一个具体实施例中，例如比特z₇₅参与计算了多个校验方程，即校验矩阵中第74列(n＝75)中含有多个元素1，其中第1、第5、第19、第31、第55和第89个校验方程的计算结果S₁，S₅，S₁₉，S₃₁，S₅₅，S₈₉不等于零，则z₇₅不满足的校验方程数f_n＝6，如果当前的翻转门限T1＝5，即f_n＞T1，则翻转比特z₇₅，将1翻转为0。

S105，将迭代次数加1，并返回至S102，以将更新后的硬判决序列进行下一轮迭代计算。

在对硬判决序列z进行翻转得到新的硬判决序列后，返回S102，将新的硬判决序列代入校验方程S_m进行新一轮的迭代计算。

在一个实施例中，若迭代次数k小于预设的迭代次数阈值k_max，则令k＝k+1，返回S102，进行新一轮的迭代计算。若k≥k_max，可以终止译码，表示译码失败。

在迭代译码过程中，仅翻转具有最大翻转权重的一个比特位，会导致在有限的迭代次数下，翻转译码能够纠正的比特数十分有限，算法收敛慢，导致译码效率不高。本申请实施例的译码方法，将达到翻转门限的比特均进行翻转，算法收敛快，译码效率高。并且由于本申请实施例的翻转门限根据实际翻转的比特数量进行动态调整，在提高译码效率的情况下，兼顾了译码准确率。

本申请实施例提供另一种译码方法，流程示意图如图4所示，该译码方法包括：

S401，对待译码码字进行调制得到第一序列。

参考图2，通过信道发送信息位为K、校验位为M、总长度为N的二进制待译码码字c＝[c₀，c₁，…，c_N-1]。在一个实施例中，信道采用均值为0、方差为σ²＝N₀/2的加性高斯白噪声信道(AWGN)，调制方式为二进制相移键控(BPSK)调制。待译码码字经调制后得到第一序列x＝[x₀，x₁，…，x_N-1]，其中x_n＝1-2c_n，0≤n≤N-1。

S402，获取第一序列通过信道处理后的第二序列。

在一个实施例中，第一序列x经过信道传输后受到高斯噪声污染，若高斯噪声变量为v_n，则第一序列x经过加性高斯白噪声信道输出第二序列r＝[r₀，r₁，…，r_N-1]，其中r_n＝x_n+v_n，0≤n≤N-1。

S403，根据第二序列得到硬判决序列，并将硬判决序列中的比特按顺序分为Q组，Q≥2。

对第二序列进行硬判决。在一个实施例中，硬判决规则为：若r_n≥0，则z_n＝0，若r_n＜0，则z_n＝1，0≤n≤N-1，第二序列经过硬判决后得到硬判决序列z＝[z₀，z₁，…，z_N-1]。

在一个实施例中，可以预先将LDPC码字c进行分组，例如分成Q组，在LDPC码字c被信道输出并经过硬判决后，得到包括对应顺序的Q组硬判决序列z。例如，可以是前Q-1组的比特长度相同，均为L0，最后一组的比特长度为N-(Q-1)L0。

S404，初始化迭代次数以及翻转门限，并设置迭代次数阈值，以及设置翻转数量的预设阈值。

在一个实施例中，可以设置初始迭代次数为k＝1，最大迭代次数阈值k_max＝50，可以设置初始翻转门限T1＝5，翻转数量的预设阈值T2可以根据每一组的比特数量进行确定。

S405，根据硬判决序列z＝[z₀，z₁，…，z_N-1]和校验矩阵H，计算伴随式向量S，H＝[h_m，n]_M×N，h_m，n为校验矩阵第m行第n列的元素。

本步骤可以参照S102，本实施例不再赘述。

S406，若伴随式向量等于全零向量，则输出硬判决序列；否则，统计与元素h_m,n＝1所对应的比特z_n参与计算并使S_m≠0的个数f_n。

本步骤可以参照S103，本实施例不再赘述。

S407，若f_n大于或等于翻转门限，则将比特z_n的电平进行翻转，得到新的硬判决序列，并根据硬判决序列中当前组翻转的比特数量，调整翻转门限的大小，并将调整后的翻转门限作为下一组的翻转门限。

在对当前组符合条件的比特进行翻转后，统计当前组翻转的比特数量。在一个实施例中，当当前组翻转的比特数量为零，则将翻转门限减1，并将减1后的翻转门限作为下一组比特的翻转门限；在一个实施例中，当当前组翻转的比特数量大于或等于预设阈值，则将翻转门限加1，并将加1后的翻转门限作为下一组比特的翻转门限；在一个实施例中，当当前组翻转的比特数量大于零小于预设阈值，可以保持翻转门限不变，下一组比特采用该相同的翻转门限。

S408，迭代次数加1，并返回步骤S405，将新的硬判决序列进行迭代计算。

本步骤可以参照步骤S105，本实施例不再赘述。

本申请实施例的译码方法，将待译码码字或者硬判决序列进行分组，根据每组比特的翻转数量调整翻转门限，使每一轮迭代，翻转门限都处于动态调整中，每一轮迭代都能够以较优的方式对相应的比特进行翻转，不仅算法收敛快，而且译码效率和译码准确率高。

下面以一具体实施例对本申请作进一步详细说明。

以包含4×40个子矩阵的校验矩阵H为例，其中子矩阵维数为45×45，则H的维数为：M＝4×45＝180，N＝40×45＝1800，二进制LDPC码字长度为1800，校验方程的个数M＝180，译码过程如下：

S501，初始化，当前迭代次数k＝1，最大迭代次数k_max＝50，翻转门限T1＝5，翻转数量阈值T2＝35。

S502，将初始硬判决序列z¹＝[z₀，z₁，…，z₁₈₀₀]按顺序分为40组，每组45比特，对初始硬判决序列进行迭代译码。

S502，计算伴随式向量S，若S¹＝0^T，则译码成功，输出z¹。否则执行S503。

S503，统计每一比特z_n参与计算并使S_m≠0的个数f_n，参考图5，横坐标表示比特长度，纵坐标表示门限，图中每一个峰代表一个比特翻转，仅是示意图，本实施例中，具体的比特翻转数量与峰的数量并不一致。

对于第一组45比特(0-45)，如果有20比特的f_n＞5，其余比特或者全部符合校验方程，或者参与计算但不符合校验方程的个数不超过5，则将该20比特进行翻转，由于翻转的比特数小于翻转数量阈值T2＝35，则第二组的门限T1保持不变，T1＝5；

对于第二组45比特(46-90)，全部符合校验方程，即所有比特的f_n＝0，未超过门限5，因此翻转的比特数为0，则第三组的门限T1减1，T1＝4；

对于第三组45比特(91-135)，翻转的比特数小于翻转数量阈值T2＝35，则第四组的门限T1保持不变，T1＝4；

对于第四组45比特(136-180)，全部符合校验方程，即所有比特的f_n＝0，翻转的比特数为0，则第五组的门限T1减1，T1＝3；

对于第五组45比特(181-225)，如果有36比特的f_n＞5，则将该36比特进行翻转，由于翻转的比特数大于翻转数量阈值T2＝35，则第六组的门限T1加1，T1＝4。

依次类推，对剩余组进行译码并输出翻转后的新的硬判决序列z²。

S504，执行k＝k+1＝2，返回步骤S502，将硬判决序列z²代入公式进行下一次迭代译码。

本申请的译码方法与固定翻转门限的传统方法效果对照图如图6所示，在经过相同迭代次数的情况下，本方法能够纠正的比特数更多，译码效率更高。

本申请实施例还提供一种译码装置700，如图7所示，码译码装置700包括预处理模块701、计算模块702、统计模块703、翻转模块704和计数模块705。

预处理模块701，用于对待译码码字进行预设处理后得到硬判决序列z＝[z₀，z₁，…，z_N-1]；

计算模块702，用于根据所述硬判决序列和所述待译码码字的校验矩阵H，计算伴随式向量S，其中，H＝[h_m，n]_M×N，h_m，n为所述校验矩阵第m行第n列的元素，m＝0，1，…M-1，n＝0，1，…N-1；

S＝(S₀，S₁，…，S_M-1)^T；

统计模块703，用于若所述伴随式向量等于全零向量，则输出所述硬判决序列；否则，统计与元素h_m，n＝1所对应的比特zn参与计算并使S_m≠0的个数f_n；

翻转模块704，用于若f_n大于或等于翻转门限，则将所述比特z_n的电平进行翻转，得到新的硬判决序列，并根据翻转的比特数量，调整所述翻转门限的大小

计数模块705，用于将迭代次数加1，并返回至所述根据所述硬判决序列和所述待译码码字的校验矩阵H，计算伴随式向量S；以将更新后的硬判决序列进行下一轮迭代计算。

本申请实施例还提供一种设备，其结构示意图如图8所示，设备800包括：存储器801和处理器802，其中，所述存储器801上存储有计算机程序，所述计算机程序被所述处理器802执行时实现如本实施例提供的译码方法中的流程。

本申请实施例还提供一种可读存储介质，其上存储有计算机程序，当计算机程序在计算机上执行时，使得计算机执行本申请提供的译码方法中的流程。

以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (9)

1.一种译码方法，其特征在于，包括：

对待译码码字进行预设处理后得到硬判决序列z＝[z₀,z₁,…,z_N-1]，将所述硬判决序列中的比特按顺序分为Q组，Q≥2；

根据所述硬判决序列和所述待译码码字的校验矩阵H，计算伴随式向量S，其中，H＝[h_m,n]_M×N，h_m,n为所述校验矩阵第m行第n列的元素，m＝0,1,…M-1，n＝0,1,…N-1；

s＝(S₀,S₁，...,S_M-1)^T；

若所述伴随式向量等于全零向量，则输出所述硬判决序列；否则，统计与元素h_m,n＝1所对应的比特z_n参与计算并使S_m≠0的个数f_n；

若f_n大于或等于翻转门限，则将所述比特z_n的电平进行翻转，得到新的硬判决序列，并根据所述硬判决序列中当前组翻转的比特数量，调整所述翻转门限的大小，并将调整后的翻转门限作为下一组的翻转门限；

将迭代次数加1，并返回至所述根据所述硬判决序列和所述待译码码字的校验矩阵H，计算伴随式向量S；以将更新后的硬判决序列进行下一轮迭代计算。

2.根据权利要求1所述的译码方法，其特征在于，根据所述翻转的比特数量，调整所述翻转门限的大小，包括：

若翻转的比特数量为零，则将所述翻转门限调小。

3.根据权利要求2所述的译码方法，其特征在于，所述若翻转的比特数量为零，则将所述翻转门限调小，包括：

若翻转的比特数量为零，则将所述翻转门限减1。

4.根据权利要求2所述的译码方法，其特征在于，根据所述翻转的比特数量，调整所述翻转门限的大小，还包括：

若翻转的比特数量大于或等于预设阈值，则将所述翻转门限调大。

5.根据权利要求4所述的译码方法，其特征在于，所述若翻转的比特数量大于或等于预设阈值，则将所述翻转门限调大，包括：

若翻转的比特数量大于或等于预设阈值，则将所述翻转门限加1。

6.根据权利要求1所述的译码方法，其特征在于，所述对待译码码字进行预设处理后得到硬判决序列，包括：

对所述待译码码字进行调制得到第一序列；

获取所述第一序列通过信道处理后的第二序列；

根据所述第二序列得到所述硬判决序列。

7.一种译码装置，其特征在于，包括：

预处理模块，用于对待译码码字进行预设处理后得到硬判决序列z＝[z₀,z₁,…,z_N-1]，将所述硬判决序列中的比特按顺序分为Q组，Q≥2；

计算模块，用于根据所述硬判决序列和所述待译码码字的校验矩阵H，计算伴随式向量S，其中，H＝[h_m,n]_M×N，h_m,n为所述校验矩阵第m行第n列的元素，m＝0,1,…M-1，n＝0,1,…N-1；

s＝(S₀,S₁,...,S_M-1)^T；

统计模块，用于若所述伴随式向量等于全零向量，则输出所述硬判决序列；否则，统计与元素h_m,n＝1所对应的比特z_n参与计算并使S_m≠0的个数f_n；

翻转模块，用于若f_n大于或等于翻转门限，则将所述比特z_n的电平进行翻转，得到新的硬判决序列，并根据所述硬判决序列中当前组翻转的比特数量，调整所述翻转门限的大小，并将调整后的翻转门限作为下一组的翻转门限；

计数模块，用于将迭代次数加1，并返回至所述根据所述硬判决序列和所述待译码码字的校验矩阵H，计算伴随式向量S；以将更新后的硬判决序列进行下一轮迭代计算。

8.一种译码设备，其特征在于，所述设备包括：存储器和处理器，其中，所述存储器上存储有计算机程序，所述计算机程序被所述处理器执行时实现如权利要求1-6中任一项所述的译码方法。

9.一种存储装置，其特征在于，所述存储装置包括权利要求7所述的译码装置，或者执行如权利要求1-6中任一项所述的译码方法。