CN113285723A - 一种ldpc译码过程中校验节点更新方法、系统及存储介质 - Google Patents
一种ldpc译码过程中校验节点更新方法、系统及存储介质 Download PDFInfo
- Publication number
- CN113285723A CN113285723A CN202110453200.2A CN202110453200A CN113285723A CN 113285723 A CN113285723 A CN 113285723A CN 202110453200 A CN202110453200 A CN 202110453200A CN 113285723 A CN113285723 A CN 113285723A
- Authority
- CN
- China
- Prior art keywords
- sequence
- epsilon
- check node
- confidence
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明涉及一种LDPC译码过程中校验节点更新方法、系统及存储介质,其方法包括,步骤1,利用置信度矩阵M初始化寄存器S,得到S序列;且令ε=0;步骤2,将首个元素S[0]作为最小对数似然比及其对应的有限域元素;步骤3,判断首个元素S[0]的最小对数似然比是否存在于输出的置信度向量中;若否,则执行步骤4;若是,则执行步骤5;步骤4,将首个元素S[0]存储于输出的置信度向量的第ε位中;步骤5,删除首个元素S[0],并将首个元素S[0]在置信度矩阵M中对应元素的右边元素作为新元素,采用二分排序方法在S序列中插入新元素,得到新S序列。本发明可以使得C2V的更新过程节省大量时间,大大提升了LDPC的译码效率。
Description
技术领域
本发明涉及卫星通信领域,具体涉及一种LDPC译码过程中校验节点更新方法、系统及存储介质。
背景技术
北斗卫星导航系统中,B1C/B2a/B2b信号播发采用多进制LDPC译码算法。
B-CNAV1导航电文在B1C信号中播发,该电文的子帧2采用64进制LDPC(200,100)编码,其每个码字符号由6个比特构成,定义于本原多项式为p(x)=1+x+x6的有限域GF(26)。信息长度k=100码字符号,即600个比特。校验矩阵是一个100×200稀疏矩阵H100,200,前100×100部分对应信息符号,后100×100部分对应校验符号。
B-CNAV2导航电文在B2a信号中播发,该电文采用64进制LDPC(96,48)编码。信息长度k=48码字符号,即288个比特。校验矩阵是一个48×96稀疏矩阵H48,96,前48×48部分对应信息符号,后48×48部分对应校验符号。
B-CNAV3导航电文在B2b信号中播发,该电文采用64进制LDPC(162,81)编码。信息长度k=81码字符号,即486个比特。校验矩阵是一个81×162稀疏矩阵H81,162,前81×81部分对应信息符号,后81×81部分对应校验符号。
以上三种不同长度LDPC编码的码率均为0.5,因此在实现时可以共用同一个译码模块,只需要配置不同的参数即可,如码长,校验矩阵H等。
扩展最小和算法(EMS)是一种常用的基于迭代的置信度传播译码算法,用以估计传输码字c。多进制LDPC编码生成的码字c=(c0,c1,...,cn-1),经过信道传输后,接收端得到的接收序列y=(y0,y1,...,yn-1)。其中yj=(yj,0,yj,1,...,yj,r-1)为码字符号cj对应的接收信息,cj∈GF(q),q=2r,0≤j<n。如果为64进制LDPC,r=6,q=64。
在EMS译码算法中,传统LDPC算法C2V更新的过程通过遍历的方式来查找S序列的最小值,该过程需要多达nm-1个时钟周期。因此随着nm的增加,C2V更新过程所需时间随之增加,LDPC的译码效率大幅降低。
发明内容
本发明所要解决的技术问题是提供一种LDPC译码过程中校验节点更新方法、系统及存储介质,可以使得C2V的更新过程节省大量时间,大大提升了LDPC的译码效率。
本发明解决上述技术问题的技术方案如下:一种LDPC译码过程中校验节点更新方法,包括以下步骤,
步骤1,将校验节点接收到的置信度向量进行有限域加法运算,得到大小为nm*nm的置信度矩阵M,利用所述置信度矩阵M初始化大小为nm的寄存器S,得到S序列;设所述校验节点输出的置信度向量的位序数为ε,且令初始的ε=0;
步骤2,将所述S序列中的首个元素S[0]作为最小对数似然比及其对应的有限域元素;
步骤3,判断所述S序列中首个元素S[0]的最小对数似然比是否存在于所述校验节点输出的置信度向量中;若否,则执行步骤4;若是,则依次执行步骤5和步骤6;
步骤4,将所述S序列中首个元素S[0]存储于所述校验节点输出的置信度向量的第ε位中;
步骤5,删除所述S序列的首个元素S[0],并将所述S序列的首个元素S[0]在所述置信度矩阵M中对应元素的右边元素作为新元素,采用二分排序方法在所述S序列中插入所述新元素,得到新S序列;
步骤6,判断ε是否大于或等于nm;若是,则结束操作;若否,则令ε=ε+1,且返回至所述步骤2循环执行。
基于上述一种LDPC译码过程中校验节点更新方法,本发明还提供一种LDPC译码过程中校验节点更新系统。
一种LDPC译码过程中校验节点更新系统,包括以下模块,
初始化模块,其用于将校验节点接收到的置信度向量进行有限域加法运算,得到大小为nm*nm的置信度矩阵M,利用所述置信度矩阵M初始化大小为nm的寄存器S,得到S序列;设所述校验节点输出的置信度向量的位序数为ε,且令初始的ε=0;
最小值定义模块,其用于将所述S序列中的首个元素S[0]作为最小对数似然比及其对应的有限域元素;
最小值判断模块,其用于判断所述S序列中首个元素S[0]的最小对数似然比是否存在于所述校验节点输出的置信度向量中;
最小值存储模块,其用于当所述S序列中首个元素S[0]的最小对数似然比不存在于校验节点输出的置信度向量中时,将所述S序列中首个元素S[0]存储于所述校验节点输出的置信度向量的第ε位中;
二分排序模块,其用于当所述S序列中首个元素S[0]的最小对数似然比存在于校验节点输出的置信度向量中时,删除所述S序列的首个元素S[0],并将所述S序列的首个元素S[0]在所述置信度矩阵M中对应元素的右边元素作为新元素,采用二分排序方法在所述S序列中插入所述新元素,得到新S序列;
迭代循环模块,其用于判断ε是否大于或等于nm;若是,则结束操作;若否,则令ε=ε+1,且返回至所述最小值定义模块。
基于上述一种LDPC译码过程中校验节点更新方法,本发明还提供一种计算机存储介质。
一种计算机存储介质,包括存储器以及存储在所述存储器内的计算机程序,所述计算机程序被处理器执行时,实现如上述所述的LDPC译码过程中校验节点更新方法。
本发明的有益效果是:在本发明一种LDPC译码过程中校验节点更新方法、系统及存储介质中,省略了传统算法中S序列最小值查找的步骤,通过二分排序方式将最小值检索周期数缩短为round(log2(nm)),相比传统C2V更新算法,nm越大,C2V更新效益越高。
附图说明
图1为本发明一种LDPC译码过程中校验节点更新方法的流程图;
图2为本发明一种LDPC译码过程中校验节点更新方法的原理图;
图3为本发明一种LDPC译码过程中校验节点更新系统的结构框图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
校验矩阵H给出了LDPC码校验节点和变量节点之间的连接关系,相互连接的校验节点和变量节点之间能够传递置信度信息。校验矩阵H中的每一行对应一个校验节点CN,每一列对应一个变量节点VN。设校验矩阵H为为m行n列,行序号为i,列序号为j,定义如下两个序数集合:
Mj={i:0≤i<m,hi,j≠0},0≤j<n,Ni={j:0≤j<n,hi,j≠0},0≤i<m;
其中,hi,j为校验矩阵H中第i行第j列的元素。
若hi,j≠0,则校验节点CNi与变量节点VNj之间相连并可以相互传递置信度信息。由变量节点VNj传递给相连校验节点CNi(i∈Mj)的置信度向量表示为V2Cj,i,可用于计算校验节点CNi的校验和;由校验节点CNi传递给相连变量节点VNj(j∈Ni)的置信度向量表示为C2Vi,j,可用于估算变量节点VNj的符号值。采用置信度传播译码算法,迭代更新V2Cj,i和C2Vi,j,能够纠正接收序列y,从而实现对传输码字c的估计。
现有EMS译码算法流程如下:
初始化:设置最大迭代次数itr_max,当前迭代次数itr=0。根据每个码字符号对应的接收向量yj计算置信度向量Lj(0≤j<n)。利用Lj初始化各变量节点VNj的所有V2Cj,i向量。所有q个有限域元素x∈GF(q),q=2r及其对应的对数似然比LLR(x)一起构成了置信度向量Lj。
其中,是GF(q)中使概率P(yj|x)最大的有限域元素,即直接对接收符号yj逐比特做硬判决得到的元素。有限域元素x和对应的比特序列分别为x=(x0,x1,...xr-1)和 XOR为异或运算,即若x和某个比特相同,则Δj,b=0,否则Δj,b=1。
(1-A)若当前迭代次数itr=0,对每个码字q个有限域元素的LLR值进行升序排序,取前nm个元素输出,然后对V2Cj,i进行初始化。
(1-B)若当前迭代次数itr≠0,利用VNj收到的所有置信度向量C2Vf,j(f∈Mj,f≠i),计算VNj传递给CNi的置信度向量V2Cj,i。
(1-C)判决,每个变量节点在每次计算时都进行一次判决,选择LLRmin对应的有限域元素作为判决值。
第2步:利用多进制LDPC码的校验矩阵H,计算校验和。
若s=0,则将判决值序列作为译码输出并终止译码,否则执行第3步。
第3步:对各校验节点CNi(0≤i<m),根据校验节点更新规则计算置信度向量C2Vi,j。
对来自不同置信度向量的有限域元素做加法得到候选元素并计算对应的LLR值,将所有LLR值升序排序,截取前nm个最小的LLR值及其有限域元素作为输出。设输入置信度向量分别为(Us,U)和(Qs,Q),输出置信度向量为(Vs,V),其中,U、Q和V为升序排列的nm长的LLR向量,Us、Qs和Vs为对应的有限域元素向量。构建大小为nm*nm的置信度矩阵M和有限域元素矩阵Ms。
上式的具体实现可以通过对大小为nm的寄存器S进行如下操作完成:
初始化:将置信度矩阵M的第1列存入寄存器S,得到S序列,使得S[ζ]=M[ζ,0],0≤ζ<nm,且令ε=0。
第31步:找到S序列中的最小值(假设此时M[d,ρ]对应S序列中的最小值)。
第32步:若S序列中最小值对应的有限域元素不存在于向量Vs中,将S序列中的最小值给V[ε],将对应的有限域元素给Vs[ε],ε=ε+1;否则不执行操作。
第33步:将S序列中的最小值替换为其在置信度矩阵M中对应元素的右边元素(即:假设当前S序列中的最小值为M[d,ρ],则将其替换为M[d,ρ+1])。
第34步:转至第31步,直到ε=nm。
第4步:令itr=itr+1。若itr=itr_max,则终止译码并声明失败,否则转至第1步。
基于上述流程,在传统LDPC算法C2V更新的过程中,通过遍历的方式来查找第31步中S序列的最小值,该过程需要多达nm-1个时钟周期。第33步将S中的最小值替换为其在M中对应元素的右边元素,所得S序列为无序序列,且随着计算深度的增加,S序列的无序性会增强。因此必须通过遍历的方式,才能检索出最小值,且遍历过程需要nm-1次比较。因此随着nm的增加,C2V更新过程所需时间随之增加,LDPC的译码效率大幅降低;
为优化C2V更新过程,本发明提出一种改进的C2V校验节点更新方法,其具体实现流程如下:
如图1和图2所示,一种LDPC译码过程中校验节点更新方法,包括以下步骤,
步骤1,将校验节点接收到的置信度向量进行有限域加法运算,得到大小为nm*nm的置信度矩阵M,利用所述置信度矩阵M初始化大小为nm的寄存器S,得到S序列;设所述校验节点输出的置信度向量的位序数为ε,且令初始的ε=0;
步骤2,将所述S序列中的首个元素S[0]作为最小对数似然比及其对应的有限域元素;
步骤3,判断所述S序列中首个元素S[0]的最小对数似然比是否存在于所述校验节点输出的置信度向量中;若否,则执行步骤4;若是,则依次执行步骤5和步骤6;
步骤4,将所述S序列中首个元素S[0]存储于所述校验节点输出的置信度向量的第ε位中;
步骤5,删除所述S序列的首个元素S[0],并将所述S序列的首个元素S[0]在所述置信度矩阵M中对应元素的右边元素作为新元素,采用二分排序方法在所述S序列中插入所述新元素,得到新S序列;
步骤6,判断ε是否大于或等于nm;若是,则结束操作;若否,则令ε=ε+1,且返回至所述步骤2循环执行。
在本具体实施例中,优选的:在一轮校验节点更新中,设所述校验节点接收到的两个置信度向量分别为(Us,U)和(Qs,Q),所述校验节点输出的置信度向量为(Vs,V);其中,U、Q和V均为升序排列的nm长的对数似然比LLR向量,Us、Qs和Vs分别为U、Q和V对应的有限域元素向量;则,
其中,Ms[d,ρ]为有限域元素矩阵Ms中第d行第ρ列的元素,Us[d]为Us中第d个元素,Qs[ρ]为Qs中第ρ个元素;M[d,ρ]为所述置信度矩阵M中第d行第ρ列的元素,U[d]为U中第d个元素,Q[ρ]为Q中第ρ个元素;为有限域加法;
所述步骤1具体为,将所述置信度矩阵M中的第1列存入所述寄存器S中,得到所述S序列。
在本具体实施例中,优选的:所述步骤4具体为,
将所述S序列的首个元素S[0]中的最小对数似然比存储于V[ε]中;
将所述S序列的首个元素S[0]中的最小对数似然比对应的有限域元素存储于Vs[ε]中;
其中,Vs[ε]为限域元素向量Vs的第ε位,V[ε]为对数似然比向量V的第ε位。
在本具体实施例中,优选的:所述V[ε]表示为,
基于上述一种LDPC译码过程中校验节点更新方法,本发明还提供一种LDPC译码过程中校验节点更新系统。
如图3所示,一种LDPC译码过程中校验节点更新系统,包括以下模块,
初始化模块,其用于将校验节点接收到的置信度向量进行有限域加法运算,得到大小为nm*nm的置信度矩阵M,利用所述置信度矩阵M初始化大小为nm的寄存器S,得到S序列;设所述校验节点输出的置信度向量的位序数为ε,且令初始的ε=0;
最小值定义模块,其用于将所述S序列中的首个元素S[0]作为最小对数似然比及其对应的有限域元素;
最小值判断模块,其用于判断所述S序列中首个元素S[0]的最小对数似然比是否存在于所述校验节点输出的置信度向量中;
最小值存储模块,其用于当所述S序列中首个元素S[0]的最小对数似然比不存在于校验节点输出的置信度向量中时,将所述S序列中首个元素S[0]存储于所述校验节点输出的置信度向量的第ε位中;
二分排序模块,其用于当所述S序列中首个元素S[0]的最小对数似然比存在于校验节点输出的置信度向量中时,删除所述S序列的首个元素S[0],并将所述S序列的首个元素S[0]在所述置信度矩阵M中对应元素的右边元素作为新元素,采用二分排序方法在所述S序列中插入所述新元素,得到新S序列;
迭代循环模块,其用于判断ε是否大于或等于nm;若是,则结束操作;若否,则令ε=ε+1,且返回至所述最小值定义模块。
在本具体实施例中,优选的:在一轮校验节点更新中,设所述校验节点接收到的置信度向量分别为(Us,U)和(Qs,Q),所述校验节点输出的置信度向量为(Vs,V);其中,U、Q和V均为升序排列的nm长的对数似然比LLR向量,Us、Qs和Vs分别为U、Q和V对应的有限域元素向量;则,
其中,Ms[d,ρ]为有限域元素矩阵Ms中第d行第ρ列的元素,Us[d]为Us中第d个元素,Qs[ρ]为Qs中第ρ个元素;M[d,ρ]为所述置信度矩阵M中第d行第ρ列的元素,U[d]为U中第d个元素,Q[ρ]为Q中第ρ个元素;为有限域加法;
所述初始化模块具体用于,将所述置信度矩阵M中的第1列存入所述寄存器S中,得到所述S序列。
在本具体实施例中,优选的:所述最小值存储模块具体用于,
将所述S序列的首个元素S[0]中的最小对数似然比存储于V[ε]中;
将所述S序列的首个元素S[0]中的最小对数似然比对应的有限域元素存储于Vs[ε]中;
其中,Vs[ε]为限域元素向量Vs的第ε位,V[ε]为对数似然比向量V的第ε位。
在本具体实施例中,优选的:所述V[ε]表示为,
基于上述一种LDPC译码过程中校验节点更新方法,本发明还提供一种计算机存储介质。
一种计算机存储介质,包括存储器以及存储在所述存储器内的计算机程序,所述计算机程序被处理器执行时,实现如上述所述的LDPC译码过程中校验节点更新方法。
在本发明一种LDPC译码过程中校验节点更新方法、系统及存储介质中,省略了传统算法中S序列最小值查找的步骤,通过二分排序方式将最小值检索周期数缩短为round(log2(nm)),大幅提升C2V校验节点更新速率,减少算法运行时间;相比传统C2V更新算法,nm越大,C2V更新效益越高。
以传统64进制LDPC(200,100)编码为例,输入1200个软比特,译码输出600个0/1硬比特,nm=64,offset_nm=11,在C2V更新过程中,S序列为64元序列,传统更新规则中的第31步和第33步找S序列中的最小值的过程,S序列会从最开始的有序序列变为无序序列,因为随着计算深度的增加,S序列的无序性会加强,S序列找最小值需要63个时钟周期;而本专利所提方式,在新元素插入到S序列中采用二分法插入排序方式,需要6个时钟周期,并且S序列在计算的过程中一直保持有序性,相比较传统C2V校验节点更新过程而言,本发明所提优化方法使得C2V校验节点更新速度提升7~8倍。本发明提供的优化方法,不改变LDPC译码算法的基本流程,仅对C2V校验节点更新实现细节进行优化,目的为减少LDPC在译码过程中C2V校验节点更新所耗费时间,提升译码效率。
本专利针对LDPC算法C2V校验节点更新算法进行优化,在不增加面积的条件下,通过优化C2V更新方法,使得C2V的更新过程节省大量时间,大大提升了LDPC的译码效率。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种LDPC译码过程中校验节点更新方法,其特征在于:包括以下步骤,
步骤1,将校验节点接收到的置信度向量进行有限域加法运算,得到大小为nm*nm的置信度矩阵M,利用所述置信度矩阵M初始化大小为nm的寄存器S,得到S序列;设所述校验节点输出的置信度向量的位序数为ε,且令初始的ε=0;
步骤2,将所述S序列中的首个元素S[0]作为最小对数似然比及其对应的有限域元素;
步骤3,判断所述S序列中首个元素S[0]的最小对数似然比是否存在于所述校验节点输出的置信度向量中;若否,则执行步骤4;若是,则依次执行步骤5和步骤6;
步骤4,将所述S序列中首个元素S[0]存储于所述校验节点输出的置信度向量的第ε位中;
步骤5,删除所述S序列的首个元素S[0],并将所述S序列的首个元素S[0]在所述置信度矩阵M中对应元素的右边元素作为新元素,采用二分排序方法在所述S序列中插入所述新元素,得到新S序列;
步骤6,判断ε是否大于或等于nm;若是,则结束操作;若否,则令ε=ε+1,且返回至所述步骤2循环执行。
2.根据权利要求1所述的LDPC译码过程中校验节点更新方法,其特征在于:在一轮校验节点更新中,设所述校验节点接收到的两个置信度向量分别为(Us,U)和(Qs,Q),所述校验节点输出的置信度向量为(Vs,V);其中,U、Q和V均为升序排列的nm长的对数似然比LLR向量,Us、Qs和Vs分别为U、Q和V对应的有限域元素向量;则,
其中,Ms[d,ρ]为有限域元素矩阵Ms中第d行第ρ列的元素,Us[d]为Us中第d个元素,Qs[ρ]为Qs中第ρ个元素;M[d,ρ]为所述置信度矩阵M中第d行第ρ列的元素,U[d]为U中第d个元素,Q[ρ]为Q中第ρ个元素;为有限域加法;
所述步骤1具体为,将所述置信度矩阵M中的第1列存入所述寄存器S中,得到所述S序列。
3.根据权利要求2所述的LDPC译码过程中校验节点更新方法,其特征在于:所述步骤4具体为,
将所述S序列的首个元素S[0]中的最小对数似然比存储于V[ε]中;
将所述S序列的首个元素S[0]中的最小对数似然比对应的有限域元素存储于Vs[ε]中;
其中,Vs[ε]为限域元素向量Vs的第ε位,V[ε]为对数似然比向量V的第ε位。
5.一种LDPC译码过程中校验节点更新系统,其特征在于:包括以下模块,
初始化模块,其用于将校验节点接收到的置信度向量进行有限域加法运算,得到大小为nm*nm的置信度矩阵M,利用所述置信度矩阵M初始化大小为nm的寄存器S,得到S序列;设所述校验节点输出的置信度向量的位序数为ε,且令初始的ε=0;
最小值定义模块,其用于将所述S序列中的首个元素S[0]作为最小对数似然比及其对应的有限域元素;
最小值判断模块,其用于判断所述S序列中首个元素S[0]的最小对数似然比是否存在于所述校验节点输出的置信度向量中;
最小值存储模块,其用于当所述S序列中首个元素S[0]的最小对数似然比不存在于校验节点输出的置信度向量中时,将所述S序列中首个元素S[0]存储于所述校验节点输出的置信度向量的第ε位中;
二分排序模块,其用于当所述S序列中首个元素S[0]的最小对数似然比存在于校验节点输出的置信度向量中时,删除所述S序列的首个元素S[0],并将所述S序列的首个元素S[0]在所述置信度矩阵M中对应元素的右边元素作为新元素,采用二分排序方法在所述S序列中插入所述新元素,得到新S序列;
迭代循环模块,其用于判断ε是否大于或等于nm;若是,则结束操作;若否,则令ε=ε+1,且返回至所述最小值定义模块。
6.根据权利要求5所述的LDPC译码过程中校验节点更新系统,其特征在于:在一轮校验节点更新中,设所述校验节点接收到的置信度向量分别为(Us,U)和(Qs,Q),所述校验节点输出的置信度向量为(Vs,V);其中,U、Q和V均为升序排列的nm长的对数似然比LLR向量,Us、Qs和Vs分别为U、Q和V对应的有限域元素向量;则,
其中,Ms[d,ρ]为有限域元素矩阵Ms中第d行第ρ列的元素,Us[d]为Us中第d个元素,Qs[ρ]为Qs中第ρ个元素;M[d,ρ]为所述置信度矩阵M中第d行第ρ列的元素,U[d]为U中第d个元素,Q[ρ]为Q中第ρ个元素;为有限域加法;
所述初始化模块具体用于,将所述置信度矩阵M中的第1列存入所述寄存器S中,得到所述S序列。
7.根据权利要求6所述的LDPC译码过程中校验节点更新系统,其特征在于:所述最小值存储模块具体用于,
将所述S序列的首个元素S[0]中的最小对数似然比存储于V[ε]中;
将所述S序列的首个元素S[0]中的最小对数似然比对应的有限域元素存储于Vs[ε]中;
其中,Vs[ε]为限域元素向量Vs的第ε位,V[ε]为对数似然比向量V的第ε位。
9.一种计算机存储介质,其特征在于:包括存储器以及存储在所述存储器内的计算机程序,所述计算机程序被处理器执行时,实现如权利要求1至4任一项所述的LDPC译码过程中校验节点更新方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110453200.2A CN113285723B (zh) | 2021-04-26 | 2021-04-26 | 一种ldpc译码过程中校验节点更新方法、系统及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110453200.2A CN113285723B (zh) | 2021-04-26 | 2021-04-26 | 一种ldpc译码过程中校验节点更新方法、系统及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113285723A true CN113285723A (zh) | 2021-08-20 |
CN113285723B CN113285723B (zh) | 2022-09-30 |
Family
ID=77275846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110453200.2A Active CN113285723B (zh) | 2021-04-26 | 2021-04-26 | 一种ldpc译码过程中校验节点更新方法、系统及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113285723B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006279396A (ja) * | 2005-03-29 | 2006-10-12 | Kitakyushu Foundation For The Advancement Of Industry Science & Technology | Ldpc符号検出装置及びldpc符号検出方法 |
US20110066917A1 (en) * | 2009-09-14 | 2011-03-17 | Stmicroelectronics Sa | Method and Apparatus for Elementary Updating a Check Node During Decoding of a Block Encoded with a Non-binary LDPC Code |
CN102545913A (zh) * | 2012-02-07 | 2012-07-04 | 中兴通讯股份有限公司 | 一种迭代译码方法及系统 |
US20130246894A1 (en) * | 2012-03-15 | 2013-09-19 | David Declercq | Decoding method and apparatus for non-binary, low-density, parity check codes |
WO2015104275A1 (en) * | 2014-01-07 | 2015-07-16 | Universite De Bretagne Sud | Decoding of non-binary ldpc codes |
US20160233894A1 (en) * | 2012-02-10 | 2016-08-11 | Hgst Technologies Santa Ana, Inc. | Reduced complexity non-binary ldpc decoding algorithm |
CN109802688A (zh) * | 2018-12-28 | 2019-05-24 | 杭州中科微电子有限公司 | 一种多进制ldpc译码系统和方法 |
CN111384972A (zh) * | 2018-12-29 | 2020-07-07 | 泰斗微电子科技有限公司 | 多进制ldpc解码算法的优化方法、装置及解码器 |
-
2021
- 2021-04-26 CN CN202110453200.2A patent/CN113285723B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006279396A (ja) * | 2005-03-29 | 2006-10-12 | Kitakyushu Foundation For The Advancement Of Industry Science & Technology | Ldpc符号検出装置及びldpc符号検出方法 |
US20110066917A1 (en) * | 2009-09-14 | 2011-03-17 | Stmicroelectronics Sa | Method and Apparatus for Elementary Updating a Check Node During Decoding of a Block Encoded with a Non-binary LDPC Code |
CN102545913A (zh) * | 2012-02-07 | 2012-07-04 | 中兴通讯股份有限公司 | 一种迭代译码方法及系统 |
US20160233894A1 (en) * | 2012-02-10 | 2016-08-11 | Hgst Technologies Santa Ana, Inc. | Reduced complexity non-binary ldpc decoding algorithm |
US20130246894A1 (en) * | 2012-03-15 | 2013-09-19 | David Declercq | Decoding method and apparatus for non-binary, low-density, parity check codes |
WO2015104275A1 (en) * | 2014-01-07 | 2015-07-16 | Universite De Bretagne Sud | Decoding of non-binary ldpc codes |
CN109802688A (zh) * | 2018-12-28 | 2019-05-24 | 杭州中科微电子有限公司 | 一种多进制ldpc译码系统和方法 |
CN111384972A (zh) * | 2018-12-29 | 2020-07-07 | 泰斗微电子科技有限公司 | 多进制ldpc解码算法的优化方法、装置及解码器 |
Non-Patent Citations (4)
Title |
---|
XIAO MA: "Low Complexity X-EMS Algorithms for Nonbinary LDPC Codes", 《IEEE TRANSACTIONS ON COMMUNICATIONS》 * |
YIBING LI: "Improved Extended Min-Sum Algorithm for Non-Binary LDPC Codes Based on Node Reliability", 《2019 IEEE-APS TOPICAL CONFERENCE ON ANTENNAS AND PROPAGATION IN WIRELESS COMMUNICATIONS (APWC)》 * |
周亚强: "基于遗传思想的多元LDPC码拓展最小和改进算法", 《应用科技》 * |
王欣婷: "一种多进制LDPC码动态扩展最小和译码算法", 《通信技术》 * |
Also Published As
Publication number | Publication date |
---|---|
CN113285723B (zh) | 2022-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE44421E1 (en) | Decoding apparatus for low-density parity-check codes using sequential decoding, and method thereof | |
US10298261B2 (en) | Reduced complexity non-binary LDPC decoding algorithm | |
US20060136799A1 (en) | LDPC decoding apparatus and method with low computational complexity algorithm | |
JP6446730B2 (ja) | データをデコードするための方法およびデコーダ | |
CN106936444B (zh) | 一种集合译码方法和集合译码器 | |
JP4320418B2 (ja) | 復号装置および受信装置 | |
CN106301388B (zh) | 多进制ldpc码译码方法 | |
EP1779524A1 (en) | Improvements to a layered decoding approach for low density parity check (ldpc) codes | |
WO2007127941A2 (en) | Radix-4 viterbi decoding | |
CN109547032B (zh) | 一种基于深度学习的置信度传播ldpc译码方法 | |
US20220255560A1 (en) | Method and apparatus for vertical layered decoding of quasi-cyclic low-density parity check codes built from clusters of circulant permutation matrices | |
CN109802688B (zh) | 一种多进制ldpc译码系统和方法 | |
EP3364578A1 (en) | Decoding method and decoder for low-density parity check code | |
CN112953553B (zh) | 一种gnss系统中改进的多进制ldpc译码方法、装置和介质 | |
CN106656209B (zh) | 一种采用迭代译码的纠正同步错误的级联码方法 | |
KR101657912B1 (ko) | 비이진 저밀도 패리티 검사 코드의 복호화 방법 | |
CN113285723B (zh) | 一种ldpc译码过程中校验节点更新方法、系统及存储介质 | |
CN107872231B (zh) | Ldpc译码方法与装置 | |
US20170222659A1 (en) | Power improvement for ldpc | |
CN109560819A (zh) | 一种通用于ldpc码比特翻转译码算法的翻转准则 | |
CN110708077B (zh) | Ldpc码大数逻辑译码方法、装置和译码器 | |
CN113271109A (zh) | 一种ldpc译码过程中迭代循环数据存储方法及系统 | |
KR101267756B1 (ko) | 가변 부호화율 불규칙 반복 다상 누산 부호화 및 복호화 방법과 이를 위한 장치 | |
KR102635444B1 (ko) | 비이진 저밀도 패리티 검사 코드 디코더, 그것의 동작방법 및 메모리 시스템 | |
CN109586844B (zh) | 一种基于集合的非均等保护译码方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |