CN101075811B - 一种三对角线结构的准循环低密度码及其构造方法 - Google Patents

Abstract

本发明三对角线结构的准循环低密度码及其构造方法，特征是先构造出一个具有三对角线结构的组合矩阵H，然后利用全零矩阵N以及i-1次移位矩阵I^(i-1)来替换组合矩阵H中的元素，将替换得到的(0，1)矩阵H′作为低密度码的校验矩阵；所构造出的低密度码即为三对角线结构的准循环低密度码，其纠错性能优异且编码复杂度很低，具有较大的实际应用价值。本发明减少了矩阵存储空间，把矩阵乘法运算转换为循环移位寄存器操作，从而降低了编码器的资源消耗和编码复杂度；将校验矩阵H′设计为三对角线的形式，使得可以在不涉及生成矩阵的情况下利用2级递推编码的方式完成编码，进一步降低了复杂度，同时三对角线结构的校验矩阵H′也为优异的纠错性能提供了保障。

Description

一种三对角线结构的准循环低密度码及其构造方法

技术领域：

本发明属于信道编解码技术领域，特别涉及三对角线结构的准循环低密度码及其构造方法。

背景技术：

低密度码(LDPC Codes)技术被普遍认为是第四代移动通信系统中的重要技术。

美国《无线电工程师学会学报(信息理论期刊)》(IRE Transactions on InformationTheory，vol.IT-8，NO.1，p21-28，January，1962)首先提出了LDPC码的概念。该文中对LDPC码的各项特性进行了分析，但是并没有给出一种固定的构造方法。这是因为构造LDPC码实际上就是构造它的校验矩阵，而校验矩阵的构造具有很大的灵活性，不同结构特点的校验矩阵所对应的LDPC码的性能和复杂度都有很大的差别。普通LDPC码的编码复杂度非常高，主要是因为在其编码过程中涉及到的矩阵乘法运算和矩阵存储都很难简化。

美国《国际电子与电气工程师协会消费电子学报(信息理论期刊)》(IEEE Transactionson Information Theory，vol.51，NO.8，p2894-2901，August，2005)提出的一种准循环LDPC码的构造方法，能构造出具有下三角结构的校验矩阵，一定程度上降低了LDPC码的编码复杂度。但是由于下三角结构的矩阵依然比较复杂，因此该方法对编码复杂度的降低程度有限。

美国《国际电子与电气工程师协会消费电子学报(电路与系统国际座谈会)》(IEEEInternational Symposium on Circuits and Systems，vol.2，p26-29，May，2002)提出的另一种系统形式的准循环LDPC码的构造方法，构造出的准循环LDPC码的校验矩阵是一个系统形式的分块矩阵，有助于进一步降低编码复杂度，但是由于其系统形式的校验矩阵中存在大量列重为1的列，对该LDPC码的纠错性能影响较大，因此该方法构造出的LDPC码性能较差。

发明内容：

本发明提出一种三对角线结构的准循环低密度码及其构造方法，以构造一类兼顾纠错性能和编码复杂度的低密度码，这种低密度码的编码器所需存储空间和运算量较低，具有适合硬件实现的简单结构，而且纠错性能优异。

本发明的三对角线结构的准循环低密度码的构造方法，包括：先构造一个初始矩阵H_I，然后在该初始矩阵H_I的右边添加一个方阵H_P得到一个组合矩阵H，将该组合矩阵H中的元素替换为各自对应的分块矩阵B；其特征在于：首先构造的初始矩阵H_I是一个大小为m×n的矩阵，其中m＜n，该初始矩阵H_I中元素的取值范围是[0，Q]，其中Q为质数，初始矩阵H_I中的零元素占其元素总数的60％以上，任意两行中的非零元素个数差异不超过5个，每一列中至少有3个非零元素；然后构造的方阵H_P是一个大小为m×m的方阵，该方阵H_P中元素的取值范围与初始矩阵H_I中的元素相同，其中对角线位置上的元素都是1，紧挨对角线下方的两条对角线上的元素取值范围是[1，Q]，其余元素都是0，同一列中的所有非零元素都不相同；将方阵H_P放在初始矩阵H_I的右边，组合为一个大小为m×(m+n)的组合矩阵H；将组合矩阵H中的元素替换为对应的分块矩阵B，其中元素0替换为Q×Q大小的全零矩阵N，元素i，1≤i≤Q，替换为Q×Q大小的单位矩阵I向右循环移位i-1次后得到的i-1次移位矩阵I^(i-1)，其中0次移位矩阵I⁽⁰⁾实际就是单位矩阵I，最后得到一个m×Q行(m+n)×Q列的(0，1)矩阵H′，该(0，1)矩阵H′中的元素只有0和1；将(0，1)矩阵H′作为低密度码的校验矩阵H′，根据组合矩阵H设计该低密度码的编码器，该编码器采用递推编码算法，首先利用组合矩阵H中的初始矩阵H_I与编码序列进行乘法运算，然后根据组合矩阵H中的方阵H_P对乘法运算的结果进行递推处理，从而得到校验序列；根据校验矩阵H′设计该低密度码的解码器，该解码器采用常规的低密度码解码算法，包括和积解码算法、最小和解码算法或者后验概率解码算法；即构造出三对角线结构的准循环低密度码。

本发明采用上述方法构造的三对角线结构的准循环低密度码，包括：组合矩阵H、校验矩阵H′、编码器和解码器；其中校验矩阵H′是一个分块循环的矩阵，解码器采用常规低密度码解码算法，包括和积解码算法、最小和解码算法或者后验概率解码算法；其特征在于：所述组合矩阵H是通过在一个大小为m×n的初始矩阵H_I的右边添加一个大小为m×m的方阵H_P得到，其元素取值范围是[0，Q]，其中Q为质数，初始矩阵H_I中的零元素占其元素总数的60％以上，任意两行中的非零元素个数差异不超过5个，每一列中至少有3个非零元素，方阵H_P中对角线位置上的元素都是1，紧挨对角线下方的两条对角线上的元素取值范围是[1，Q]，其余元素都是0，同一列中的所有非零元素都不相同；所述校验矩阵H′是由i-1次移位矩阵I^(i-1)，1≤i≤Q，和全零矩阵N组成，校验矩阵H′的行数小于列数，校验矩阵H′的右半部分是一个由分块矩阵B构成的三对角线方阵，同一列中的i-1次移位矩阵I^(i-1)的循环移位次数不相同；所述的编码器采用递推编码算法，首先利用组合矩阵H中的初始矩阵H_I与编码序列进行乘法运算，然后根据组合矩阵H中的方阵H_P对乘法运算的结果进行递推处理，从而得到校验序列。

由于本发明构造出的校验矩阵H′只包括全零矩阵N和i-1次移位矩阵I^(i-1)，1≤i≤Q，因此在编码的时候具有很大的优势。首先全零矩阵N和i-1次移位矩阵I^(i-1)都很简单而且规律性很强，因此该校验矩阵H′所需的存储空间比其他的准循环矩阵要少；而且，由于任意序列与i-1次移位矩阵I^(i-1)相乘都可以等效为对该序列进行i-1次循环移位操作，因此整个编码过程中的乘法运算都可以利用循环移位寄存器来实现，使其运算复杂度比一般的准循环LDPC码的复杂度低。

本发明所构造的具有三对角线结构的准循环矩阵，从性能方面分析，这种结构使得校验矩阵H′中几乎所有列的列重都大于等于3，这是LDPC码能够提供优异的纠错性能的一个重要前提，这样的设计使本发明构造出的LDPC码的性能比现有系统形式的准循环LDPC码性能高出1.5dB，与现有下三角结构的准循环LDPC码的性能只相差0.2dB；从复杂度上分析，三对角线结构使得编码过程可以完全根据组合矩阵H采用递推的方式完成，同时递推过程中的递推深度仅为2，因此本发明构造的LDPC码的运算复杂度比现有下三角结构的准循环LDPC码的运算复杂度低很多，与现有系统形式的准循环LDPC码的复杂度相当。因此本发明中提出的三对角线结构是一个非常优秀的设计，在纠错性能和运算复杂度之间取得了较好的平衡。

附图说明：

图1是大小为675×1800的(0，1)矩阵H′的结构示意图。

图2是以大小为675×1800的(0，1)矩阵H′作为校验矩阵的本发明LDPC码的编码示意图。

图3是图2中的递推编码模块D的详细内部结构示意图。

图4是本发明的实施例1中构造的LDPC码与随机构造的非规则LDPC码的性能仿真比较曲线。

图5是本发明的实施例1中构造的LDPC码与现有下三角结构的准循环LDPC码、系统形式的准循环LDPC码的性能仿真比较曲线。

具体实施方式：

实施例1：

一、首先构造一个大小为15×25的初始矩阵H_I：

该初始矩阵H_I中的元素取值范围设定为[0，45]，构造出的初始矩阵H_I中一共包含375个元素，其中零元素有300个，占总数的80％，在设计过程中一般要求零元素的比例超过60％。初始矩阵H_I的每一列中有3个非零元素，每一行中有5个非零元素，例如在初始矩阵H_I的第一行中，在1，5，10，15，20，25这五个位置上的元素等于1，其他都等于0，一般设计过程中要求初始矩阵H_I中任意两行的非零元素个数差异不超过5个。

二、再构造一个大小为15×15的三对角线方阵H_P：

该三对角线方阵H_P中对角线上的元素等于1，对角线下方的两条对角线上的元素在[1，45]之间取值，其余位置上的元素都等于0。元素选取时一定要保证同一列上的非零元素不相等。方阵H_P的结构是本发明的一个很关键的设计，它在保证了校验矩阵H′中大部分列的列重大于等于3的同时避免了4循环在校验矩阵H′中的出现，这使得本发明构造的低密度码的性能与同等码长码率参数下的非规则LDPC码相当。美国《国际电子与电气工程师协会消费电子学报(信息理论期刊)》(IEEE Transactionson Information Theory，vol.47，Issue 2，p619-637，February，2001)已经证明了随机构造的非规则LDPC码是一类性能非常优异的LDPC码，这说明本发明构造的低密度码的性能也很优异。

本实施例中设定初始矩阵H_I的大小为15×25，方阵H_P的大小为15×15，初始矩阵H_I和方阵H_P中的元素取值范围为[0，45]，只是为了方便理解而任意选取的一个例子。初始矩阵H_I和方阵H_P的特殊结构是本发明的重点，而它们的大小以及元素取值范围部可以根据需要灵活设计，因为这些参数并不会改变初始矩阵H_I和方阵H_P的结构，只要保证初始矩阵H_I的行数小于列数，方阵H_P的行数和列数都等于初始矩阵H_I的行数，初始矩阵H_I和方阵H_P中的元素大于等于0并且小于等于任意一个质数即可。

三、将方阵H_P放在初始矩阵H_I的右边，组合后得到一个大小为15×40的组合矩阵

该组合矩阵H中的元素取值范围是[0，45]；组合矩阵H的左边25列实际就是本实施例中构造的初始矩阵H_I，右边15列实际就是本实施例中构造的三对角线方阵H_P。

四、将组合矩阵H替换为(0，1)矩阵H′：

将组合矩阵H中的元素0替换为45×45大小的全零矩阵N，将元素i，i∈[1，45]，替换为45×45大小的单位矩阵I向右循环移位i-1次后得到的i-1次移位矩阵I^(i-1)，得到一个大小为675×1800的(0，1)矩阵H′，该矩阵即为构造的一组三对角线结构的准循环低密度码的校验矩阵。

附图1给出了上述构造得到的大小为675×1800的(0，1)矩阵H′的结构示意图，图中的斜线表示矩阵中对应位置上的元素是1，其中每个小方格表示一个大小为45×45的分块方阵B，因此空白的小方块表示全零矩阵N，含有斜线的小方块表示i-1次移位矩阵I^(i-1)，其中只含有一根斜线的小方块表示0次移位矩阵I⁽⁰⁾，含有两根斜线的小方块表示除0次移位矩阵I⁽⁰⁾以外的i-1次移位矩阵I^(i-1)，而不同的i，i∈[2，45]，会导致小方块中的两根斜线的位置和长度不同。

五、设计LDPC码的编码器：

根据组合矩阵H的结构设计本实施例中构造的三对角线结构的准循环低密度码的编码器，该编码器采用一种递推编码算法，该算法可描述如下：

设待编码的序列为x，编码获得的校验序列为c，最终编码结果可以表示为u＝[x，c]，很显然：

H×u＝[0]    (1)

其中[0]表示全零向量。

把每一帧数据中的x和c拆分成大小为45比特的块，标记为x_i和c_j，i∈[1，25]，j∈[1，15]，可以把式(1)写成：

[H_I，H_P]×[x₁，x₂...x₂₅，c₁，c₂...c₁₅]＝[0]

                                                (2)

H_I×[x₁，x₂...x₂₅]＝H_P×[c₁，c₂...c₁₅]

根据方阵H_P的三对角线结构，把式(2)展开：

c₁＝H_I(1)×[x₁，x₂...x₂₅]

c₂＝H_I(2)×[x₁，x₂...x₂₅]+H_P(2，1)×c₁

c₃＝H_I(3)×[x₁，x₂...x₂₅]+H_P(3，1)×c₁+H_P(3，2)×c₂

c₄＝H_I(4)×[x₁，x₂...x₂₅]+H_P(4，2)×c₂+H_P(4，3)×c₃    (3)

c₁₅＝H_I(15)×[x₁，x₂...x₂₅]+H_P(15，13)×c₁₃+H_P(15，14)×c₁₄

式(3)中H_I(i)表示初始矩阵H_I的第i行所有元素，H_P(i，j)表示方阵H_P的第i行j列的元素。

式(3)给出了本发明方法构造的LDPC码的递推编码过程，递推深度为2。编码过程中以45比特长的序列块为单元进行块编码。编码过程中的矩阵乘法可以用一个45比特长的循环移位寄存器模块来完成。

图2给出了以大小为675×1800的(0，1)矩阵H′作为校验矩阵的本发明LDPC码的编码示意图。图3是图2中的递推编码模块D的详细内部结构示意图。如图2中所示，本发明中的编码器的工作步骤为：

(1)、由串并转换模块A将待编码的1比特宽度的串行比特流转换为45比特宽度的并行比特流；

(2)、由组合矩阵H存储模块C配置循环移位模块1至循环移位模块15的循环移位参数，然后由这15个循环移位模块同时对串并转换模块A输出的45比特宽度的并行比特流进行循环移位操作，每个循环移位模块的输入都是相同的45比特宽度的并行比特流。

(3)、由递推编码模块D对循环移位模块1至循环移位模块15的输出结果进行递推编码处理，并输出最终的编码结果。

图2中的递推编码模块D实际由图3中的寄存器和循环移位模块所构成，所述编码器的工作步骤(3)中的递推编码处理的详细步骤为：

(1)、由图2中的组合矩阵H存储模块C配置递推编码模块D中所有的循环移位模块的循环移位参数

(2)、图3中的寄存器1至寄存器15分别对应图2中的循环移位模块1至循环移位模块15，由这15个寄存器分别对15个循环移位模块的输出结果进行累加；

(3)、累加完成后，将寄存器1的内容作为编码的部分结果输出，同时将寄存器1的内容送到图3中的循环移位模块16和循环移位模块17进行循环移位，然后将循环移位模块16的结果和寄存器2的内容累加，累加后的结果作为编码的部分结果输出，同时将累加结果送到图3中的循环移位模块18和循环移位模块19进行循环移位，再将循环移位模块17的结果和循环移位模块18的结果送至图3中的寄存器3累加，重复这个操作一直到寄存器15的结果输出，整个编码过程结束。该过程输出的全部结果即为校验序列。

六、设计LDPC码的解码器

本发明构造的LDPC码的解码器可以采用和积解码算法、最小和解码算法或者后验概率解码算法。本实施例中采用了和积解码算法，其解码过程如下：

设系统采用二进制相移键控(BPSK)调制方式，信道是加性高斯白噪声(AWGN)信道。如果待发送的编码序列是x＝(x₁，x₂，……x_N)，其中N是编码序列的长度，那么接收机接收的数据可以写作：y＝(y₁，y₂，……y_N)，其中：

y_i＝s_i+n_i    i＝1，2，…N

                            (1)

s_i＝2x_i-1    i＝1，2，…N

其中n_i是均值为零，方差为N₀/2的高斯白噪声。

为了便于说明，先定义以下几个概念：

N(m)：{n：H′_mn＝1}，表示校验矩阵H′第m行中所有值为1的列，N(m)\n则表示N(m)中除去第n列以外的其他所有列。

M(n)：{m：H′_mn＝1}，表示校验矩阵H′第n列中所有值为1的行。M(n)\m则表示M(n)中除去第m行以外的其他所有行。

L_mn：表示从校验节点m传递给比特节点n的概率信息。

q_mn：表示从比特节点n传递给校验节点m的概率信息。

q_n：表示第n个比特的后验概率信息，也是解码硬判决的依据。

需要注意的是，这里涉及到的概率信息都是对数域的概率(Log-Likelihood Ratio，LLR)，根据以上的定义，可以把和积解码算法简单的归纳如下：

初始化(根据接收信号和信道信息计算初始后验概率)：

$q_{\mathrm{mn}}=\frac{{4y}_n}{N_0}---\left(2\right)$

横向迭代(根据q_mn计算L_mn)：

$L_{\mathrm{mn}}=\left(\underset{n^{\′}\∈N\left(m\right)\backslash n}{\mathrm{II}}{\mathrm{\α}}_{{\mathrm{mn}}^{\′}}\right)\×Q\left(\underset{n^{\′}\∈N\left(m\right)\backslash n}{\mathrm{\Σ}}Q\left({\mathrm{\β}}_{{\mathrm{mn}}^{\′}}\right)\right)$

其中α_mn＝sign(q_mn)    (3)

β_mn＝|q_mn|

$\left(x\right)=\log \frac{e^x+1}{e^x-1}$

纵向迭代(根据L_mn计算q_mn)：

$q_{\mathrm{mn}}=\frac{{4y}_n}{N_0}+\underset{m^{\′}\∈M\left(n\right)\backslash m}{\mathrm{\Σ}}{L}_{m^{\′}n}---\left(4\right)$

判决输出以及终止条件：

$q_n=\frac{{4y}_n}{N_0}+\underset{m\∈M\left(n\right)}{\mathrm{\Σ}}{L}_{\mathrm{mn}}$

                               (5)

${x^{\&prime;}}_n=\left\{\begin{array}{cc}1,& q_n>0\\ 0,& q_n<0\end{array}\right.$

当满足H′x′＝0或者迭代次数达到上限时，终止解码过程并且输出解码结果x′＝(x′₁，x′₂，……x′_N)，否则继续迭代过程。

以上算法的详细介绍可参见美国《国际电子与电气工程师协会消费电子学报(信息理论期刊)》(IEEE Transactions on Information Theory，vol.45，NO.2，p399-431，March，1999)。

所述的最小和解码算法和后验概率解码算法可参见美国《国际电子与电气工程师协会消费电子学报(通信期刊)》(IEEE Transactions on Communications，vol.47，NO.5，p673-680，May，1999)和美国《国际电子与电气工程师协会消费电子学报(通信期刊)》(IEEETransactions on Communications，vol.53，NO.8，p 1288-1298，August，2005)。

通过上述步骤构造得到的三对角线结构的准循环低密度码，包括：组合矩阵H、校验矩阵H′、编码器和解码器；所述组合矩阵H是通过在一个大小为m×n的初始矩阵H_I的右边添加一个大小为m×m的方阵H_P得到，元素取值范围是[0，Q]，其中Q为质数，初始矩阵H_I中的零元素占其元素总数的60％以上，任意两行中的非零元素个数差异不超过5个，每一列中至少有3个非零元素，方阵H_P中对角线位置上的元素都是1，紧挨对角线下方的两条对角线上的元素取值范围是[1，Q]，其余元素都是0，同一列中的所有非零元素都不相同；所述校验矩阵H′是由i-1次移位矩阵I^(i-1)，1≤i≤Q，和全零矩阵N组成，校验矩阵H′的行数小于列数，校验矩阵H′的右半部分是一个由分块矩阵B构成的三对角线方阵，同一列中的i-1次移位矩阵I^(i-1)的循环移位次数不相同；所述编码器采用递推编码算法，首先利用组合矩阵H中的初始矩阵H_I与编码序列进行乘法运算，然后根据组合矩阵H中的方阵H_P对乘法运算的结果进行递推处理，从而得到校验序列；所述解码器采用常规低密度码解码算法，包括和积解码算法、最小和解码算法或者后验概率解码算法

七、本发明方法所构造的LDPC码的仿真性能

对上述构造的LDPC码进行性能仿真，在加性高斯白噪声(AWGN)信道以及二进制相移键控(BPSK)调制方式下，比较本发明方法构造的码字和另外几种LDPC码的性能。

图4给出了本发明构造的LDPC码与随机构造的非规则LDPC码的性能仿真比较曲线：图中码长6695、码率0.7的随机非规则LDPC码的性能曲线b与本发明构造的码长6695、码率0.7的准循环LDPC码的性能曲线c之间的差距小于0.1dB；码长1800、码率0.625的随机非规则LDPC码的性能曲线d和本发明构造的码长1800、码率0.625的准循环LDPC码的性能曲线e之间的差距小于0.1dB。从图4给出的仿真结果可以看到，用本发明方法构造的LDPC码性能与同等码长及编码速率的非规则LDPC码相仿。

图5给出了本发明构造的LDPC码与现有下三角结构的准循环LDPC码、系统形式的准循环LDPC码的性能仿真比较曲线：图中码长8176、码率7/8的系统形式准循环LDPC码的性能曲线f与本发明构造的码长1800、码率5/8的LDPC码的性能曲线g之间相差约1.5dB；本发明构造的码长1800、码率5/8的LDPC码的性能曲线g与码长1000、码率4/8的下三角结构准循环LDPC码的性能曲线h之间相差约0.2dB。从图5给出的仿真结果可以看到，用本发明中方法构造的LDPC码性能比现有系统形式的准循环LDPC码性能高出1.5dB，与现有下三角结构的准循环LDPC码的性能只相差0.2dB。

本发明中的构造方法利用全零矩阵N以及i-1次移位矩阵I^(i-1)，1≤i≤Q，来构造LDPC码的校验矩阵H′，减少了矩阵存储所需的空间，把矩阵乘法运算转换为循环移位寄存器操作，降低了编码器的资源消耗和编码复杂度；将校验矩阵H′设计为三对角线的结构，使得可以在不涉及生成矩阵的情况下利用2级递推编码的方式完成编码，进一步降低了复杂度，同时三对角线结构的校验矩阵H′也为优异的纠错性能提供了保障。通过改变m，n，Q等参数，可以对码长和编码速率进行调整，以适应不同业务的要求。本发明的构造方法可以构造出纠错性能优异并且编码复杂度很低的LDPC码，具有较大的实际应用价值。

Claims (1)

1.一种三对角线结构的准循环低密度码的构造方法，包括：先构造一个初始矩阵H_I，然后在该初始矩阵H_I的右边添加一个方阵H_P得到一个组合矩阵H，将该组合矩阵H中的元素替换为各自对应的分块矩阵B；其特征在于：首先构造的初始矩阵H_I是一个大小为m×n的矩阵，其中m＜n，该初始矩阵H_I中元素的取值范围是[0，Q]，其中Q为质数，初始矩阵H_I中的零元素占其元素总数的60％以上，任意两行中的非零元素个数差异不超过5个，每一列中至少有3个非零元素；然后构造的方阵H_P是一个大小为m×m的方阵，该方阵H_P中元素的取值范围与初始矩阵H_I中的元素相同，其中对角线位置上的元素都是1，紧挨对角线下方的两条对角线上的元素取值范围是[1，Q]，其余元素都是0，同一列中的所有非零元素都不相同；将方阵H_P放在初始矩阵H_I的右边，组合为一个大小为m×(m+n)的组合矩阵H；将组合矩阵H中的元素替换为对应的分块矩阵B，其中元素0替换为Q×Q大小的全零矩阵N，元素i，1≤i≤Q，替换为Q×Q大小的单位矩阵I向右循环移位i-1次后得到的i-1次移位矩阵I^(i-1)，其中0次移位矩阵I⁽⁰⁾实际就是单位矩阵I，最后得到一个m×Q行(m+n)×Q列的(0，1)矩阵H′，该(0，1)矩阵H′中的元素只有0和1；将(0，1)矩阵H′作为低密度码的校验矩阵H′，根据组合矩阵H设计该低密度码的编码器，该编码器采用递推编码算法，首先利用组合矩阵H中的初始矩阵H_I与编码序列进行乘法运算，然后根据组合矩阵H中的方阵H_P对乘法运算的结果进行递推处理，从而得到校验序列；根据校验矩阵H′设计该低密度码的解码器，该解码器采用常规的低密度码解码算法，包括和积解码算法、最小和解码算法或者后验概率解码算法；即构造出三对角线结构的准循环低密度码。

Images