CN102545892B - 一种宽频带锁相环频率综合器电路 - Google Patents
一种宽频带锁相环频率综合器电路 Download PDFInfo
- Publication number
- CN102545892B CN102545892B CN201210016167.8A CN201210016167A CN102545892B CN 102545892 B CN102545892 B CN 102545892B CN 201210016167 A CN201210016167 A CN 201210016167A CN 102545892 B CN102545892 B CN 102545892B
- Authority
- CN
- China
- Prior art keywords
- frequency
- voltage
- phase
- divider
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种宽频带锁相环频率综合器,包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和电压反馈输入频率分频电路,所述电压反馈输入频率分频电路连接在电荷泵输出端与鉴频鉴相器输入端之间,所述电荷泵连接在鉴频鉴相器输出端和环路滤波器输入端之间,所述压控振荡器连接在环路滤波器输出口端与电荷泵输入端之间;所述电压反馈输入频率分频电路检测锁相环电荷泵输出的压控振荡器控制电压。
Description
技术领域
本发明涉及半导体集成电路技术领域,尤其涉及一种宽频带自动跟踪输入频率调整倍频数的锁相环频率综合器电器。
背景技术
如图1所示的传统的锁相环频率综合器,一般输入频率是固定的,相应的锁相环分频器分频比也会根据输入频率和输出频率来固定。但是通常大多数情况下输入频率会发生变化。假如输入频率的范围非常宽,由于压控振荡器的输出频率范围有限,那么锁相环的分频器分频比将难以确定。
为了增大锁相环电路的输入频率带宽,传统的宽频带锁相环频率综合器一般采用若干输出频率不同的压控振荡器,然后通过对输入频率信号的计数来选择合适的压控振荡器工作,来达到宽频输出的目的,电路图如图2所示。在输入频率变化范围进一步增大的情况下,比如有可能从12.5M~200M之间任意变换,那么在较低的输入频率下使用时钟信号对输入频率进行计数将会变得非常困难。
现在固定锁相环频率综合器也存在一定的问题,比如传统的锁相环频率综合器一般输入频率是固定的值,其相应的锁相环分频器分频比也会根据固定的输入频率和输出频率来固定。此外,宽频输入情况下,由于压控振荡器的输出频率范围有限,那么锁相环的分频器分频比将难以确定。再者,对于较低频率下的输入信号,由于使用时钟信号对输入频率进行计数将会变得非常困难,这会限制这种电路在低频情况下的应用。
发明内容
本发明为了解决现有技术中存在的问题,提供一种结构新颖的锁相环频率综合器,解决传统电路结构中使用频率计数器在低频情况下的长时间相应问题,同时也避免出现传统电路结构中多个压控振荡器的复杂情况。
为了解决上述技术问题,本发明提供一种宽频带锁相环频率综合器,包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器,还包括电压反馈输入频率分频电路,所述电压反馈输入频率分频电路连接在电荷泵输出端与鉴频鉴相器输入端之间,所述电荷泵连接在鉴频鉴相器输出端和环路滤波器输入端之间,所述压控振荡器连接在环路滤波器输出口端与电荷泵输入端之间;所述电压反馈输入频率分频电路检测锁相环电荷泵输出的压控振荡器控制电压。
在上述提供宽频带锁相环频率综合器中,其中所述电压反馈输入频率分频电路包括电压检测电路、计数器和分频数可控分频器,所述计数器连接在电压检测器输出端和分频数可控分频器输入端之间,所述压控振荡器与分频数可控分频器之间连接;所述电压检测电路用于检测锁相环电荷泵输出的压控振荡器控制电压;所述计数器用于对电压检测电路的数字输出信号进行处理并传递给分频数可控分频器。
在上述提供宽频带锁相环频率综合器中,其中所述分频数可控分频器包括分频数固定环内分频器和分频数可控环内分频器,所述分频数可控环内分频器的分频数控制端与计数器输出信号输出端相连。
在上述提供宽频带锁相环频率综合器中,其中所述电压检测电路具有三个输入端,所述三个输入端分别与锁相环电荷泵输出端以及两恒定电压Vh、VI相连,电压检测器的输出端为一个两位数字信号输出端,其中Vh为锁相环压控振荡器的最高输出频率对应控制电压,VI为锁相环压控振荡器的最低输出频率对应控制电压;所述电压检测器用于检测锁相环电荷泵输出的压控振荡器控制电压,电压检测电路如图4所示。当前VCO的控制电压,将与Vh和VI进行比较,如果高于Vh,则UD信号为1,OK信号为0。若低于VI信号,则UD信号为0,OK信号为0。如果在正常范围内,则OK信号为1,UD信号为不定态。在电压反馈输入频率分频电路中,计数器用于对电压检测器数字输出信号进行处理并传递给分频数可控分频器。当UD信号为1时,计数器进行+1操作(即输出值+1),当UD信号为0时,计数器进行减1操作。一旦OK信号为1,则计数器停止工作。
在上述提供宽频带锁相环频率综合器中,其中所述电压检测器的输出端为两位数字信号输出端。
本发明中的宽频带自动跟踪输入频率调整倍频数的锁相环频率综合器前级频率输入分频器为分频数可控分频器。其输入端与锁相环时钟信号相连,其分频数控制端与计数器输出信号输出相连。且该频率综合器有两个环内分频器,一个分频数固定和一个为分频数可控分频器。分频数可控分频器的分频数控制端与计数器输出信号输出相连。输出是前级频率输入分频器和分频数可控环内分频器的设置值,当输出值为0时,前级频率输入分频器不分频,分频数可控环内分频器分频数为8。当输出值为1时,前级频率输入分频器分频数为2,分频数可控环内分频器分频数为4。输出值为2,前级频率输入分频器分频数为4,分频数可控环内分频器分频数为2。输出值为3,前级频率输入分频器分频数为8,分频数可控环内分频器不分频。
本专利提供的宽频带锁相环频率综合器,在高频情况下,此时输出值为3,输入分频器分频数为8,分频数可控环内分频器不分频。此时,如果电荷泵输出信号依然大于压控振荡器的最高输出频率对应控制电压,说明该电路的已经无法锁定高频信号。该电路的最高锁定频率为其中N为固定分频器的分频数。在低频情况下,此时输出值为0,输入分频器不分频,分频数可控环内分频器分频数为8。此时,如果电荷泵输出信号依然小于压控振荡器的最低输出频率对应控制电压,说明该电路的已经无法锁定该低频信号。该电路的最低锁定频率为其中N为固定分频器的分频数。
锁相环通过电压反馈输入频率分频电路检测锁相环电荷泵输出的压控振荡器控制电压,输入频率分频器根据输出电压的反馈信号调整输入频率分频器与环内分频器的分频数,从而将锁相环的输出频率分为多个频率段进行频率锁定,并自动在不同频率段之间进行切换,总而实现宽频带、低抖动、高分辨率输出的锁相环频率综合器。
本发明提供的宽频带锁相环频率综合器采用锁相环频率综合电路结构,能够通过对锁相环电荷泵输出的压控振荡器控制电压进行检测并输出检测反馈信号调整前级频率输入分频器和分频数可控环内分频器的分频数以达到自动跟踪输入频率调整锁相环倍频数的目的。
附图说明
图1为传统的两极锁相环结构框图。
图2为传统的宽频带锁相环频率综合器结构框图。
图3为本发明提供的宽频带锁相环频率综合器结构框图。
图4为本发明提供的宽频带锁相环频率综合器电路图。
图5为本发明中电压检测器的电路原理图。
具体实施方式
本发明提供一种宽频带锁相环频率综合器包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器,其特征在于,还包括电压反馈输入频率分频电路,所述电压反馈输入频率分频电路连接在电荷泵输出端与鉴频鉴相器输入端之间,所述电荷泵连接在鉴频鉴相器输出端和环路滤波器输入端之间,所述压控振荡器连接在环路滤波器输出口端与电荷泵输入端之间;所述电压反馈输入频率分频电路检测锁相环电荷泵输出的压控振荡器控制电压。
本发明采用电压反馈输入频率分频电路检测锁相环电荷泵输出的压控振荡器控制电压,输入频率分频器和环内分频器根据输出电压的反馈信号调整输入频率分频器分频数,从而将锁相环的输出频率分为多个频率段进行频率锁定,其电路图如图3所示。相比已现有利用VCO的时钟频率对输入频率计数反馈调节输入频率的计数相比较,本发明提供的宽频带锁相环频率综合器无需担心输入频率较小难以使用VCO时钟频率进行计数,且只需采用一个VCO来达到覆盖整个宽频率输出范围,而不需要在多个不同频率的VCO之间进行切换。将输入频率范围分成多个频段,并在这些频段内自动进行切换,从而实现频率综合器的宽频率范围输出。当输入频率为12.5M~200M时,可以输出125M~2G的频率宽带。
以下通过实施例对本发明提供的宽频带锁相环频率综合器做进一步说明,以便更好理解本创造发明内容,但本实施例的内容比不限制创造发明的保护范围。
在本发明结构框图中,为了构图方便,将鉴频鉴相器和电荷泵合并为一个单元,环路滤波器合并进压控振荡器。
如图4所示,宽频带锁相环频率综合器包括鉴频鉴相器10A、电荷泵10B、压控振荡器12、分频数可控环内分频器23A、分频数固定环内分频器23B、电压检测电路21和计数器22。
输入信号CKIN进入输入频率分频器后输出信号CKRF,信号CKRF进入由鉴频鉴相器10A和电荷泵10B组成的单元10中。在单元10中,鉴频鉴相器10A将UP、DN信号传输给电荷泵10B。电荷泵10B的输出端分别与电压检测电路21和压控振荡器12的输入端相连接。压控振荡器12的输出端与分频数可控环内分频器23B输入端连接,分频数可控环内分频器23B输出入端与分频数固定环内分频器23A的输入端连接,分频数固定环内分频器23A的输出入端与单元10中鉴频鉴相器10A的输入端连接。电压检测电路21的输出端与计数器22连接,并将UD、OK信号传输给计数器22,计数器的输出端与分频数可控环内分频器输入端连接。
其中,鉴频鉴相器用于检测外部参考信号CLKref和内部反馈信号CLKfb之间的相位差并输出正比于该相位差的电压信号,即一个上升脉冲信号UP或下降脉冲信号DN。电荷泵用于放大鉴频鉴相器输出的电压信号。压控振荡器根据传输过来的电压信号(即控制电压)改变其输出信号CLKvco的频率和相位。分频器用于对压控振荡器的输出信号CLKvco进行分频(例如N分频),并输出内部反馈信号CLKfb。由此,整个锁相环频率综合器就形成了反馈,最终压控振荡器的输出信号CLKvco锁定在外部参考信号CLKref的相位和N倍频率上,而压控振荡器的输出信号CLKvco即为锁相环频率综合器的输出信号。
初始状态:VCO工作范围在0.5GHz~2GHz,锁相环环内分频数固定分频器分频数为10,计数器初始输出状态为“11”,即输出值为3。其最低工作频率为0.5GHz/10/8=6.25MHz,最高工作频率为
假定输入信号频率为20MHz(低频状态),由于输出值为3,则前级频率输入分频器分频数为8,分频数可控环内分频器不分频。此时CKRF=2.5M,那么VCO输出为25M,环内分频器总分频比为10倍,显然会明显低于工作范围。所以,此时电荷泵输出VC的值也会低于最低阈值电压VI,迫使计数器做减法运算,输出值减去1变为2。
稳定后,输出值为2,前级频率输入分频器分频数为4,分频数可控环内分频器分频数为2,CKRF=5M,VCO输出为100M。VC依然低于VI,输出值继续减1。输出值为1时,前级频率输入分频器分频数为2,分频数可控环内分频器分频数为4,CKRF=10M,VCO输出为400M。VC依然低于VI,输出值变为0。重复多次之前过程,直到输出值减为零。输出值为0时,前级频率输入分频器不分频,分频数可控环内分频器分频数为8,此时,环内分频器总分频比为80倍,CKRF=20M,VCO输出为1.6G,处于正常工作状态,CKOUT输出为200M,OK信号为1,计数器停止工作。电路进入PLL正常工作程序(方框内区域),锁相环进入最终频率锁定状态。
以上对本发明的具体实施例进行了详细描述,但其只是作为范例,本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言,任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此,在不脱离本发明的精神和范围下所作的均等变换和修改,都应涵盖在本发明的范围内。
Claims (3)
1.一种宽频带锁相环频率综合器,包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器,其特征在于,还包括电压反馈输入频率分频电路,所述电压反馈输入频率分频电路连接在电荷泵输出端与鉴频鉴相器输入端之间,所述电荷泵连接在鉴频鉴相器输出端和环路滤波器输入端之间,所述压控振荡器连接在环路滤波器输出口端与电荷泵输入端之间;
所述电压反馈输入频率分频电路检测锁相环电荷泵输出的压控振荡器控制电压;
其中,所述电压反馈输入频率分频电路包括电压检测电路、计数器和分频数可控分频器,所述计数器连接在电压检测器输出端和分频数可控分频器输入端之间,所述压控振荡器与分频数可控分频器之间连接;所述电荷泵的输出端分别与所述电压检测电路和所述压控振荡器的输入端相连接;
所述电压检测电路用于检测锁相环电荷泵输出的压控振荡器控制电压;
所述计数器用于对电压检测电路的数字输出信号进行处理并传递给分频数可控分频器;
其中,所述分频数可控分频器包括分频数固定环内分频器和分频数可控环内分频器,所述分频数可控环内分频器的分频数控制端与计数器输出信号输出端相连。
2.根据权利要求1所述的宽频带锁相环频率综合器,其特征在于,所述电压检测电路具有三个输入端,所述三个输入端分别与锁相环电荷泵输出端以及两恒定电压Vh、VI相连,电压检测器的输出端为一个两位数字信号输出端,其中Vh为锁相环压控振荡器的最高输出频率对应控制电压,VI为锁相环压控振荡器的最低输出频率对应控制电压;所述电压检测器用于检测锁相环电荷泵输出的压控振荡器控制电压。
3.根据权利要求2宽频带锁相环频率综合器,其特征在于,所述电压检测器的输出端为两位数字信号输出端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210016167.8A CN102545892B (zh) | 2012-01-18 | 2012-01-18 | 一种宽频带锁相环频率综合器电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210016167.8A CN102545892B (zh) | 2012-01-18 | 2012-01-18 | 一种宽频带锁相环频率综合器电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102545892A CN102545892A (zh) | 2012-07-04 |
CN102545892B true CN102545892B (zh) | 2015-03-11 |
Family
ID=46351965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210016167.8A Active CN102545892B (zh) | 2012-01-18 | 2012-01-18 | 一种宽频带锁相环频率综合器电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102545892B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108809302A (zh) * | 2018-06-11 | 2018-11-13 | 清华大学 | 一种锁相环频率综合器和频率控制方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104734696B (zh) * | 2013-12-24 | 2017-11-03 | 上海东软载波微电子有限公司 | 锁相环频率校准电路及方法 |
CN104320134B (zh) * | 2014-10-27 | 2017-10-03 | 海能达通信股份有限公司 | 快速锁定的频率产生电路 |
US9634676B2 (en) * | 2015-07-01 | 2017-04-25 | Qualcomm Incorporated | Circuits and methods providing clock frequency adjustment in response to supply voltage changes |
CN108039876A (zh) * | 2017-12-21 | 2018-05-15 | 上海华力微电子有限公司 | 一种张驰型振荡电路 |
WO2019127537A1 (zh) * | 2017-12-29 | 2019-07-04 | 海能达通信股份有限公司 | 宽频带低相噪频综电路及电子设备 |
CN113315513A (zh) * | 2021-04-25 | 2021-08-27 | 中国电子科技集团公司第二十九研究所 | 一种超宽带频率合成电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1964195A (zh) * | 2005-11-08 | 2007-05-16 | 汤姆森特许公司 | 可切换锁相环电路 |
CN102210101A (zh) * | 2008-09-16 | 2011-10-05 | 辛奥普希斯股份有限公司 | 高速pll时钟乘法器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03190428A (ja) * | 1989-12-20 | 1991-08-20 | Matsushita Electric Ind Co Ltd | 位相同期回路 |
US20100073048A1 (en) * | 2008-09-24 | 2010-03-25 | Mediatek Inc. | Phase locked loop and calibration method |
-
2012
- 2012-01-18 CN CN201210016167.8A patent/CN102545892B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1964195A (zh) * | 2005-11-08 | 2007-05-16 | 汤姆森特许公司 | 可切换锁相环电路 |
CN102210101A (zh) * | 2008-09-16 | 2011-10-05 | 辛奥普希斯股份有限公司 | 高速pll时钟乘法器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108809302A (zh) * | 2018-06-11 | 2018-11-13 | 清华大学 | 一种锁相环频率综合器和频率控制方法 |
CN108809302B (zh) * | 2018-06-11 | 2019-05-21 | 清华大学 | 一种锁相环频率综合器和频率控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102545892A (zh) | 2012-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102545892B (zh) | 一种宽频带锁相环频率综合器电路 | |
US9608649B2 (en) | Analog phase-locked loop with enhanced acquisition | |
US8446194B2 (en) | Spread spectrum clock generating circuit | |
US7538622B2 (en) | Multiple reference frequency fractional-N PLL (phase locked loop) | |
US8243867B2 (en) | Receiver and communication system having the same | |
CN107634759A (zh) | 一种自适应环路带宽的锁相环电路 | |
KR20110130330A (ko) | 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프 | |
CN115102546A (zh) | 一种低噪声的双环欠采样锁相环及工作方法 | |
US8638141B1 (en) | Phase-locked loop | |
CN112994687B (zh) | 一种参考时钟信号注入锁相环电路及消除失调方法 | |
US8810291B2 (en) | Phase-locked loop | |
US8258833B2 (en) | Phase locked loop circuits | |
US6624705B1 (en) | Control circuit for phase-locked loop (PLL) with reduced cycle slip during acquisition of phase lock | |
CN107682007B (zh) | 基于双环路的快锁定低抖动的时钟数据恢复电路 | |
US9350366B2 (en) | Phase-locked loop filter with coarse and fine tuning | |
Park et al. | A 27.1 mW, 7.5-to-11.1 Gb/s single-loop referenceless CDR with direct Up/dn control | |
US20030007585A1 (en) | Fractional-n frequency synthesizer | |
US8917806B1 (en) | Digital phase-locked loop and phase/frequency detector module thereof | |
Gayathri | Design of All Digital Phase Locked Loop in VHDL | |
CN111800127A (zh) | 锁相环电路 | |
Zhang et al. | A 2.4-GHz ΔΣ fractional-N synthesizer with space-time averaging for noise reduction | |
CN104702277A (zh) | 锁相环电路 | |
Efstathiou | A digital loop filter for a Phase Locked Loop | |
Sadeghi et al. | A fast synthesizer using a bang-bang frequency comparator and locking status indicator | |
CN101626238A (zh) | 电压控制振荡器的控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |