CN102543886A - 一种栅控二极管半导体存储器器件的制造方法 - Google Patents
一种栅控二极管半导体存储器器件的制造方法 Download PDFInfo
- Publication number
- CN102543886A CN102543886A CN2012100015008A CN201210001500A CN102543886A CN 102543886 A CN102543886 A CN 102543886A CN 2012100015008 A CN2012100015008 A CN 2012100015008A CN 201210001500 A CN201210001500 A CN 201210001500A CN 102543886 A CN102543886 A CN 102543886A
- Authority
- CN
- China
- Prior art keywords
- zno
- floating gate
- semiconductor memory
- nio
- insulation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000009413 insulation Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical group [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 10
- 230000015654 memory Effects 0.000 abstract description 4
- 230000006870 function Effects 0.000 abstract description 2
- 239000010409 thin film Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8616—Charge trapping diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明属于半导体存储器器件制造技术领域，具体公开了一种栅控二极管半导体存储器器件的制造方法。本发明中，当浮栅电压较高时，浮栅下面的沟道是n型，器件就是简单的栅控pn结结构；通过背栅控制ZnO薄膜的有效n型浓度，通过浮栅实现将n型ZnO反型为p型，又用NiO作为p型半导体，形成n-p-n-p的掺杂结构；而浮栅内的电荷多少又决定了这个器件的阈值电压，从而实现了存储器的功能。本发明工艺过程简单、制造成本低，所制造的栅控二极管存储器器件具有大驱动电流、小亚阈值摆幅的优点，可以降低芯片功耗。本发明通过低温工艺生产，特别适用于基于柔性衬底的半导体器件以及平板显示、浮栅存储器等器件的制造中。
Description
技术领域
本发明属于半导体存储器器件制造技术领域，具体涉及一种半导体存储器器件的制造方法，特别涉及一种栅控二极管半导体存储器器件的制造方法。
背景技术
现在主流的浮栅晶体管的结构如图1所示，包括在衬底101内形成的漏极102和源极103以及在衬底101之上形成的多晶硅栅极105、107，其中多晶硅栅极107与电气连接，称为控制栅，多晶硅栅极105是浮空的，称之为“浮栅”。浮栅105通过绝缘介质层104与衬底101隔离，并通过绝缘介质层106与控制栅107隔离。浮栅技术最早的应用领域是在EPROM、EEPROM中。
浮栅晶体管的工作原理是利用浮栅上是否储存有电荷或储存电荷的多少来改变晶体管的阈值电压，从而改变晶体管的外部特性，目前已经成为非易失性半导体存储器的基础器件结构。目前，随着集成电路技术的不断发展，MOSFET的尺寸越来越小，单位阵列上的晶体管密度也越来越高，MOSFET的源、漏极之间的漏电流，随着沟道长度的缩小而迅速上升，这使得电子在浮栅上的保持特性受到严重影响，伴随反复地擦写，通道绝缘膜会发生损伤，这一损伤部分可能会使浮动栅内的电子出现泄漏的现象。而且，传统MOSFET的最小亚阈值摆幅(SS)被限制在60mv/dec，这限制了晶体管的开关速度。
发明内容
有鉴于此，本发明的目的在于提出一种能够减小浮栅存储器器件漏电流以及SS值，从而可以提升浮栅存储器器件的性能的半导体存储器器件的制造方法。
本发明提出的存储器器件利用了正反馈的自增益原理。即，当一个平面半导体器件掺杂依次为p-n-p-n掺杂类型时，可以产生两对相互依赖的三极管：p-n-p 及 n-p-n，通常这两个可以相互放大，而迅速使器件的电流增大，严重时导致器件击穿。为了将这种现象合理地应用到薄膜半导体中，本发明提出了一种基于ZnO半导体材料的栅控二极管半导体存储器。当浮栅电压较高时，浮栅下面的沟道是n型，器件就是简单的栅控pn结结构。通过背栅控制ZnO薄膜的有效n型浓度，再通过浮栅实现将n型ZnO反型为p型，又用NiO作为p型半导体，这样就形成了n-p-n-p的掺杂结构。而浮栅内的电荷多少又决定了这个器件的阈值电压，从而实现了存储器的功能。
本发明提出的栅控二极管半导体存储器器件的制造方法，具体步骤包括：
提供一个重掺杂的n型硅衬底；
在所述n型硅衬底之上形成第一种绝缘薄膜；
在所述第一种绝缘薄膜之上形成一层ZnO层；
刻蚀所述ZnO层形成有源区；
覆盖所述有源区形成一层掺杂有p型杂质离子的NiO层；
光刻图形并刻蚀所述NiO层，在所述ZnO有源区一个侧之上保留NiO层形成器件的源极；
在暴露的NiO及ZnO表面淀积形成第二种绝缘薄膜；
在所述第二种绝缘薄膜表面之上淀积器件的浮栅导电材料；
通过光刻及刻蚀，定义出浮栅导电材料的浮栅区图形，所述浮栅区图形为方块状，介于ZnO有源区之上的NiO材料和ZnO另一端边缘之间，所述浮栅区与NiO不直接相邻，其间距为10纳米至100微米，所述浮栅区与ZnO的边缘距离为10纳米至100微米；
在所述浮栅导电材料表面和暴露的ZnO和NiO之上形成第三种绝缘薄膜；
通过光刻并刻蚀所述第三种绝缘薄膜定义出漏极、源极的接触孔，而保留浮栅区之上的第三种绝缘薄膜，所述漏极、源极的接触孔分别在所述浮栅区的两侧，其中源极接触孔开在NiO上而漏极接触孔开在ZnO上；
淀积形成第一种导电薄膜并刻蚀所述第一种导电薄膜形成分别独立的漏极电极、栅极电极、源极电极，其中源极电极通过源极接触孔接触到浮栅区的一侧NiO上，漏区电极通过漏区接触孔接触到浮栅区的另一侧的ZnO上，栅极电极覆盖在所述浮栅区之上的未被刻蚀的第三种绝缘薄膜之上。
进一步地，所述的栅控二极管半导体存储器器件的制造方法，其特征在于，所述的第一种绝缘薄膜为氧化硅，其厚度范围为1-500纳米。
更进一步地，所述的栅控二极管半导体存储器器件的制造方法，其特征在于，所述的ZnO介质层的厚度范围为1-100纳米，所述的第二种、第三种绝缘薄膜为SiO2或者为HfO2等高介电常数材料，所述的浮栅包括但不局限于多晶硅材料，所述的第一种导电薄膜为重掺杂多晶硅、铜、钨、铝、氮化钛或者为氮化钽。
本发明所提出的栅控二极管半导体存储器器件的制造方法工艺过程简单、制造成本低，所制造的栅控二极管存储器器件具有大驱动电流、小亚阈值摆幅的优点，可以降低芯片功耗，而且本发明通过低温工艺生产，特别适用于基于柔性衬底的半导体器件以及平板显示、浮栅存储器等器件的制造中。
附图说明
图1为现有的浮栅晶体管的结构示意图。
图2-图5为本发明所公开的栅控二极管半导体存储器器件的制造方法的一个实施例的制造工艺流程图。
具体实施方式
下面将参照附图对本发明的一个示例性实施方式作详细说明。在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。
参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中，均以矩形表示，图中的表示是示意性的，但这不应该被认为是限制本发明的范围。同时在下面的描述中，所使用的术语衬底可以理解为包括正在工艺加工中的半导体衬底，可能包括在其上所制备的其它薄膜层。
首先，通过热氧化的方法在提供的重掺杂n型杂质离子的硅衬底201上生长一层约20纳米厚的氧化硅薄膜202，接着采用原子层淀积的方法在氧化硅薄膜202之上淀积一层约5纳米厚ZnO薄膜203，再淀积一层光刻胶301并掩膜、曝光、显影形成图形，然后刻蚀ZnO薄膜203形成有源区，如图2所示。
剥除光刻胶301后，采用物理气相沉积（PVD）的方法淀积一层掺杂有p型杂质离子的NiO薄膜，接着再次淀积一层光刻胶302并掩膜、曝光、显影形成图形，然后刻蚀NiO薄膜形成器件的源极204，如图3所示。
剥除光刻胶302后，淀积一层高介电常数材料205，高介电常数材料205比如为HfO2，然后淀积一层多晶硅材料并刻蚀所淀积的多晶硅形成器件的浮栅206，再在浮栅206之上形成绝缘介质层207，比如为氧化硅，如图4所示。
最后，淀积一层光刻胶并掩膜、曝光、显影形成图形，然后刻蚀高介电常数材料205定义出漏极、源极的位置，剥除光刻胶后淀积一层金属导电薄膜，比如为铝，然后通过光刻工艺与刻蚀工艺形成漏极电极208、栅极电极209、源极电极210，如图5所示。
如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。
Claims (6)
1.一种栅控二极管半导体存储器器件的制造方法，具体步骤包括：
提供一个重掺杂的n型硅衬底；
在所述n型硅衬底之上形成第一种绝缘薄膜；
在所述第一种绝缘薄膜之上形成一层ZnO层；
刻蚀所述ZnO层形成有源区；
覆盖所述有源区形成一层掺杂有p型杂质离子的NiO层；
光刻图形并刻蚀所述NiO层，在所述ZnO有源区一个侧之上保留NiO层形成器件的源极；
在暴露的NiO及ZnO表面淀积形成第二种绝缘薄膜；
在所述第二种绝缘薄膜表面之上淀积器件的浮栅导电材料；
通过光刻及刻蚀，定义出浮栅导电材料的浮栅区图形，所述浮栅区图形为方块状，介于ZnO有源区之上的NiO材料和ZnO另一端边缘之间，所述浮栅区与NiO不直接相邻，其间距为10纳米至100微米，所述浮栅区与ZnO的边缘距离为10纳米至100微米；
在所述浮栅导电材料表面和暴露的ZnO和NiO之上形成第三种绝缘薄膜；
通过光刻并刻蚀所述第三种绝缘薄膜定义出漏极、源极的接触孔，而保留浮栅区之上的第三种绝缘薄膜，所述漏极、源极的接触孔分别在所述浮栅区的两侧，其中源极接触孔开在NiO上而漏极接触孔开在ZnO上；
淀积形成第一种导电薄膜并刻蚀所述第一种导电薄膜形成分别独立的漏极电极、栅极电极、源极电极，其中源极电极通过源极接触孔接触到浮栅区的一侧NiO上，漏区电极通过漏区接触孔接触到浮栅区的另一侧的ZnO上，栅极电极覆盖在所述浮栅区之上的未被刻蚀的第三种绝缘薄膜之上。
2.根据权利要求1所述的栅控二极管半导体存储器器件的制造方法，其特征在于，所述的第一种绝缘薄膜为氧化硅，其厚度范围为1-500纳米。
3.根据权利要求1所述的栅控二极管半导体存储器器件的制造方法，其特征在于，所述的ZnO介质层的厚度范围为1-100纳米。
4.根据权利要求1所述的栅控二极管半导体存储器器件的制造方法，其特征在于，所述的第二种、第三种绝缘薄膜为SiO2或者为HfO2高介电常数材料。
5.根据权利要求1所述的栅控二极管半导体存储器器件的制造方法，其特征在于，所述的浮栅为多晶硅材料。
6.根据权利要求1所述的栅控二极管半导体存储器器件的制造方法，其特征在于，所述的第一种导电薄膜为重掺杂多晶硅、铜、钨、铝、氮化钛或者为氮化钽。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210001500.8A CN102543886B (zh) | 2012-01-05 | 2012-01-05 | 一种栅控二极管半导体存储器器件的制造方法 |
| US13/535,032 US8574958B2 (en) | 2012-01-05 | 2012-06-27 | Method for manufacturing a gate-control diode semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210001500.8A CN102543886B (zh) | 2012-01-05 | 2012-01-05 | 一种栅控二极管半导体存储器器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102543886A true CN102543886A (zh) | 2012-07-04 |
| CN102543886B CN102543886B (zh) | 2014-09-03 |
Family
ID=46350423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210001500.8A Expired - Fee Related CN102543886B (zh) | 2012-01-05 | 2012-01-05 | 一种栅控二极管半导体存储器器件的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8574958B2 (zh) |
| CN (1) | CN102543886B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110785851A (zh) * | 2017-08-04 | 2020-02-11 | 闪迪技术有限公司 | 采用直接源极接触和空穴电流检测的三维存储器器件及其制造方法 |
| CN111477628A (zh) * | 2020-04-27 | 2020-07-31 | 复旦大学 | 一种半浮栅tft存储器及其制备方法 |
| CN112736125A (zh) * | 2020-12-30 | 2021-04-30 | 西安电子科技大学 | 基于NiO/(Ga1-xAlx)2O3 PN结漏端结构的晶体管及其制作方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102543723A (zh) * | 2012-01-05 | 2012-07-04 | 复旦大学 | 一种栅控二极管半导体器件的制造方法 |
| CN104716196B (zh) * | 2015-03-18 | 2017-08-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及显示装置 |
| US11018151B2 (en) | 2018-09-26 | 2021-05-25 | Sandisk Technologies Llc | Three-dimensional flat NAND memory device including wavy word lines and method of making the same |
| US10985171B2 (en) | 2018-09-26 | 2021-04-20 | Sandisk Technologies Llc | Three-dimensional flat NAND memory device including wavy word lines and method of making the same |
| US10700090B1 (en) | 2019-02-18 | 2020-06-30 | Sandisk Technologies Llc | Three-dimensional flat NAND memory device having curved memory elements and methods of making the same |
| US10700078B1 (en) | 2019-02-18 | 2020-06-30 | Sandisk Technologies Llc | Three-dimensional flat NAND memory device having curved memory elements and methods of making the same |
| CN110838519B (zh) * | 2019-10-15 | 2022-07-19 | 杭州电子科技大学 | 柔性ZnO/NiO/ZnO多功能三极管及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03250669A (ja) * | 1990-01-12 | 1991-11-08 | Mitsubishi Electric Corp | Ｍｏｓ型半導体装置およびその製造方法 |
| US20060054950A1 (en) * | 2004-09-10 | 2006-03-16 | In-Gyu Baek | Non-volatile memory cells employing a transition metal oxide layer as a data storage material layer and methods of manufacturing the same |
| US20060202254A1 (en) * | 2005-03-10 | 2006-09-14 | Li-Shyue Lai | Multi-level flash memory cell capable of fast programming |
| CN101819975A (zh) * | 2010-04-28 | 2010-09-01 | 复旦大学 | 垂直沟道双栅隧穿晶体管及其制备方法 |
| CN101894840A (zh) * | 2010-07-08 | 2010-11-24 | 复旦大学 | 凹陷沟道型pnpn场效应晶体管的集成电路及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7492635B2 (en) * | 2005-01-06 | 2009-02-17 | Samsung Electronics Co., Ltd. | NOR-type hybrid multi-bit non-volatile memory device and method of operating the same |
| KR101206034B1 (ko) * | 2006-05-19 | 2012-11-28 | 삼성전자주식회사 | 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법 |
| KR101283539B1 (ko) * | 2007-08-29 | 2013-07-15 | 삼성전자주식회사 | 역전 구조의 비휘발성 메모리 소자, 그 스택 모듈 및 그제조 방법 |
| CN102569066B (zh) * | 2012-01-05 | 2014-10-29 | 复旦大学 | 栅控二极管半导体器件的制备方法 |
-
2012
- 2012-01-05 CN CN201210001500.8A patent/CN102543886B/zh not_active Expired - Fee Related
- 2012-06-27 US US13/535,032 patent/US8574958B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03250669A (ja) * | 1990-01-12 | 1991-11-08 | Mitsubishi Electric Corp | Ｍｏｓ型半導体装置およびその製造方法 |
| US20060054950A1 (en) * | 2004-09-10 | 2006-03-16 | In-Gyu Baek | Non-volatile memory cells employing a transition metal oxide layer as a data storage material layer and methods of manufacturing the same |
| US20060202254A1 (en) * | 2005-03-10 | 2006-09-14 | Li-Shyue Lai | Multi-level flash memory cell capable of fast programming |
| CN101819975A (zh) * | 2010-04-28 | 2010-09-01 | 复旦大学 | 垂直沟道双栅隧穿晶体管及其制备方法 |
| CN101894840A (zh) * | 2010-07-08 | 2010-11-24 | 复旦大学 | 凹陷沟道型pnpn场效应晶体管的集成电路及其制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110785851A (zh) * | 2017-08-04 | 2020-02-11 | 闪迪技术有限公司 | 采用直接源极接触和空穴电流检测的三维存储器器件及其制造方法 |
| CN111477628A (zh) * | 2020-04-27 | 2020-07-31 | 复旦大学 | 一种半浮栅tft存储器及其制备方法 |
| CN111477628B (zh) * | 2020-04-27 | 2022-06-21 | 复旦大学 | 一种半浮栅tft存储器及其制备方法 |
| CN112736125A (zh) * | 2020-12-30 | 2021-04-30 | 西安电子科技大学 | 基于NiO/(Ga1-xAlx)2O3 PN结漏端结构的晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102543886B (zh) | 2014-09-03 |
| US20130178014A1 (en) | 2013-07-11 |
| US8574958B2 (en) | 2013-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102543886B (zh) | 一种栅控二极管半导体存储器器件的制造方法 | |
| WO2015131527A1 (zh) | 一种半浮栅器件及其制备方法 | |
| CN101916782A (zh) | 使用铁电材料的凹陷沟道型晶体管及其制造方法 | |
| CN102569066B (zh) | 栅控二极管半导体器件的制备方法 | |
| CN102543723A (zh) | 一种栅控二极管半导体器件的制造方法 | |
| US5604154A (en) | Method of manufacturing coulamb blockade element using thermal oxidation | |
| CN101719517B (zh) | 一种肖特基隧穿晶体管的制备方法 | |
| CN104701316A (zh) | 一种双槽形结构的半浮栅器件及其制造方法 | |
| CN102592997B (zh) | 一种栅控二极管半导体器件的制造方法 | |
| CN102214690A (zh) | 半导体器件及其制作方法 | |
| CN104701263B (zh) | 一种半浮栅器件的制造方法 | |
| CN110459541B (zh) | 一种平面互补型隧穿场效应晶体管反相器 | |
| CN102543891B (zh) | 栅控二极管半导体存储器器件的制备方法 | |
| CN112908851B (zh) | 半导体功率器件的制造方法 | |
| CN103594519A (zh) | 一种隧穿场效应浮栅晶体管及其制造方法 | |
| JP2006147861A (ja) | 半導体素子と半導体装置 | |
| CN102593064A (zh) | 一种栅控二极管半导体存储器器件的制造方法 | |
| CN111477626A (zh) | 一种半浮栅存储器及其制备方法 | |
| CN104282754A (zh) | 高性能高集成度l形栅控肖特基势垒隧穿晶体管 | |
| CN101894866B (zh) | 凹陷沟道的碰撞电离型场效应晶体管及其制造方法 | |
| CN111540739B (zh) | 一种基于双隧穿晶体管的半浮栅存储器及其制备方法 | |
| KR100876878B1 (ko) | 새로운 디램 셀 구조 | |
| CN103681800A (zh) | 多次可编程半导体器件及其制造方法 | |
| CN110957325B (zh) | 半导体存储器及其制造方法 | |
| CN113097308B (zh) | 一种不同材料铁电层的负电容场效应晶体管及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140903 Termination date: 20200105 |