CN102543017A - 液晶显示装置 - Google Patents

Abstract

本发明涉及一种液晶显示装置，其包括：具有像素阵列的显示面板，其包括第一组单元和第二组单元，并且所述第二组单元被配置为与在选通线的延伸方向上相邻的第一组单元共用数据线；数据驱动电路，其包括锁存器阵列，其中锁存器阵列根据数据呈现控制信号，对待施加至第一组液晶单元的第一组数据与待施加至第二组液晶单元的第二组数据进行临时分隔，并且使第一组数据比第二组数据早约1/2水平周期输出。

Description

液晶显示装置

技术领域

本发明涉及一种能够减少数据驱动电路的输出通道数量的液晶显示装置。

背景技术

本申请要求2010年12月10日提交的韩国专利申请NO.10-2010-0126539的优先权，在此通过引用并入其全部内容，如同在此完整提出。

有源矩阵驱动型液晶显示器通过使用薄膜晶体管(此后称为“TFT”)作为开关元件来显示动态图像。由于这种LCD能够制造得比阴极射线管更小，所以它们已经应用于移动信息装置、办公设备、计算机、电视等的各种显示器。液晶显示器的液晶单元通过根据提供给像素电极的数据电压与提供给公共电极的公共电压之间的电势差来改变透射率，从而显示图像。

正连续实施多种用于改变液晶显示面板的液晶单元的连接结构的手段，以减少液晶显示装置中的数据驱动电路的输出通道数量。图1示出了典型常规面板与用于减少输出通道数量的双倍率驱动(DRD)面板之间的比较。

如图1的(A)所示的常规面板利用2400(800×3(RGB))条数据线DL实现800的水平分辨率。由于数据驱动电路的输出通道一一对应地连接到数据线DL，所以用于驱动常规面板的数据驱动电路需要2400个输出通道。

如图1的(B)所示的DRD面板，因为每对中间夹置有数据线DL的相邻的左右液晶单元可共用该数据线DL，所以其能够仅利用1200条数据线DL来实现800的水平分辨率。换言之，共用同一数据线DL的液晶单元对在选通线的延伸方向上相邻。因此，用于驱动DRD面板的数据驱动电路的输出通道数量减少到1200个，这是图1的(A)所示的输出通道数量的一半。

然而，DRD面板具有共用数据线DL的液晶单元按照时分方式接收数据的面板呈现(render)结构。因此定时控制器必须根据这种面板呈现结构来改变视频数据的排列顺序。下面参照图2来进行具体描述。

通常来说，从系统板输入到定时控制器的视频数据的输入顺序是与图1的(A)中所示的常规面板呈现结构相一致的。在这种情况下，定时控制器如图2的(A)所示，使得从视频板输入的视频数据的输出顺序与所述视频数据的输入顺序同步。换言之，定时控制器按照R0，G0，B0，R1，G1，B1，...，R799，G799，B799的次序将用于一个水平行的视频数据输出至数据驱动电路。

另一方面，在如图1的(B)中所示的DRD面板呈现结构中，视频数据的写入顺序与所示箭头方向相一致。因此，定时控制器需要根据所述箭头方向所示的数据写入顺序，对按照R0，G0，B0，R1，G1，B1，...，R799，G799，B799的次序从系统输入的视频数据进行排列。定时控制器对用于向1个水平行施加视频数据的1个水平周期进行时分，并且分别排列首先要按照次序①写入的用于1/2水平行的前充电数据和随后将按照次序②写入的用于1/2水平行的后充电数据。定时控制器按照R0，R1，B1，R2，R3，B3，...G796，R797，B797，R798，R799，B799的次序排列前充电数据，并且随后在该水平周期的第一半期间将所述前充电数据按照此排列顺序输出至数据驱动电路。所述前充电数据包括全部红(R)数据R0，R1，R2，R3，...R796，R797，R798，R799，以及一半奇数编号的蓝(B)数据B1，B3，B797，B799，上述两组数据将在所述一个水平周期内写入。定时控制器按照G0，B0，G1，G2，B2，G3，...，G796，B796，G797，G798，B798，G799的次序排列后充电数据，并且随后在该水平周期的第二半期间将所述后充电数据按照此排列顺序输出至数据驱动电路。所述后充电数据包括全部绿(G)数据G0，G1，G2，G3，...G796，G797，G798，G799，以及另一半偶数编号的蓝(B)数据B0，B2，...B796，B798，上述两组数据将在所述水平周期内写入。

如上文所述，具有DRD面板的液晶显示装置因必需根据面板呈现结构改变视频数据的排列顺序，所以必然需要用于存储每个水平行的输入视频数据的行存储器，如图3所示。这就导致了成本增加。

发明内容

本发明的一个方面提供了一种液晶显示装置，其根据DRD面板的呈现结构来呈现视频数据，而无需任何导致成本增加的行存储器。

在一个方面，一种液晶显示装置包括：具有像素阵列的液晶显示面板，其包括连接到奇数编号的选通线的第一组液晶单元和连接到偶数编号的选通线的第二组液晶单元，其中所述第二组液晶单元各被配置为与在所述选通线的延伸方向上与该第二组液晶单元相邻的那一个第一组液晶单元共用数据线；数据驱动电路，其包括锁存器阵列并且用于按照时分方式驱动数据线；以及定时控制器，其用于将数字视频数据和数据呈现控制信号提供给所述数据驱动电路，并且控制所述数据驱动电路的操作定时，其中所述锁存器阵列根据所述数据呈现信号，将从所述定时控制器提供的所述数字视频数据临时划分为待施加至所述第一组液晶单元的第一组数据和待施加至所述第二组液晶单元的第二组数据，并且使所述第一组数据比所述第二组数据早约1/2水平周期输出。

附图说明

参照下面的附图详细描述本文的实施，附图中相同的参考标号指代相同的元件。

附图中：

图1是示出了典型常规面板与用于减少输出通道数量的双倍率驱动(DRD)面板之间的比较的示图；

图2是示出所述常规面板和所述DRD面板中的视频数据的排列顺序的示图；

图3是示出具有DRD面板的传统液晶显示装置的定时控制器的示图；

图4示出根据本发明的示例性实施方式的液晶显示装置；

图5示出具有DRD结构的液晶显示面板的像素阵列；

图6示出数据驱动电路的示意性结构；

图7示出能够呈现数据的锁存器阵列的详细结构；

图8示出数据呈现控制信号的控制定时；以及

图9和图10是示出在所述锁存器阵列中执行数据呈现的示例的示图。

具体实施方式

下面将参照图4至图10来更加详细地描述本发明的示例性实施方式。

图4示出根据本发明的示例性实施方式的液晶显示装置。

参照图4，根据本发明的示例性实施方式的液晶显示装置包括：液晶显示面板10、定时控制器11、数据驱动电路12以及选通驱动电路13。

液晶显示面板10具有形成在两个玻璃基板之间的液晶层。液晶显示面板10包括以由数据线15与选通线16彼此交叉而限定的矩阵形式设置的液晶单元C1c。

像素阵列形成在液晶显示面板10的下玻璃基板上。像素阵列包括：液晶单元Clc；TFT，其形成在数据线15与选通线16的交叉处并且连接至液晶单元的像素电极1；以及存储电容器Cst。像素阵列可按照图5所示来实现。液晶单元Clc连接至TFT并且由像素电极1与公共电极2之间的电场来驱动。黑底、滤色器等形成在液晶显示面板10的上玻璃基板上。偏振器分别附接于液晶显示面板10的上玻璃基板和下玻璃基板。用于设置液晶的预倾角的取向层形成在液晶显示面板10的上玻璃基板和下玻璃基板上。

在诸如扭曲向列(TN)模式和垂直取向(VA)模式的垂直电场驱动方法中，公共电极2形成在上玻璃基板上。另一方面，在诸如面内切换(IPS)模式和边缘场切换(FFS)模式的水平电场驱动方法中，公共电极2与像素电极1一起形成在下玻璃基板上。

除了TN模式、VA模式、IPS模式以及FFS模式之外，可在本发明中应用的液晶显示面板10还可按照任何其他液晶模式来实施。此外，本发明的液晶显示装置可以按照包括透射式液晶显示器、半透射式液晶显示器以及反射式液晶显示器的任何形式来实施。透射式液晶显示器和半式透射液晶显示器需要背光单元。背光单元可以是直下型背光单元或者边缘型背光单元。

定时控制器11按照LVDS(低压差信令)接口方式接收从系统板14输入的输入图像的数字视频数据RGB，并且按照微型LVDS(mini-LVDS)接口方式将输入图像的数字视频数据RGB提供给数据驱动电路12。定时控制器11按照未根据图5所示的像素阵列的呈现结构进行排列的、与接收时相同的次序来提供从系统板14输入的数字视频数据RGB。换言之，定时控制器11按照图2的(A)所示的R0，G0，B0，R1，G1，B1，...，R799，G799，B799的次序将用于一个水平行的视频数据输出至数据驱动电路12。

定时控制器11从系统板14接收定时信号，诸如垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE、点时钟信号CLK等，并且生成用于控制数据驱动电路12和选通驱动电路13的操作定时的控制信号。控制信号包括：用于控制选通驱动电路13的操作定时的选通定时控制信号，和用于控制数据驱动电路12的操作定时和数据电压的垂直极性的数据定时控制信号。定时控制器11能够按照(60×i，其中i是每个像素中的颜色数量)Hz的帧频，对选通定时控制信号的频率和数据定时控制信号的频率进行增频，使得将按照60Hz的帧频输入的数字视频数据能够以按照液晶显示面板10的像素阵列的(60×i)Hz的帧频显示。

选通定时控制信号包括：选通起始脉冲GSP、选通位移时钟GSC、选通输出使能信号GOE等。选通起始脉冲GSP被施加至用于生成第一选通脉冲的选通驱动IC并且控制该选通驱动IC以便生成第一选通脉冲。选通位移时钟GSC是共同输入选通驱动IC的时钟信号，并且是用于对选通起始脉冲GSP进行位移的时钟信号。选通输出使能信号GOE控制选通驱动IC的输出。

数据定时控制信号包括：源起始脉冲SSP、源采样时钟SSC、垂直极性控制信号POL、水平极性控制信号HINV、源输出使能信号SOE等。源起始脉冲SSP控制数据驱动电路12的数据采样开始定时。源采样时钟SSC是用于基于上升沿或者下降沿控制数据驱动电路12中的数据采样定时的时钟信号。垂直极性控制信号POL控制从各源驱动IC顺序输出的数据电压的垂直极性。源输出使能信号SOE控制数据驱动电路12的输出定时。源输出使能信号SOE包括：第一源输出使能信号SOE1和第二源输出使能信号SOE2。第一源输出使能信号SOE1控制要施加给与图5的像素阵列中的奇数编号的选通线GL1，GL3，GL5，以及GL7相连接的液晶单元的数据的输出定时，并且第二源输出使能信号SOE2控制要施加给与图5的像素阵列中的偶数编号的选通线GL2，GL4，GL6，以及GL8相连接的液晶单元的数据的输出定时。MUX控制信号MC1和MC2控制如图7所示的数据驱动电路12中所包括的复用器122E的输出操作。源输出使能信号SOE1和SOE2，以及MUX控制信号MC1和MC2起到数据呈现控制信号的作用。

数据驱动电路12可包括多个源驱动IC(集成电路)。数据驱动电路12的每个源驱动IC包括：移位寄存器、锁存器阵列、数模转换器、输出电路等。数据驱动电路12响应于数据定时控制信号对数字视频数据RGB进行锁存，并且随后将锁存的数据转换成模拟正伽马补偿电压和模拟负伽马补偿电压，并且将极性每预定周期反转的数据电压输出至数据线15。

更具体来说，数据驱动电路12通过改变锁存器阵列，来根据图5所示的像素阵列的呈现结构执行数据呈现。因此，可以从定时控制器11省略行存储器。

选通驱动电路13可包括多个选通驱动IC。选通驱动电路13响应于选通定时控制信号，通过使用移位寄存器和电平转换器来顺序地向选通线16提供选通脉冲。选通驱动电路13的移位寄存器可以通过板内选通(GIP，Gate Inpanel)工艺直接形成在下玻璃基板上。

图5示出具有DRD结构的液晶显示面板的像素阵列。

参照图5，在此像素阵列中，对其施加红数据(R)的红液晶单元、对其施加绿数据(G)的绿液晶单元、以及对其施加蓝数据(B)的蓝液晶单元分别沿着行方向排列。在该像素阵列中，1个像素包括在与列方向交叉的行方向上相邻的红液晶单元、绿液晶单元以及蓝液晶单元。在该像素阵列中，沿左右方向(即选通线16的延伸方向)相邻的液晶单元共用相同数据线，并且被连续充入通过数据线按照时分方式提供的数据电压。

为此，共用相同数据线的一对液晶单元分别连接到相邻选通线。沿着水平行LINE#1到LINE#4设置的液晶单元中的全部红液晶单元连接到偶数编号的选通线GL1，GL3，GL5，以及GL7，并且沿着水平行LINE#1到LINE#4设置的液晶单元中的全部绿液晶单元连接到偶数编号的选通线GL2，GL4，GL6，以及GL8。沿着水平行LINE#1到LINE#4设置的液晶单元中的一半蓝液晶单元连接到奇数编号的选通线GL1，GL3，GL5，以及GL7，并且另一半蓝液晶单元连接到偶数编号的选通线GL2，GL4，GL6，以及GL8。下文中，为了便于进行说明，将连接到奇数编号的选通线GL1，GL3，GL5，以及GL7的液晶单元称为第一组液晶单元，并且将连接到偶数编号的选通线GL2，GL4，GL6，以及GL8并且与在左右方向相邻的第一组液晶单元共用数据线的液晶单元称为第二组液晶单元。

在第k(k是正整数)水平行中的第一组液晶单元所连接的奇数编号的选通线被激活时的1个水平周期的第一半期间，将按照图1的(B)所示的次序①写入的用于1/2水平行的前充电数据充电至第一组液晶单元。在第k水平行上的第二组液晶单元所连接的偶数编号的选通线激活时的1个水平周期的第二半期间，将按照图1的(B)所示的次序②写入的用于1/2水平行的后充电数据充电至第二组液晶单元。下文中，为了便于说明，将前充电数据称为第一组数据，并且将后充电数据称为第二组数据。

图6示出数据驱动电路的示意性结构。

参照图6，数据驱动电路12包括移位寄存器121、锁存器阵列122、伽马补偿电压生成器123、数模转换器(此后成为“DAC”)124以及输出电路125。

移位寄存器121根据源采样时钟SSC对采样信号进行移位。

锁存器阵列122响应于从移位寄存器121顺序输入的采样信号，对来自定时控制器11的数字视频数据RGB进行采样，对与每个水平行相对应的数据RGB进行锁存，并且根据图5所示的像素阵列的呈现结构来执行数据呈现。为了进行数据呈现，锁存器阵列122根据从定时控制器11输入的数据呈现控制信号，对要施加至第一组液晶单元的第一组数据和要施加至第二组液晶单元的第二组数据进行临时分隔，并且比第二组数据早约1/2水平周期输出第一组数据。换言之，在一个水平周期的前一半中输出第一组数据，而在所述一个水平周期的后一半中输出第二组数据。

伽马补偿电压生成器123将多个伽马基准电压划分为与灰度级数量(可由数字视频数据RGB的位数来表示)一样多数量的电压，以生成与各个灰度级相对应的正伽马补偿电压VGH和负伽马补偿电压VGL。

DAC 124包括提供正伽马补偿电压VGH的P-解码器；提供负伽马补偿电压VGL的N-解码器；以及选择器，用于响应于极性控制信号POL来选择P-解码器的输出和N-解码器的输出二者之一。P-解码器对从锁存器阵列122输入的第一组数据和第二组数据进行解码，并且输出与数据的灰度级相对应的正伽马补偿电压VGH。N-解码器对从锁存器阵列122输入的第一组数据和第二组数据进行解码，并且输出与数据的灰度级相对应的负伽马补偿电压VGL。选择器响应于极性控制信号POL来选择正伽马补偿电压VGH和负伽马补偿电压VGL二者之一。

输出电路125包括分别与输出通道相连接的多个缓冲器。输出电路125使得从DAC 124提供的模拟数据电压的信号衰减最小化，并随后将模拟数据电压提供给液晶显示面板的数据线DL1至DLk。

图7示出能够呈现数据的锁存器阵列122的详细结构。图8示出了作为数据呈现控制信号的第一源输出使能信号SOE1、第二源输出使能信号SOE2、第一MUX控制信号MC1、以及第二MUX控制信号MC2的控制定时。

参照图7，锁存器阵列122包括：第一锁存器，其具有第1-1锁存器122A和第1-2锁存器122B；第二锁存器，其具有第2-1锁存器122C和第2-2锁存器122D；复用器122E；以及第三锁存器122F。

参照图8，与1个水平周期1H相对应的第一周期T1和第二周期T2由第一源输出使能信号SOE1的相邻下降沿FE界定。第二源输出使能信号SOE2比第一源输出使能信号SOE1晚1/2水平周期H/2生成。第一MUX控制信号MC1被生成为针对水平周期1H的第一半H/2为高逻辑H，并且针对水平周期1H的第二半H/2为低逻辑L。第二MUX控制信号MC2被生成为与第一MUX控制信号MC1的逻辑相反。换言之，第二MUX控制信号MC2被生成为针对水平周期1H的第一半H/2为低逻辑L，并且针对水平周期1H的第二半水平周期H/2为高逻辑H。第一MUX控制信号MC1和第二MUX控制信号MC2用于控制复用器122E的输出操作。

在第一周期T1期间，第1-1锁存器122A顺序地对与1个水平行相对应的输入数字视频数据RGB中的第一组数据进行锁存，并且第1-2锁存器122B顺序地对与1个水平行相对应的输入数字视频数据RGB中的第二组数据进行锁存。在第一周期T1中所包括的第一源输出使能信号SOE1的上升沿RE处，第1-1锁存器122A向第2-1锁存器122C输出所锁存的第一组数据，并且同时，第1-2锁存器122B向第2-2锁存器122D输出所锁存的第二组数据。

复用器122E在第二周期T2的第一半水平周期H/2期间，响应于第一MUX控制信号MC1，电连接第2-1锁存器122C和第三锁存器122F。此外，复用器122E在第二周期T2的第二半水平周期H/2期间，响应于第二MUX控制信号MC2，电连接第2-2锁存器122D和第三锁存器122F。

第三锁存器122F在从第一源输出使能信号SOE1的下降沿FE开始的第二周期T2的第一半水平周期H/2期间，通过复用器122E将从第2-1锁存器122C输入的第一组数据输出至DAC 124。此外，第三锁存器122F在从第二源输出使能信号SOE2的下降沿FE开始的第二周期T2的第二半水平周期H/2期间，通过复用器122E将从第2-2锁存器122D输入的第二组数据输出至DAC 124。第2-2锁存器122D在第二周期T2的第一半水平周期H/2期间保持第二组数据，使得第二组数据比第一组数据晚1/2水平周期H/2输出。

这样，本发明可借助第二锁存器122C和122D来实现传统行存储器的功能。包括第二锁存器122C和122D的锁存器阵列122包括比行存储器更便宜的触发器(flip-flop)。因此，本发明与现有技术相比可大幅降低成本。

图9和图10示出了在锁存器阵列中执行数据呈现的示例。

与图7和图8相结合，参照图9和图10，下面将描述待施加至第一水平行LINE#1的数据和待施加至第二水平行LINE#2的数据是如何实际存储在锁存器阵列122中并且从锁存器阵列122输出的，作为待施加至每个水平行的数据如何实际存储在锁存器阵列122中并且从锁存器阵列122输出的示例。

待施加至第一水平行LINE#1的数据和待施加至第二水平行LINE#2的数据以在定时控制器中未经过任何排列处理的方式被输入至锁存器阵列122中。换言之，待施加至第一水平行LINE#1的数据按照R0，G0，B0，...R799，G799，B799的次序输入至锁存器阵列122，并且待施加至第二水平行LINE#2的数据按照R′0，G′0，B′0，...R′799，G′799，B′799的次序输入至锁存器阵列122。

在第一周期T1期间，第1-1锁存器122A顺序地对待施加至第一水平行LINE#1的与1个水平行相对应的数据R0，G0，B0，...R799，G799，B799中的第一组数据R0，R1，B1，R2，R3，B3，...R799，B799进行锁存，并且第1-2锁存器122B顺序地对待施加至第一水平行LINE#1的与1个水平行相对应的数据R0，G0，B0，...R799，G799，B799中的第二组数据G0，B0，G1，G2，B2，G3，...G799进行锁存。在第一周期T1中所包括的第一源输出使能信号SOE1的上升沿RE处，第1-1锁存器122A向第2-1锁存器122C输出所锁存的第一组数据R0，R1，B1，R2，R3，B3，...R799，B799，并且同时，第1-2锁存器122B向第2-2锁存器122D输出所锁存的第二组数据G0，B0，G1，G2，B2，G3，...G799。

接着，在第二周期T2期间，第1-1锁存器122A顺序地对待施加至第二水平行LINE#2的与1个水平行相对应的数据R′0，G′0，B′0，...R′799，G′799，B′799中的第一组数据R′0，R′1，B′1，R′2，R′3，B′3，...R′799，B′799进行锁存，并且第1-2锁存器122B顺序地对待施加至第二水平行LINE#2的与1个水平行相对应的数据R′0，G′0，B′0，...R′799，G′799，B′799中的第二组数据G′0，B′0，G′1，G′2，B′2，G′3，...G′799进行锁存。

复用器122E在第二周期T2的第一半水平周期H/2期间，响应于第一MUX控制信号MC1，电连接第2-1锁存器122C和第三锁存器122F。此外，复用器122E在第二周期T2的第二半水平周期H/2期间，响应于第二MUX控制信号MC2，电连接第2-2锁存器122D和第三锁存器122F。

第三锁存器122F在从第一源输出使能信号SOE1的下降沿FE开始的第二周期T2的第一半水平周期H/2期间，通过复用器122E将从第2-1锁存器122C输入的第一组数据R0，R1，B1，R2，R3，B3，...R799，B799输出至DAC 124。此外，第三锁存器122F在从第二源输出使能信号SOE2的下降沿FE开始的第二周期T2的第二半水平周期H/2期间，通过复用器122E将从第2-2锁存器122D输入的第二组数据G0，B0，G1，G2，B2，G3，...G799输出至DAC 124。

如上文，根据本发明的液晶显示装置可省略定时控制器中的、引起成本增加的行存储器，并且通过在数据驱动电路的锁存器阵列中增加相对便宜的、与DRD面板呈现结构相对应的锁存器并执行常规在定时控制器中执行的呈现操作来显著增加成本竞争力。

根据上文描述，本领域的技术人员应该理解，在不偏离本发明的技术理念的情况下可进行各种改变和修改。因此，本发明的技术范围不受说明书中详细描述的内容限制，而由所附权利要求书限定。

Claims (12)

1.一种液晶显示装置，所述液晶显示装置包括：

液晶显示面板，其具有像素阵列，该像素阵列包括与奇数编号的选通线连接的第一组液晶单元和与偶数编号的选通线连接的第二组液晶单元，其中所述第二组液晶单元各被配置为与所述第一组液晶单元中沿所述选通线的延伸方向与所述第二组液晶单元的该液晶单元相邻的那一个液晶单元共用数据线；

数据驱动电路，其包括锁存器阵列并且用于按照时分方式驱动数据线；以及

定时控制器，其用于将数字视频数据和数据呈现控制信号提供给所述数据驱动电路，并且控制所述数据驱动电路的操作定时，

其中，所述锁存器阵列根据所述数据呈现控制信号，将从所述定时控制器提供的所述数字视频数据临时划分为待施加至所述第一组液晶单元的第一组数据和待施加至所述第二组液晶单元的第二组数据，并且使所述第一组数据比所述第二组数据早约1/2水平周期输出。

2.根据权利要求1所述的液晶显示装置，其中，所述定时控制器每次向所述数据驱动电路提供针对一水平行中的所述第一组液晶单元和所述第二组液晶单元的全部数字视频数据。

3.根据权利要求1所述的液晶显示装置，其中，所述锁存器阵列包括：

1-1锁存器，其用于在从第一源输出使能信号的下降沿开始到紧接着所述第一源输出使能信号的所述下降沿的所述第一源输出使能信号的上升沿为止的周期期间，顺序地锁存从所述定时控制器提供的所述数字视频数据中的所述第一组数据，并且响应于所述第一源输出使能信号的所述上升沿，输出所锁存的第一组数据；

1-2锁存器，其用于在从所述第一源输出使能信号的所述下降沿开始到紧接着所述第一源输出使能信号的所述下降沿的所述第一源输出使能信号的所述上升沿为止的周期期间，顺序地锁存从所述定时控制器提供的所述数字视频数据中的所述第二组数据，并且响应于所述第一源输出使能信号的所述上升沿，输出所锁存的第二组数据；

2-1锁存器，其用于响应于所述第一源输出使能信号的所述上升沿，对从所述1-1锁存器输出的第一组数据进行锁存；以及

2-2锁存器，其用于响应于所述第一源输出使能信号的所述上升沿，对从所述1-2锁存器输出的第二组数据进行锁存。

4.根据权利要求3所述的液晶显示装置，其中，所述锁存器阵列包括：

复用器，其用于响应于所述数据呈现控制信号中包括的第一MUX控制信号和第二MUX控制信号，来选择并且输出从所述2-1锁存器输出的所述第一组数据和从所述2-2锁存器输出的所述第二组数据二者之一；

输出锁存器，其用于根据所述数据呈现控制信号中包括的第一源输出使能信号和第二源输出使能信号，来输出由所述复用器选择并输出的所述第一组数据和所述第二组数据二者中的所述之一。

5.根据权利要求4所述的液晶显示装置，其中

所述第一MUX控制信号在一个水平周期的第一半水平周期内具有高逻辑，并且在所述一个水平周期的第二半水平周期内具有低逻辑，所述第二半水平周期比所述第一半水平周期晚1/2水平周期，并且

所述第二MUX控制信号具有与所述第一MUX控制信号相反的逻辑。

6.根据权利要求5所述的液晶显示装置，其中，所述复用器在所述第一MUX控制信号具有高逻辑时，选择所述第一组数据并且将所述第一组数据输出至所述输出锁存器，而在所述第二MUX控制信号具有高逻辑时，选择所述第二组数据并且将所述第二组数据输出至所述输出锁存器。

7.根据权利要求4所述的液晶显示装置，其中，所述第二源输出使能信号比所述第一源输出使能信号晚大约1/2水平周期。

8.根据权利要求7所述的液晶显示装置，其中，

所述输出锁存器响应于所述第一源输出使能信号的下降沿，输出所述第一组数据，并且响应于所述第二源输出使能信号的下降沿输出所述第二组数据。

9.根据权利要求5所述的液晶显示装置，其中，所述第一半水平周期从所述第一源输出使能信号的下降沿至所述第二源输出使能信号的下降沿；以及

所述第二半水平周期从所述第二源输出使能信号的所述下降沿至所述第一源输出使能信号的所述下降沿。

10.根据权利要求4所述的液晶显示装置，其中，

所述复用器响应于所述第一MUX控制信号，电连接所述2-1锁存器和所述输出锁存器，以选择并输出所述第一组数据；并且所述复用器响应于所述第二MUX控制信号，电连接所述2-2锁存器和所述输出锁存器，以选择并输出所述第二组数据。

11.根据权利要求1所述的液晶显示装置，其中，所述锁存器阵列由触发器实现。

12.根据权利要求1所述的液晶显示装置，其中，所述第一组液晶单元包括所述像素阵列的一个水平行中的全部红液晶单元和一半蓝液晶单元；以及

所述第二组液晶单元包括所述像素阵列的一个水平行中的全部绿液晶单元和另一半蓝液晶单元。

Images