KR20120100672A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20120100672A
KR20120100672A KR1020110069554A KR20110069554A KR20120100672A KR 20120100672 A KR20120100672 A KR 20120100672A KR 1020110069554 A KR1020110069554 A KR 1020110069554A KR 20110069554 A KR20110069554 A KR 20110069554A KR 20120100672 A KR20120100672 A KR 20120100672A
Authority
KR
South Korea
Prior art keywords
subpixel
subpixels
data
line
tft
Prior art date
Application number
KR1020110069554A
Other languages
English (en)
Other versions
KR101826352B1 (ko
Inventor
송무형
송홍성
박성진
정태영
이재황
장창수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20120100672A publication Critical patent/KR20120100672A/ko
Application granted granted Critical
Publication of KR101826352B1 publication Critical patent/KR101826352B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명에 따른 액정표시장치는 이웃한 제1 단위픽셀과 제2 단위픽셀을 각각 포함하는 다수의 픽셀군들이 배치되는 액정표시패널; 및 입력 디지털 비디오 데이터를 상기 픽셀군들 각각의 픽셀 배치 구성에 맞게 정렬하는 타이밍 콘트롤러를 구비하고; 상기 제1 단위픽셀과 제2 단위픽셀은 각각 3개의 서브픽셀들을 가지며; 상기 서브픽셀들 각각은 게이트라인이 연장되는 횡축 방향으로의 가로폭이 데이터라인이 연장되는 종축 방향으로의 세로폭에 비해 넓으며; 상기 픽셀군들 각각에는 상기 종축 방향으로 순차 배치된 제1 및 제2 게이트라인이 할당되는 것을 특징으로 한다.

Description

액정표시장치{Liquid Crystal Display}
본 발명은 데이터 드라이브 IC(Intergrated Circuit)의 개수를 줄일 수 있는 액정표시장치에 관한 것이다.
액정표시장치는 비디오 신호에 대응하여 액정층에 인가되는 전계를 통해 액정층의 광투과율을 제어함으로써 화상을 표시한다. 이러한 액정표시장치는 소형 및 박형화와 저 소비전력의 장점을 가지는 평판 표시장치로서, 노트북 PC와 같은 휴대용 컴퓨터, 사무 자동화 기기, 오디오/비디오 기기 등으로 이용되고 있다. 특히, 액정셀마다 스위칭소자가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 스위칭소자의 능동적인 제어가 가능하기 때문에 동영상 구현에 유리하다.
액티브 매트릭스 타입의 액정표시장치에 사용되는 스위칭소자로는 도 1과 같이 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 한다)가 이용되고 있다.
도 1을 참조하면, 액티브 매트릭스 타입의 액정표시장치는, 디지털 비디오 데이터를 감마기준전압을 기준으로 아날로그 데이터전압으로 변환하여 데이터라인(DL)에 공급함과 동시에 스캔펄스를 게이트라인(GL)에 공급하여, 데이터전압을 액정셀(Clc)에 충전시킨다. 이를 위해, TFT의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL)에 접속되며, 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극과 스토리지 캐패시터(Cst)의 일측 전극에 접속된다. 액정셀(Clc)의 공통전극에는 공통전압(Vcom)이 공급된다. 스토리지 캐패시터(Cst)는 TFT가 턴-온될 때 데이터라인(DL)으로부터 인가되는 데이터전압을 충전하여 액정셀(Clc)의 전압을 일정하게 유지하는 역할을 한다. 스캔펄스가 게이트라인(GL)에 인가되면 TFT는 턴-온(Turn-on)되어 소스전극과 드레인전극 사이의 채널을 형성하여 데이터라인(DL) 상의 전압을 액정셀(Clc)의 화소전극에 공급한다. 이때 액정셀(Clc)의 액정분자들은 화소전극과 공통전극 사이의 전계에 의하여 배열이 바뀌면서 입사광을 변조하게 된다.
이러한 액정표시장치는 게이트라인(GL)들을 구동하기 위한 게이트 드라이브 IC(Intergrated Circuit)와 데이터라인(DL)들을 구동하기 위한 데이터 드라이브 IC를 포함한다. 액정표시장치의 사이즈 및 해상도가 높아질수록 액정표시패널에 형성되는 신호라인들(GL,DL)의 개수는 증가하므로, 각 신호라인들(GL,DL)을 구동하기 위한 드라이브 IC들의 개수도 계속해서 증가하고 있다. 데이터 드라이브 IC는 타 소자에 비해 상대적으로 매우 고가이다. 따라서, 제조 비용 절감을 위해 데이터 드라이브 IC의 갯수를 줄이기 위한 여러 방안들이 제안되고 있다.
도 2는 상기 방안들 중 하나로써, 도 5의 (A)와 같은 기존 노멀 구성 대비 게이트라인들의 갯수는 2배로 늘리는 대신 데이터라인들의 갯수를 1/2배로 줄여 필요로 하는 데이터 드라이브 IC의 갯수를 반으로 줄여 기존과 동일 해상도를 구현하는 DRD(Double Rate Driving) 구동방식을 보여준다.
도 2를 참조하면, DRD 방식으로 구동되는 종래 액정표시장치는 하나의 수평라인에 배치된 m(m은 2 이상의 자연수)개의 액정셀들을 두개의 게이트라인들과 m/2개의 데이터라인들을 이용하여 구동시킨다. 이 DRD 방식의 종래 액정표시장치는 플리커를 최소화함과 아울러 소비전력을 줄이기 위해 데이터 드라이브 IC를 수직 2 도트 인버젼 방식으로 구동시킨다. 이에 따라, 데이터라인을 사이에 두고 서로 인접한 두개의 액정셀들은 두개의 게이트라인들에 각각 접속되어 데이터라인을 통해 공급되는 동일 극성의 데이터전압을 충전한다. 예컨대, 특정 프레임에서, 제1 수평라인(HL1)에 배치된 액정셀들 중 제1 데이터라인(D1)을 서로 공유하는 R 액정셀과 G 액정셀은 게이트라인들(G1,G2)로부터의 스캔펄스 공급시점에 동기되어 정극성으로 순차 충전되고, 제2 데이터라인(D2)을 서로 공유하는 R 액정셀과 B 액정셀은 게이트라인들(G1,G2)로부터의 스캔펄스 공급시점에 동기되어 부극성으로 순차 충전되며, 제3 데이터라인(D3)을 서로 공유하는 B 액정셀과 G 액정셀은 게이트라인들(G1,G2)로부터의 스캔펄스 공급시점에 동기되어 정극성으로 순차 충전된다. 도 2에 도시된 화살표 방향은 각 데이터라인들에 접속된 액정셀들의 충전 순서를 나타낸다.
도 3은 도 2의 화살표 방향을 따라 액정셀들이 충전될 때 각 액정셀에서의 충전전압 파형을 보여준다. 도 3을 참조하면, 제1 또는 제3 게이트라인(G1,G3)에 접속된 R 액정셀들에는 부극성 전압(또는 정극성 전압)으로부터 상승(또는 하강)하는 정극성 전압(또는 부극성 전압)이 인가되고, 제2 또는 제4 게이트라인(G2,G4)에 접속된 G 액정셀들에는 정극성 전압(또는 부극성 전압)으로부터 변하는 정극성 전압(또는 부극성 전압)이 인가된다. 또한, 제1 또는 제3 게이트라인(G1,G3)에 접속된 B 액정셀들에는 부극성 전압(또는 정극성 전압)으로부터 상승(또는 하강)하는 정극성 전압(또는 부극성 전압)이 인가되고, 제2 또는 제4 게이트라인(G2,G4)에 접속된 B 액정셀들에는 정극성 전압(또는 부극성 전압)으로부터 변하는 정극성 전압(또는 부극성 전압)이 인가된다. 알려진 바에 의하면, 부극성 전압(또는 정극성 전압)으로부터 상승(또는 하강)하는 정극성 전압(또는 부극성 전압)이 인가되는 액정셀들의 충전량은, 정극성 전압(또는 부극성 전압)으로부터 변하는 정극성 전압(또는 부극성 전압)이 인가되는 액정셀들의 충전량에 비해 떨어진다. 이는 부극성 전압(또는 정극성 전압)으로부터 상승(또는 하강)하는 정극성 전압(또는 부극성 전압)의 라이징 타임(rising time)(또는 폴링 타임(falling time))이 긴 반면, 정극성 전압(또는 부극성 전압)으로부터 변하는 정극성 전압(또는 부극성 전압)의 라이징 타임(또는 폴링 타임)은 상대적으로 짧기 때문이다.
이에 따라, 종래 DRD 방식의 액정표시장치에서는 기수번째 게이트라인들에 접속된 액정셀들의 충전량은, 우수번째 게이트라인들에 접속된 액정셀들의 충전량에 비해 적다. 다시 말해, R 액정셀들은 상대적으로 모두 약충전되고, G 액정셀들은 모두 상대적으로 강충전되며, B 액정셀들은 픽셀 단위로 강충전과 약충전을 반복한다. 그 결과, B 액정셀들만을 점등시키는 경우 세로 라인 딤(Dim)의 화질 불량이 초래된다.
따라서, 본 발명의 목적은 데이터 드라이버 IC의 개수를 줄이면서도 화질 불량을 방지할 수 있도록 한 액정표시장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 이웃한 제1 단위픽셀과 제2 단위픽셀을 각각 포함하는 다수의 픽셀군들이 배치되는 액정표시패널; 및 입력 디지털 비디오 데이터를 상기 픽셀군들 각각의 픽셀 배치 구성에 맞게 정렬하는 타이밍 콘트롤러를 구비하고; 상기 제1 단위픽셀과 제2 단위픽셀은 각각 3개의 서브픽셀들을 가지며; 상기 서브픽셀들 각각은 게이트라인이 연장되는 횡축 방향으로의 가로폭이 데이터라인이 연장되는 종축 방향으로의 세로폭에 비해 넓으며; 상기 픽셀군들 각각에는 상기 종축 방향으로 순차 배치된 제1 및 제2 게이트라인이 할당되는 것을 특징으로 한다.
본 발명에 따른 액정표시장치는 종래 DRD 구동방식의 문제점을 픽셀 구성 및 배치의 구조적인 특징으로 극복함으로써, 세로 라인 딤(Dim)을 초래하지 않으면서 소스 드라이버 IC의 개수를 효과적으로 감소시킬 수 있게 된다.
나아가, 본 발명에 따른 액정표시장치는 서브픽셀의 가로폭을 세로폭보다 넓게 함으로써 서브픽셀 내의 개구블럭수를 증가시켜 패널의 전체적인 개구율을 높일 수 있다.
도 1은 통상적인 액정표시장치의 화소의 등가 회로도.
도 2는 DRD 방식으로 구동되는 종래 액정표시장치를 보여주는 도면.
도 3은 도 2의 화살표 방향을 따라 액정셀들이 충전될 때 각 액정셀에서의 충전전압 파형을 보여주는 도면.
도 4는 본 발명의 실시예에 따른 액정표시장치를 나타내는 도면.
도 5는 본 발명의 단위픽셀 구성을 종래 노멀 단위픽셀 구성과 비교하여 보여주는 도면.
도 6은 본 발명에 따른 픽셀 구성 1과 픽셀 구성 2를 보여주는 도면.
도 7 및 도 8은 픽셀 구성 1의 구체적인 접속에 대한 일 예를 보여주는 도면들.
도 9 및 도 10은 픽셀 구성 2의 구체적인 접속에 대한 일 예를 보여주는 도면들.
도 11 및 도 12는 픽셀 구성 1의 구체적인 접속에 대한 다른 예를 보여주는 도면들.
도 13 및 도 14는 픽셀 구성 2의 구체적인 접속에 대한 다른 예를 보여주는 도면들.
도 15는 액정표시패널의 픽셀 배치 구성에 맞게 데이터를 맵핑하기 위한 타이밍 콘트롤러의 내부 구성을 보여주는 도면.
도 16은 데이터 인에이블신호와 내부 데이터 인에이블신호를 대비하여 보여주는 타이밍도.
도 17은 본 발명의 픽셀 구성 1 및 2에 대한 데이터 맵핑의 일 예를 보여주는 도면.
도 18은 본 발명의 픽셀 구성 1 및 2에 대한 데이터 맵핑의 다른 예를 보여주는 도면.
이하, 도 4 내지 도 18을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도이다.
도 4를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12) 및 게이트 구동회로(13)를 구비한다.
액정표시패널(10)은 두 장의 유리기판 사이에 형성된 액정층을 갖는다. 이 액정표시패널(10)은 m(m은 자연수) 개의 데이터라인들(D1 내지 Dm)과 2n(n은 자연수) 개의 게이트라인들(G1(1) 내지 Gn(2))의 교차 구조에 의해 매트릭스 형태로 배치된 다수의 액정셀(Clc)들을 포함한다. 액정표시패널(10)의 하부 유리기판에는 데이터라인들(D1 내지 Dm), 게이트라인들(G1(1) 내지 Gn(2)), TFT들, 및 스토리지 커패시터(Cst)가 형성된다. 액정셀들(Clc)은 TFT에 접속되어 화소전극들(1)과 공통전극(2) 사이의 전계에 의해 구동된다. 액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서는 상부 유리기판 상에 형성되고, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서는 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.
액정셀들(Clc)에는 다수의 R(적색) 액정셀들, G(녹색) 액정셀들 및 B(청색) 액정셀들이 포함된다. R 액정셀은 R 컬러 필터를 포함하여 R 서브픽셀로 기능하고, G 액정셀은 G 컬러 필터를 포함하여 G 서브픽셀로 기능하며, B 액정셀은 B 컬러 필터를 포함하여 B 서브픽셀로 기능한다. R 서브픽셀, G 서브픽셀 및 B 서브픽셀은 단위픽셀을 구현한다. 특히, 각 서브픽셀은 게이트라인 연장 방향인 가로폭이 데이터라인 연장 방향인 세로폭에 비해 넓게 형성되고, 각 단위픽셀마다 2개의 게이트라인이 할당된다. 이러한 서브픽셀 및 단위픽셀 구성에 대해서는 도 5 내지 도 14를 참조하여 상세히 후술하기로 한다.
액정표시패널(10)은 투과형, 반투과형, 반사형 등 어떠한 형태로도 구현될 수 있다. 투과형과 반투과형에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.
타이밍 콘트롤러(11)는 시스템(미도시)으로부터 공급되는 수평 동기신호(Hsync), 수직 동기신호(Vsync), 데이터 인에이블신호(DE) 및 도트 클럭(DCLK) 등의 타이밍신호들을 이용하여 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호를 발생한다. 데이터 제어신호는 데이터 구동회로(12) 내에서 디지털 비디오 데이터(RGB)의 샘플링 시작점을 지시하는 소스 스타트 펄스(SSP), 라이징 에지(Rising Edge) 또는 폴링 에지(Falling Edge)에 기준하여 데이터 구동회로(12) 내에서 디지털 비디오 데이터(RGB)의 래치동작을 지시하는 소스 샘플링 클럭(SSC), 데이터 구동회로(12)의 출력을 지시하는 소스 출력 인에이블신호(SOE), 및 액정표시패널(10)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 콘트롤하는 극성제어신호(POL)등을 포함한다. 게이트 제어신호는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시하는 게이트 스타트 펄스(GSP), 게이트 구동회로(13) 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온(ON) 기간에 대응하는 펄스폭으로 발생되는 게이트 쉬프트 클럭신호(GSC), 게이트 구동회로(13)의 출력을 지시하는 게이트 출력 인에이블신호(GOE)등을 포함한다.
타이밍 콘트롤러(11)는 시스템으로부터 공급되는 데이터 인에이블신호(DE)를 체배하여 내부 데이터 인에이블신호(Internal DE)를 생성하고, 내부 데이터 인에이블신호를 기초로 데이터 제어신호와 게이트 제어신호를 변조한다. 또한, 타이밍 콘트롤러(11)는 내부 데이터 인에이블신호에 기반하여, 시스템으로부터 공급되는 디지털 비디오 데이터(RGB)를 액정표시패널(10)의 단위픽셀 배치 구성에 맞게 정렬하여 데이터 구동회로(12)에 공급한다.
데이터 구동회로(12)는 타이밍 콘트롤러(11)의 제어 하에 디지털 비디오 데이터(RGB)를 래치한다. 그리고 데이터 구동회로(12)는 디지털 비디오 데이터(RGB)를 극성제어신호(POL)에 따라 아날로그 정극성/부극성 감마전압으로 변환하여 정극성/부극성 아날로그 데이터전압을 발생하고 그 데이터전압을 데이터라인들(D1 내지 Dm)에 공급한다. 이를 위해, 데이터 구동회로(12)는 다수의 데이터 드라이브 IC들을 포함한다.
게이트 구동회로(13)는 타이밍 콘트롤러(11)의 제어 하에 아날로그 데이터전압이 공급될 액정표시패널(10)의 수평라인을 선택하는 스캔펄스를 발생하고, 이 스캔펄스를 게이트라인들(G1(1) 내지 Gn(2))에 순차적으로 공급한다. 이를 위해, 게이트 구동회로(13)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀(Clc)의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 레벨 쉬프터와 게이트라인 사이에 접속되는 출력 회로를 각각 포함한다. 쉬프트 레지스터는 GIP(Gate In Panel) 방식으로 액정표시패널(10)의 하부 유리기판 상에 직접 형성될 수 있다. 레벨 쉬프터는 타이밍 콘트롤러(11)와 함께 콘트롤 PCB(미도시) 상에 실장될 수 있다.
도 5는 본 발명의 단위픽셀 구성을 종래 노멀 단위픽셀 구성과 비교하여 보여준다. 도 6은 본 발명에 따른 픽셀 구성1과 픽셀 구성2를 보여준다.
2(횡축(X) 방향의 단위픽셀수)×1(종축(Y) 방향의 단위픽셀수) 단위픽셀 배열을 대상으로 종래와 본 발명에 있어 단위픽셀 구성을 비교하면 다음과 같다.
도 5의 (A)와 같이 종래의 2×1 단위픽셀 배열에는 횡축(X) 방향(즉, 게이트라인 연장 방향)으로 나란히 배치된 6개의 서브픽셀들이 구비된다. 6개의 서브픽셀들에 의해, 횡축(X)을 따라 배치되며 정사각형 모양을 갖는 2개의 단위픽셀들이 구성된다. 서브픽셀들 각각은 횡축(X) 방향으로의 가로폭이 종축(Y) 방향(즉, 데이터라인 연장 방향)으로의 세로폭에 비해 좁다. 서브픽셀들 각각의 가로폭과 세로폭의 비율은 1 : 3 이다. 서브픽셀들 각각이 서로 다른 데이터라인에 접속되므로, 종래의 2×1 단위픽셀 배열에는 6개의 데이터라인이 할당된다.
이에 비해, 도 5의 (B)와 같이 본 발명의 2×1 단위픽셀 배열에는 횡축(X) 방향으로 나란히 배치된 일부 3개의 서브픽셀들과, 상기 일부 3개의 서브픽셀들 각각에 종축(Y) 방향으로 수직하게 이웃하며 횡축(X) 방향으로 나란히 배치된 나머지 3개의 서브픽셀들이 구비된다. 6개의 서브픽셀들에 의해, 횡축(X)을 따라 배치되며 "┌"자 모양과 " ┘"자 모양을 갖는 2개의 단위픽셀들이 구성(도 6의 (A) 참조)되거나, 또는 횡축(X)을 따라 배치되며 "└"자 모양과 "┐"자 모양을 갖는 2개의 단위픽셀들이 구성(도 6의 (B) 참조)될 수 있다. 서브픽셀들 각각은 횡축(X) 방향으로의 가로폭이 종축(Y) 방향으로의 세로폭에 비해 오히려 넓다. 서브픽셀들 각각의 가로폭과 세로폭의 비율은 2 : 1.5 이다.
본 발명의 2×1 단위픽셀 배열에 할당되는 데이터라인 개수는 종래에 비해 획기적으로 줄어든다. 일 예로, 종축(Y) 방향으로 수직하게 이웃한 2개의 서브픽셀들이 하나의 데이터라인을 공유(도 7 내지 도 10 참조)하므로, 본 발명의 2×1 단위픽셀 배열에는 3개의 데이터라인이 할당된다. 다른 예로, 종축(Y) 방향으로 대각하도록 이웃한 2개의 서브픽셀들이 하나의 데이터라인을 공유(도 11 내지 도 14 참조)하므로, 본 발명의 2×1 단위픽셀 배열에는 4개의 데이터라인이 할당된다. 데이터라인들은 소스 드라이버 IC의 출력 채널들 각각에 1:1로 접속되므로, 데이터라인의 개수가 감소하면 소스 드라이버 IC의 개수도 줄어들게 된다.
본 발명에 따른 2×1 단위픽셀 배열은 도 6 (A)의 픽셀 구성 1과 같이 그룹화되거나 또는, 도 6 (B)의 픽셀 구성 2와 같이 그룹화될 수 있다.
픽셀 구성 1은 도 6의 (A)와 같이 "┌"자 모양의 제1 단위픽셀(P#1)과 " ┘"자 모양의 제2 단위픽셀(P#2)을 포함하여 그룹화되며, 이 픽셀 그룹 형태로 액정표시패널(10)에 반복적으로 배치된다. 제1 단위픽셀(P#1)은 제1-1 서브픽셀(SP#1-1), 제1-2 서브픽셀(SP#1-2) 및 제1-3 서브픽셀(SP#1-3)을 포함하여 "┌"자 모양으로 배치된다. 제2 단위픽셀(P#2)은 제2-1 서브픽셀(SP#2-1), 제2-2 서브픽셀(SP#2-2) 및 제2-3 서브픽셀(SP#2-3)을 포함하여 "┘"자 모양으로 배치된다.
픽셀 구성 2는 도 6의 (B)와 같이 "└"자 모양의 제1 단위픽셀(P#1)과 "┐"자 모양의 제2 단위픽셀(P#2)을 포함하여 그룹화되며, 이 픽셀 그룹 형태로 액정표시패널(10)에 반복적으로 배치된다. 제1 단위픽셀(P#1)은 제1-1 서브픽셀(SP#1-1), 제1-2 서브픽셀(SP#1-2) 및 제1-3 서브픽셀(SP#1-3)을 포함하여 "└"자 모양으로 배치된다. 제2 단위픽셀(P#2)은 제2-1 서브픽셀(SP#2-1), 제2-2 서브픽셀(SP#2-2) 및 제2-3 서브픽셀(SP#2-3)을 포함하여 "┐"자 모양으로 배치된다.
이러한 픽셀 구성 1 또는 픽셀 구성 2에 의하면, 독특한 단위픽셀 구조에 의해 종래 DRD 구동방식의 문제점인 세로 라인 딤(Dim)을 초래하지 않으면서도 소스 드라이버 IC의 개수를 효과적으로 감소시킬 수 있게 된다. 다만, 이를 위해서는 픽셀 구성 1과 픽셀 구성 2로 구현되는 픽셀군에 2개의 게이트라인들이 할당되어야 한다.
픽셀 구성 1 또는 픽셀 구성 2에 의하면, 서브픽셀의 가로폭이 세로폭에 비해 넓기 때문에 서브픽셀 내의 개구블럭수가 많아지고 그 결과, 패널의 전체적인 개구율이 증가되는 장점이 있다.
도 7 및 도 8은 픽셀 구성 1의 구체적인 접속에 대한 일 예를 보여주고, 도 9 및 도 10은 픽셀 구성 2의 구체적인 접속에 대한 일 예를 보여준다. 도 7 내지 도 10에서는 서브픽셀들과 신호라인들(데이터라인 및 게이트라인)을 접속시키기 위한 TFT들이 횡축(X) 방향으로 일 열로 배열됨과 아울러 종축(Y) 방향으로도 일 열로 배열된다.
이러한 TFT 배열하에서는 도 7의 픽셀 구성 1을 이루는 픽셀군에 종축(Y) 방향으로 순차 배치된 2개의 게이트라인들(G1(1),G1(2))과 횡축(X) 방향으로 순차 배치된 3개의 데이터라인들(D1,D2,D3)이 할당된다.
도 7을 참조하면, 제1-1 서브픽셀(SP#1-1)은 TFT를 통해 제1 데이터라인(D1)과 제1 게이트라인(G1(1)) 사이에 접속되고, 제1-2 서브픽셀(SP#1-2)은 TFT를 통해 제2 데이터라인(D2)과 제1 게이트라인(G1(1)) 사이에 접속되며, 제1-3 서브픽셀(SP#1-3)은 TFT를 통해 제1 데이터라인(D1)과 제2 게이트라인(G1(2)) 사이에 접속된다. 제1-1 서브픽셀(SP#1-1), 제1-2 서브픽셀(SP#1-2) 및 제1-3 서브픽셀(SP#1-3) 각각은 R 데이터(R11)가 인가되는 R 서브픽셀, G 데이터(G11)가 인가되는 G 서브픽셀, 및 B 데이터(B11)가 인가되는 B 서브픽셀일 수 있다.
또한, 제2-1 서브픽셀(SP#2-1)은 TFT를 통해 제2 데이터라인(D2)과 제2 게이트라인(G1(2)) 사이에 접속되고, 제2-2 서브픽셀(SP#2-2)은 TFT를 통해 제3 데이터라인(D3)과 제2 게이트라인(G1(2)) 사이에 접속되며, 제2-3 서브픽셀(SP#2-3)은 TFT를 통해 제3 데이터라인(D3)과 제1 게이트라인(G1(1)) 사이에 접속된다. 제2-1 서브픽셀(SP#2-1), 제2-2 서브픽셀(SP#2-2) 및 제2-3 서브픽셀(SP#2-3) 각각은 R 데이터(R12)가 인가되는 R 서브픽셀, G 데이터(G12)가 인가되는 G 서브픽셀, 및 B 데이터(B12)가 인가되는 B 서브픽셀일 수 있다.
픽셀 구성 1을 이루는 픽셀군은 전술한 도 7과 같이 1개 픽셀군 단위로 반복될 수도 있으나, 화질 보상 측면에서 도 8과 같이 3개 픽셀군 단위로 반복됨이 보다 바람직하다. 도 8에 의하면, 횡축(X) 및 종축(Y) 방향으로 연장되는 각각의 서브픽셀 배열라인마다 R 서브픽셀, G 서브픽셀 및 B 서브픽셀이 모두 포함되게 되므로, 라인 딤(Dim) 개선에 효과적이다.
도 8을 참조하면, 제1-1 서브픽셀(SP#1-1)은 종축(Y) 방향으로 이웃하게 배치된 3개의 픽셀군들에서 서로 다른 색표시를 위한 서브픽셀로 구현되고, 제1-2 서브픽셀(SP#1-2)은 상기 3개의 픽셀군들에서 서로 다른 색표시를 위한 서브픽셀로 구현되며, 제1-3 서브픽셀(SP#1-3)은 상기 3개의 픽셀군들에서 서로 다른 색표시를 위한 서브픽셀로 구현될 수 있다. 또한, 제2-1 서브픽셀(SP#2-1)은 상기 3개의 픽셀군들에서 서로 다른 색표시를 위한 서브픽셀로 구현되고, 제2-2 서브픽셀(SP#2-2)은 상기 3개의 픽셀군들에서 서로 다른 색표시를 위한 서브픽셀로 구현되며, 제2-3 서브픽셀(SP#2-3)은 상기 3개의 픽셀군들에서 서로 다른 색표시를 위한 서브픽셀로 구현될 수 있다. 예컨대, 제1-1 및 제2-1 서브픽셀(SP#1-1,SP#2-1)은 제1 픽셀군에서 R 서브픽셀로, 제2 픽셀군에서 G 서브픽셀로, 제3 픽셀군에서 B 서브픽셀로 구현되고, 제1-2 및 제2-2 서브픽셀(SP#1-2,SP#2-2)은 제1 픽셀군에서 G 서브픽셀로, 제2 픽셀군에서 B 서브픽셀로, 제3 픽셀군에서 R 서브픽셀로 구현되고, 제1-3 및 제2-3 서브픽셀(SP#1-3,SP#2-3)은 제1 픽셀군에서 B 서브픽셀로, 제2 픽셀군에서 R 서브픽셀로, 제3 픽셀군에서 G 서브픽셀로 구현될 수 있다.
도 9의 픽셀 구성 2를 이루는 픽셀군에도 종축(Y) 방향으로 순차 배치된 2개의 게이트라인들(G1(1),G1(2))과 횡축(X) 방향으로 순차 배치된 3개의 데이터라인들(D1,D2,D3)이 할당된다.
도 9를 참조하면, 제1-1 서브픽셀(SP#1-1)은 TFT를 통해 제1 데이터라인(D1)과 제1 게이트라인(G1(1)) 사이에 접속되고, 제1-2 서브픽셀(SP#1-2)은 TFT를 통해 제2 데이터라인(D2)과 제2 게이트라인(G1(2)) 사이에 접속되며, 제1-3 서브픽셀(SP#1-3)은 TFT를 통해 제1 데이터라인(D1)과 제2 게이트라인(G1(2)) 사이에 접속된다. 제1-1 서브픽셀(SP#1-1), 제1-2 서브픽셀(SP#1-2) 및 제1-3 서브픽셀(SP#1-3) 각각은 R 데이터(R11)가 인가되는 R 서브픽셀, G 데이터(G11)가 인가되는 G 서브픽셀, 및 B 데이터(B11)가 인가되는 B 서브픽셀일 수 있다.
또한, 제2-1 서브픽셀(SP#2-1)은 TFT를 통해 제3 데이터라인(D3)과 제2 게이트라인(G1(2)) 사이에 접속되고, 제2-2 서브픽셀(SP#2-2)은 TFT를 통해 제3 데이터라인(D3)과 제1 게이트라인(G1(1)) 사이에 접속되며, 제2-3 서브픽셀(SP#2-3)은 TFT를 통해 제2 데이터라인(D2)과 제1 게이트라인(G1(1)) 사이에 접속된다. 제2-1 서브픽셀(SP#2-1), 제2-2 서브픽셀(SP#2-2) 및 제2-3 서브픽셀(SP#2-3) 각각은 R 데이터(R12)가 인가되는 R 서브픽셀, G 데이터(G12)가 인가되는 G 서브픽셀, 및 B 데이터(B12)가 인가되는 B 서브픽셀일 수 있다.
픽셀 구성 2를 이루는 픽셀군은 전술한 도 9와 같이 1개 픽셀군 단위로 반복될 수도 있으나, 화질 보상 측면에서 도 10과 같이 3개 픽셀군 단위로 반복됨이 보다 바람직하다. 도 10에 의하면, 횡축(X) 및 종축(Y) 방향으로 연장되는 각각의 서브픽셀 배열라인마다 R 서브픽셀, G 서브픽셀 및 B 서브픽셀이 모두 포함되게 되므로, 라인 딤(Dim) 개선에 효과적이다.
도 10을 참조하면, 제1-1 내지 제2-3 서브픽셀(SP#1-1~SP#2-3) 각각은 종축(Y) 방향으로 이웃하게 배치된 3개의 픽셀군들에서 서로 다른 색표시를 위한 서브픽셀로 구현된다. 예컨대, 제1-1 및 제2-1 서브픽셀(SP#1-1,SP#2-1)은 제1 픽셀군에서 R 서브픽셀로, 제2 픽셀군에서 G 서브픽셀로, 제3 픽셀군에서 B 서브픽셀로 구현되고, 제1-2 및 제2-2 서브픽셀(SP#1-2,SP#2-2)은 제1 픽셀군에서 G 서브픽셀로, 제2 픽셀군에서 B 서브픽셀로, 제3 픽셀군에서 R 서브픽셀로 구현되고, 제1-3 및 제2-3 서브픽셀(SP#1-3,SP#2-3)은 제1 픽셀군에서 B 서브픽셀로, 제2 픽셀군에서 R 서브픽셀로, 제3 픽셀군에서 G 서브픽셀로 구현될 수 있다.
도 11 및 도 12는 픽셀 구성 1의 구체적인 접속에 대한 다른 예를 보여주고, 도 13 및 도 14는 픽셀 구성 2의 구체적인 접속에 대한 다른 예를 보여준다. 도 11 내지 도 14에서는 서브픽셀들과 신호라인들(데이터라인 및 게이트라인)을 접속시키기 위한 TFT들이 횡축(X) 방향으로 일 열로 배열됨에 반하여 종축(Y) 방향으로는 지그 재그로 배열된다.
이러한 TFT 배열하에서는 도 11의 픽셀 구성 1을 이루는 픽셀군에 종축(Y) 방향으로 순차 배치된 2개의 게이트라인들(G1(1),G1(2))과 횡축(X) 방향으로 순차 배치된 4개의 데이터라인들(D1,D2,D3,D4)이 할당된다.
도 11을 참조하면, 제1-1 서브픽셀(SP#1-1)은 TFT를 통해 제2 데이터라인(D2)과 제1 게이트라인(G1(1)) 사이에 접속되고, 제1-2 서브픽셀(SP#1-2)은 TFT를 통해 제3 데이터라인(D3)과 제1 게이트라인(G1(1)) 사이에 접속되며, 제1-3 서브픽셀(SP#1-3)은 TFT를 통해 제1 데이터라인(D1)과 제2 게이트라인(G1(2)) 사이에 접속된다. 제1-1 서브픽셀(SP#1-1), 제1-2 서브픽셀(SP#1-2) 및 제1-3 서브픽셀(SP#1-3) 각각은 R 데이터(R11)가 인가되는 R 서브픽셀, G 데이터(G11)가 인가되는 G 서브픽셀, 및 B 데이터(B11)가 인가되는 B 서브픽셀일 수 있다.
또한, 제2-1 서브픽셀(SP#2-1)은 TFT를 통해 제2 데이터라인(D2)과 제2 게이트라인(G1(2)) 사이에 접속되고, 제2-2 서브픽셀(SP#2-2)은 TFT를 통해 제3 데이터라인(D3)과 제2 게이트라인(G1(2)) 사이에 접속되며, 제2-3 서브픽셀(SP#2-3)은 TFT를 통해 제4 데이터라인(D4)과 제1 게이트라인(G1(1)) 사이에 접속된다. 제2-1 서브픽셀(SP#2-1), 제2-2 서브픽셀(SP#2-2) 및 제2-3 서브픽셀(SP#2-3) 각각은 R 데이터(R12)가 인가되는 R 서브픽셀, G 데이터(G12)가 인가되는 G 서브픽셀, 및 B 데이터(B12)가 인가되는 B 서브픽셀일 수 있다.
픽셀 구성 1을 이루는 픽셀군은 전술한 도 11과 같이 1개 픽셀군 단위로 반복될 수도 있으나, 화질 보상 측면에서 도 12와 같이 3개 픽셀군 단위로 반복됨이 보다 바람직하다. 도 12에 의하면, 횡축(X) 및 종축(Y) 방향으로 연장되는 각각의 서브픽셀 배열라인마다 R 서브픽셀, G 서브픽셀 및 B 서브픽셀이 모두 포함되게 되므로, 라인 딤(Dim) 개선에 효과적이다.
도 12를 참조하면, 제1-1 내지 제2-3 서브픽셀(SP#1-1~SP#2-3) 각각은 종축(Y) 방향으로 이웃하게 배치된 3개의 픽셀군들에서 서로 다른 색표시를 위한 서브픽셀로 구현된다. 예컨대, 제1-1 및 제2-1 서브픽셀(SP#1-1,SP#2-1)은 제1 픽셀군에서 R 서브픽셀로, 제2 픽셀군에서 G 서브픽셀로, 제3 픽셀군에서 B 서브픽셀로 구현되고, 제1-2 및 제2-2 서브픽셀(SP#1-2,SP#2-2)은 제1 픽셀군에서 G 서브픽셀로, 제2 픽셀군에서 B 서브픽셀로, 제3 픽셀군에서 R 서브픽셀로 구현되고, 제1-3 및 제2-3 서브픽셀(SP#1-3,SP#2-3)은 제1 픽셀군에서 B 서브픽셀로, 제2 픽셀군에서 R 서브픽셀로, 제3 픽셀군에서 G 서브픽셀로 구현될 수 있다.
도 13의 픽셀 구성 2를 이루는 픽셀군에도 종축(Y) 방향으로 순차 배치된 2개의 게이트라인들(G1(1),G1(2))과 횡축(X) 방향으로 순차 배치된 4개의 데이터라인들(D1,D2,D3,D4)이 할당된다.
도 13을 참조하면, 제1-1 서브픽셀(SP#1-1)은 TFT를 통해 제2 데이터라인(D2)과 제1 게이트라인(G1(1)) 사이에 접속되고, 제1-2 서브픽셀(SP#1-2)은 TFT를 통해 제2 데이터라인(D2)과 제2 게이트라인(G1(2)) 사이에 접속되며, 제1-3 서브픽셀(SP#1-3)은 TFT를 통해 제1 데이터라인(D1)과 제2 게이트라인(G1(2)) 사이에 접속된다. 제1-1 서브픽셀(SP#1-1), 제1-2 서브픽셀(SP#1-2) 및 제1-3 서브픽셀(SP#1-3) 각각은 R 데이터(R11)가 인가되는 R 서브픽셀, G 데이터(G11)가 인가되는 G 서브픽셀, 및 B 데이터(B11)가 인가되는 B 서브픽셀일 수 있다.
또한, 제2-1 서브픽셀(SP#2-1)은 TFT를 통해 제3 데이터라인(D3)과 제2 게이트라인(G1(2)) 사이에 접속되고, 제2-2 서브픽셀(SP#2-2)은 TFT를 통해 제4 데이터라인(D4)과 제1 게이트라인(G1(1)) 사이에 접속되며, 제2-3 서브픽셀(SP#2-3)은 TFT를 통해 제3 데이터라인(D3)과 제1 게이트라인(G1(1)) 사이에 접속된다. 제2-1 서브픽셀(SP#2-1), 제2-2 서브픽셀(SP#2-2) 및 제2-3 서브픽셀(SP#2-3) 각각은 R 데이터(R12)가 인가되는 R 서브픽셀, G 데이터(G12)가 인가되는 G 서브픽셀, 및 B 데이터(B12)가 인가되는 B 서브픽셀일 수 있다.
픽셀 구성 2를 이루는 픽셀군은 전술한 도 13과 같이 1개 픽셀군 단위로 반복될 수도 있으나, 화질 보상 측면에서 도 14와 같이 3개 픽셀군 단위로 반복됨이 보다 바람직하다. 도 14에 의하면, 횡축(X) 및 종축(Y) 방향으로 연장되는 각각의 서브픽셀 배열라인마다 R 서브픽셀, G 서브픽셀 및 B 서브픽셀이 모두 포함되게 되므로, 라인 딤(Dim) 개선에 효과적이다.
도 14를 참조하면, 제1-1 내지 제2-3 서브픽셀(SP#1-1~SP#2-3) 각각은 종축(Y) 방향으로 이웃하게 배치된 3개의 픽셀군들에서 서로 다른 색표시를 위한 서브픽셀로 구현된다. 예컨대, 제1-1 및 제2-1 서브픽셀(SP#1-1,SP#2-1)은 제1 픽셀군에서 R 서브픽셀로, 제2 픽셀군에서 G 서브픽셀로, 제3 픽셀군에서 B 서브픽셀로 구현되고, 제1-2 및 제2-2 서브픽셀(SP#1-2,SP#2-2)은 제1 픽셀군에서 G 서브픽셀로, 제2 픽셀군에서 B 서브픽셀로, 제3 픽셀군에서 R 서브픽셀로 구현되고, 제1-3 및 제2-3 서브픽셀(SP#1-3,SP#2-3)은 제1 픽셀군에서 B 서브픽셀로, 제2 픽셀군에서 R 서브픽셀로, 제3 픽셀군에서 G 서브픽셀로 구현될 수 있다.
도 15는 액정표시패널(10)의 단위픽셀 배치 구성에 맞게 데이터를 맵핑하기 위한 타이밍 콘트롤러(11)의 내부 구성을 보여준다. 도 16은 데이터 인에이블신호(DE)와 내부 데이터 인에이블신호(Internal DE)를 대비하여 보여준다. 그리고, 도 17 및 도 18은 본 발명의 픽셀 구성 1 및 2에 대한 데이터 맵핑의 예들을 보여준다.
도 15를 참조하면, 타이밍 콘트롤러(11)는 라인 메모리(111), 타이밍신호 변조부(112) 및 데이터 정렬부(113)를 구비한다.
라인 메모리(111)는 시스템으로부터 공급되는 디지털 비디오 데이터(RGB)를 1 수평라인분씩 저장한 후, 저장된 각 수평라인분의 데이터를 데이터 정렬부(113)에 순차적으로 공급한다. 여기서, 1 수평라인분은 횡축(X) 방향을 따라 일 열로 배열된 단위픽셀(3개의 서브픽셀로 구성)들에 공급될 데이터의 분량을 의미한다.
타이밍신호 변조부(112)는 도 16과 같이 시스템으로부터 공급되는 데이터 인에이블신호(DE)를 체배하여 내부 데이터 인에이블신호(Internal DE)를 생성한 후, 이 내부 데이터 인에이블신호(Internal DE)를 데이터 정렬부(113)에 공급한다. 내부 데이터 인에이블신호(Internal DE)는 데이터 인에이블신호(DE)에 비해 주파수가 2배 빠르다.
데이터 정렬부(113)는 데이터 인에이블신호(DE)에 동기되어 라인 메모리(111)로부터 입력되는 1 수평라인분의 데이터를, 타이밍신호 변조부(112)로부터의 내부 데이터 인에이블신호(Internal DE)를 기초로 하여 분리 및 재정렬하여 픽셀 구성 1 또는 픽셀 구성 2의 서브픽셀들에 맵핑시킨후, 맵핑된 데이터(RGB)를 데이터 구동회로(12)에 공급한다.
예컨대, 도 7 및 도 11과 같은 픽셀 구성 1을 대상으로, 데이터 인에이블신호(DE)의 #a(a는 양의 정수)에 동기하여 제a 수평라인분(HL#a)의 데이터가 입력될 때, 데이터 정렬부(113)는 도 17의 (B)와 같이 내부 데이터 인에이블신호(Internal DE)의 #a-1을 이용하여 입력 제a 수평라인분(HL#a)의 데이터(Ra1,Ga1,Ba1,Ra2,Ga2,Ba2,Ra3,Ga3,Ba3,Ra4,Ga4,Ba4)로부터 제a-1 수평라인분(HL#a-1)의 데이터(Ra1,Ga1,Ba2,Ra3,Ga3,Ba4)를 분리하여 재정렬함과 아울러, 내부 데이터 인에이블신호(Internal DE)의 #a-2를 이용하여 입력 제a 수평라인분(HL#a)의 데이터(Ra1,Ga1,Ba1,Ra2,Ga2,Ba2,Ra3,Ga3,Ba3,Ra4,Ga4,Ba4)로부터 제a-2 수평라인분(HL#a-2)의 데이터(Ba1,Ra2,Ga2,Ba3,Ra4,Ga4)를 분리하여 재정렬함으로써, 픽셀 구성 1을 이루는 픽셀군의 서브픽셀들에 맵핑시킨다.
도 8 및 도 12와 같은 픽셀 구성 1을 대상으로, 데이터 인에이블신호(DE)의 #1에 동기하여 제1 내지 제3 수평라인분(HL#1~HL#3)의 데이터가 입력될 때, 데이터 정렬부(113)는 도 18의 (B)와 같이 내부 데이터 인에이블신호(Internal DE)의 #1-1을 이용하여 입력 제1 수평라인분(HL#1)의 데이터(R11,G11,B11,R12,G12,B12,R13,G13,B13,R14,G14,B14)로부터 제1-1 수평라인분(HL#1-1)의 데이터(R11,G11,B12,R13,G13,B14)를 분리하여 재정렬함과 아울러, 내부 데이터 인에이블신호(Internal DE)의 #1-2를 이용하여 입력 제1 수평라인분(HL#1)의 데이터(R11,G11,B11,R12,G12,B12,R13,G13,B13,R14,G14,B14)로부터 제1-2 수평라인분(HL#1-2)의 데이터(B11,R12,G12,B13,R14,G14)를 분리하여 재정렬함으로써, 픽셀 구성 1을 이루는 제1 픽셀군의 서브픽셀들에 맵핑시킨다. 그리고, 데이터 정렬부(113)는 도 18의 (B)와 같이 내부 데이터 인에이블신호(Internal DE)의 #2-1을 이용하여 입력 제2 수평라인분(HL#2)의 데이터(R21,G21,B21,R22,G22,B22,R23,G23,B23,R24,G24,B24)로부터 제2-1 수평라인분(HL#2-1)의 데이터(G21,B21,R22,G23,B23,R24)를 분리하여 재정렬함과 아울러, 내부 데이터 인에이블신호(Internal DE)의 #2-2를 이용하여 입력 제2 수평라인분(HL#2)의 데이터(R21,G21,B21,R22,G22,B22,R23,G23,B23,R24,G24,B24)로부터 제2-2 수평라인분(HL#2-2)의 데이터(R21,G22,B22,R23,G24,B24)를 분리하여 재정렬함으로써, 픽셀 구성 1을 이루는 제2 픽셀군의 서브픽셀들에 맵핑시킨다. 그리고, 데이터 정렬부(113)는 도 18의 (B)와 같이 내부 데이터 인에이블신호(Internal DE)의 #3-1을 이용하여 입력 제3 수평라인분(HL#3)의 데이터(R31,G31,B31,R32,G32,B32,R33,G33,B33,R34,G34,B34)로부터 제3-1 수평라인분(HL#3-1)의 데이터(B31,R31,G32,B33,R33,G34)를 분리하여 재정렬함과 아울러, 내부 데이터 인에이블신호(Internal DE)의 #3-2를 이용하여 입력 제3 수평라인분(HL#3)의 데이터(R31,G31,B31,R32,G32,B32,R33,G33,B33,R34,G34,B34)로부터 제3-2 수평라인분(HL#3-2)의 데이터(G31,B32,R32,G33,B34,R34)를 분리하여 재정렬함으로써, 픽셀 구성 1을 이루는 제3 픽셀군의 서브픽셀들에 맵핑시킨다. 도 17의 (B)에서의 데이터 정렬이 RGB-BRG만을 포함하는 데 반해, 도 18의 (B)에서의 데이터 정렬은 RGB-BRG,GBR-RGB,BRG-GBR을 포함한다.
또한, 도 9 및 도 13과 같은 픽셀 구성 2를 대상으로, 데이터 인에이블신호(DE)의 #a(a는 양의 정수)에 동기하여 제a 수평라인분(HL#a)의 데이터가 입력될 때, 데이터 정렬부(113)는 도 17의 (C)와 같이 내부 데이터 인에이블신호(Internal DE)의 #a-1을 이용하여 입력 제a 수평라인분(HL#a)의 데이터(Ra1,Ga1,Ba1,Ra2,Ga2,Ba2,Ra3,Ga3,Ba3,Ra4,Ga4,Ba4)로부터 제a-1 수평라인분(HL#a-1)의 데이터(Ra1,Ba2,Ga2,Ra3,Ba4,Ga4)를 분리하여 재정렬함과 아울러, 내부 데이터 인에이블신호(Internal DE)의 #a-2를 이용하여 입력 제a 수평라인분(HL#a)의 데이터(Ra1,Ga1,Ba1,Ra2,Ga2,Ba2,Ra3,Ga3,Ba3,Ra4,Ga4,Ba4)로부터 제a-2 수평라인분(HL#a-2)의 데이터(Ba1,Ga1,Ra2,Ba3,Ga3,Ga4)를 분리하여 재정렬함으로써, 픽셀 구성 2를 이루는 픽셀군의 서브픽셀들에 맵핑시킨다.
도 10 및 도 14와 같은 픽셀 구성 2를 대상으로, 데이터 인에이블신호(DE)의 #1에 동기하여 제1 내지 제3 수평라인분(HL#1~HL#3)의 데이터가 입력될 때, 데이터 정렬부(113)는 도 18의 (C)와 같이 내부 데이터 인에이블신호(Internal DE)의 #1-1을 이용하여 입력 제1 수평라인분(HL#1)의 데이터(R11,G11,B11,R12,G12,B12,R13,G13,B13,R14,G14,B14)로부터 제1-1 수평라인분(HL#1-1)의 데이터(R11,B12,G12,R13,B14,G14)를 분리하여 재정렬함과 아울러, 내부 데이터 인에이블신호(Internal DE)의 #1-2를 이용하여 입력 제1 수평라인분(HL#1)의 데이터(R11,G11,B11,R12,G12,B12,R13,G13,B13,R14,G14,B14)로부터 제1-2 수평라인분(HL#1-2)의 데이터(B11,G11,R12,B13,G13,R14)를 분리하여 재정렬함으로써, 픽셀 구성 2를 이루는 제1 픽셀군의 서브픽셀들에 맵핑시킨다. 그리고, 데이터 정렬부(113)는 도 18의 (C)와 같이 내부 데이터 인에이블신호(Internal DE)의 #2-1을 이용하여 입력 제2 수평라인분(HL#2)의 데이터(R21,G21,B21,R22,G22,B22,R23,G23,B23,R24,G24,B24)로부터 제2-1 수평라인분(HL#2-1)의 데이터(G21,R22,B22,G23,R24,B24)를 분리하여 재정렬함과 아울러, 내부 데이터 인에이블신호(Internal DE)의 #2-2를 이용하여 입력 제2 수평라인분(HL#2)의 데이터(R21,G21,B21,R22,G22,B22,R23,G23,B23,R24,G24,B24)로부터 제2-2 수평라인분(HL#2-2)의 데이터(R21,B21,G22,R23,B23,G24)를 분리하여 재정렬함으로써, 픽셀 구성 2를 이루는 제2 픽셀군의 서브픽셀들에 맵핑시킨다. 그리고, 데이터 정렬부(113)는 도 18의 (C)와 같이 내부 데이터 인에이블신호(Internal DE)의 #3-1을 이용하여 입력 제3 수평라인분(HL#3)의 데이터(R31,G31,B31,R32,G32,B32,R33,G33,B33,R34,G34,B34)로부터 제3-1 수평라인분(HL#3-1)의 데이터(B31,G32,R32,B33,G34,R34)를 분리하여 재정렬함과 아울러, 내부 데이터 인에이블신호(Internal DE)의 #3-2를 이용하여 입력 제3 수평라인분(HL#3)의 데이터(R31,G31,B31,R32,G32,B32,R33,G33,B33,R34,G34,B34)로부터 제3-2 수평라인분(HL#3-2)의 데이터(G31,R31,B32,G33,R33,B34)를 분리하여 재정렬함으로써, 픽셀 구성 2를 이루는 제3 픽셀군의 서브픽셀들에 맵핑시킨다. 도 17의 (C)에서의 데이터 정렬이 RBG-BGR만을 포함하는 데 반해, 도 18의 (C)에서의 데이터 정렬은 RBG-BGR,GRB-RBG,BGR-GRB을 포함한다.
상술한 바와 같이, 본 발명에 따른 액정표시장치는 종래 DRD 구동방식의 문제점을 픽셀 구성 및 배치의 구조적인 특징으로 극복함으로써, 세로 라인 딤(Dim)을 초래하지 않으면서 소스 드라이버 IC의 개수를 효과적으로 감소시킬 수 있게 된다.
나아가, 본 발명에 따른 액정표시장치는 서브픽셀의 가로폭을 세로폭보다 넓게 함으로써 서브픽셀 내의 개구블럭수를 증가시켜 패널의 전체적인 개구율을 높일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10 : 액정표시패널 11 : 타이밍 콘트롤러
12 : 데이터 구동회로 13 : 게이트 구동회로
111 : 라인 메모리 112 : 타이밍신호 변조부
113 : 데이터 정렬부

Claims (17)

  1. 이웃한 제1 단위픽셀과 제2 단위픽셀을 각각 포함하는 다수의 픽셀군들이 배치되는 액정표시패널; 및
    입력 디지털 비디오 데이터를 상기 픽셀군들 각각의 픽셀 배치 구성에 맞게 정렬하는 타이밍 콘트롤러를 구비하고;
    상기 제1 단위픽셀과 제2 단위픽셀은 각각 3개의 서브픽셀들을 가지며;
    상기 서브픽셀들 각각은 게이트라인이 연장되는 횡축 방향으로의 가로폭이 데이터라인이 연장되는 종축 방향으로의 세로폭에 비해 넓으며;
    상기 픽셀군들 각각에는 상기 종축 방향으로 순차 배치된 제1 및 제2 게이트라인이 할당되는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 서브픽셀들 각각의 가로폭 대 세로폭 비율은 2 : 1.5 인 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 픽셀군들 각각에는 상기 횡축 방향으로 순차 배치된 제1 내지 제3 데이터라인이 할당되고;
    상기 서프픽셀들에 연결되는 TFT들은 상기 횡축 및 종축 방향으로 일 열로 배열되는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 제1 단위픽셀은 제1-1 서브픽셀, 제1-2 서브픽셀 및 제1-3 서브픽셀을 포함하여 "┌"자 모양으로 배치되고;
    상기 제2 단위픽셀은 제2-1 서브픽셀, 제2-2 서브픽셀 및 제2-3 서브픽셀을 포함하여 " ┘"자 모양으로 배치되는 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 제1-1 서브픽셀은 TFT를 통해 상기 제1 데이터라인과 상기 제1 게이트라인에 접속되고;
    상기 제1-2 서브픽셀은 TFT를 통해 상기 제2 데이터라인과 상기 제1 게이트라인에 접속되고;
    상기 제1-3 서브픽셀은 TFT를 통해 상기 제1 데이터라인과 상기 제2 게이트라인에 접속되며;
    상기 제2-1 서브픽셀은 TFT를 통해 상기 제2 데이터라인과 상기 제2 게이트라인에 접속되고;
    상기 제2-2 서브픽셀은 TFT를 통해 상기 제3 데이터라인과 상기 제2 게이트라인에 접속되고;
    상기 제2-3 서브픽셀은 TFT를 통해 상기 제3 데이터라인과 상기 제1 게이트라인에 접속되는 것을 특징으로 하는 액정표시장치.
  6. 제 3 항에 있어서,
    상기 제1 단위픽셀은 제1-1 서브픽셀, 제1-2 서브픽셀 및 제1-3 서브픽셀을 포함하여 "└"자 모양으로 배치되고;
    상기 제2 단위픽셀은 제2-1 서브픽셀, 제2-2 서브픽셀 및 제2-3 서브픽셀을 포함하여 "┐"자 모양으로 배치되는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 제1-1 서브픽셀은 TFT를 통해 상기 제1 데이터라인과 상기 제1 게이트라인에 접속되고;
    상기 제1-2 서브픽셀은 TFT를 통해 상기 제2 데이터라인과 상기 제2 게이트라인에 접속되고;
    상기 제1-3 서브픽셀은 TFT를 통해 상기 제1 데이터라인과 상기 제2 게이트라인에 접속되며;
    상기 제2-1 서브픽셀은 TFT를 통해 상기 제3 데이터라인과 상기 제2 게이트라인에 접속되고;
    상기 제2-2 서브픽셀은 TFT를 통해 상기 제3 데이터라인과 상기 제1 게이트라인에 접속되고;
    상기 제2-3 서브픽셀은 TFT를 통해 상기 제2 데이터라인과 상기 제1 게이트라인에 접속되는 것을 특징으로 하는 액정표시장치.
  8. 제 5 항 또는 제 7 항에 있어서,
    상기 제1-1 및 제2-1 서브픽셀은 R(적색) 서브픽셀이고, 상기 제1-2 및 제2-2 서브픽셀은 G(녹색) 서브픽셀이며, 상기 제1-3 및 제2-3 서브픽셀은 B(청색) 서브픽셀인 것을 특징으로 하는 액정표시장치.
  9. 제 8 항에 있어서,
    상기 제1-1 서브픽셀은 상기 종축 방향으로 이웃하게 배치된 3개의 픽셀군들에서 서로 다른 색표시를 위한 서브픽셀로 구현되고, 상기 제1-2 서브픽셀은 상기 3개의 픽셀군들에서 서로 다른 색표시를 위한 서브픽셀로 구현되며, 상기 제1-3 서브픽셀은 상기 3개의 픽셀군들에서 서로 다른 색표시를 위한 서브픽셀로 구현되고;
    상기 제2-1 서브픽셀은 상기 3개의 픽셀군들에서 서로 다른 색표시를 위한 서브픽셀로 구현되고, 상기 제2-2 서브픽셀은 상기 3개의 픽셀군들에서 서로 다른 색표시를 위한 서브픽셀로 구현되며, 상기 제2-3 서브픽셀은 상기 3개의 픽셀군들에서 서로 다른 색표시를 위한 서브픽셀로 구현되는 것을 특징으로 하는 액정표시장치.
  10. 제 1 항에 있어서,
    상기 픽셀군들 각각에는 상기 횡축 방향으로 순차 배치된 제1 내지 제4 데이터라인이 할당되고;
    상기 서프픽셀들에 연결되는 TFT들은 상기 횡축 방향으로 일 열로 배열되고 상기 종축 방향으로 지그 재그로 배열되는 것을 특징으로 하는 액정표시장치.
  11. 제 10 항에 있어서,
    상기 제1 단위픽셀은 제1-1 서브픽셀, 제1-2 서브픽셀 및 제1-3 서브픽셀을 포함하여 "┌"자 모양으로 배치되고;
    상기 제2 단위픽셀은 제2-1 서브픽셀, 제2-2 서브픽셀 및 제2-3 서브픽셀을 포함하여 " ┘"자 모양으로 배치되는 것을 특징으로 하는 액정표시장치.
  12. 제 11 항에 있어서,
    상기 제1-1 서브픽셀은 TFT를 통해 상기 제2 데이터라인과 상기 제1 게이트라인에 접속되고;
    상기 제1-2 서브픽셀은 TFT를 통해 상기 제3 데이터라인과 상기 제1 게이트라인에 접속되고;
    상기 제1-3 서브픽셀은 TFT를 통해 상기 제1 데이터라인과 상기 제2 게이트라인에 접속되며;
    상기 제2-1 서브픽셀은 TFT를 통해 상기 제2 데이터라인과 상기 제2 게이트라인에 접속되고;
    상기 제2-2 서브픽셀은 TFT를 통해 상기 제3 데이터라인과 상기 제2 게이트라인에 접속되고;
    상기 제2-3 서브픽셀은 TFT를 통해 상기 제4 데이터라인과 상기 제1 게이트라인에 접속되는 것을 특징으로 하는 액정표시장치.
  13. 제 10 항에 있어서,
    상기 제1 단위픽셀은 제1-1 서브픽셀, 제1-2 서브픽셀 및 제1-3 서브픽셀을 포함하여 "└"자 모양으로 배치되고;
    상기 제2 단위픽셀은 제2-1 서브픽셀, 제2-2 서브픽셀 및 제2-3 서브픽셀을 포함하여 "┐"자 모양으로 배치되는 것을 특징으로 하는 액정표시장치.
  14. 제 13 항에 있어서,
    상기 제1-1 서브픽셀은 TFT를 통해 상기 제2 데이터라인과 상기 제1 게이트라인에 접속되고;
    상기 제1-2 서브픽셀은 TFT를 통해 상기 제2 데이터라인과 상기 제2 게이트라인에 접속되고;
    상기 제1-3 서브픽셀은 TFT를 통해 상기 제1 데이터라인과 상기 제2 게이트라인에 접속되며;
    상기 제2-1 서브픽셀은 TFT를 통해 상기 제3 데이터라인과 상기 제2 게이트라인에 접속되고;
    상기 제2-2 서브픽셀은 TFT를 통해 상기 제4 데이터라인과 상기 제1 게이트라인에 접속되고;
    상기 제2-3 서브픽셀은 TFT를 통해 상기 제3 데이터라인과 상기 제1 게이트라인에 접속되는 것을 특징으로 하는 액정표시장치.
  15. 제 12 항 또는 제 14 항에 있어서,
    상기 제1-1 및 제2-1 서브픽셀은 R(적색) 서브픽셀이고, 상기 제1-2 및 제2-2 서브픽셀은 G(녹색) 서브픽셀이며, 상기 제1-3 및 제2-3 서브픽셀은 B(청색) 서브픽셀인 것을 특징으로 하는 액정표시장치.
  16. 제 15 항에 있어서,
    상기 제1-1 서브픽셀은 상기 종축 방향으로 이웃하게 배치된 3개의 픽셀군들에서 서로 다른 색표시를 위한 서브픽셀로 구현되고, 상기 제1-2 서브픽셀은 상기 3개의 픽셀군들에서 서로 다른 색표시를 위한 서브픽셀로 구현되며, 상기 제1-3 서브픽셀은 상기 3개의 픽셀군들에서 서로 다른 색표시를 위한 서브픽셀로 구현되고;
    상기 제2-1 서브픽셀은 상기 3개의 픽셀군들에서 서로 다른 색표시를 위한 서브픽셀로 구현되고, 상기 제2-2 서브픽셀은 상기 3개의 픽셀군들에서 서로 다른 색표시를 위한 서브픽셀로 구현되며, 상기 제2-3 서브픽셀은 상기 3개의 픽셀군들에서 서로 다른 색표시를 위한 서브픽셀로 구현되는 것을 특징으로 하는 액정표시장치.
  17. 제 1 항에 있어서
    상기 타이밍 콘트롤러는,
    상기 입력 디지털 비디오 데이터를 1 수평라인분씩 저장한 후, 상기 저장된 각 수평라인분의 데이터를 순차적으로 출력하는 라인 메모리;
    외부로부터 입력되는 데이터 인에이블신호를 변조하여 상기 데이터 인에이블신호보다 주파수가 2배 빠른 내부 데이터 인에이블신호를 생성하여 출력하는 타이밍신호 변조부; 및
    상기 데이터 인에이블신호에 동기되어 상기 라인 메모리로부터 입력되는 1 수평라인분의 데이터를, 상기 타이밍신호 변조부로부터의 내부 데이터 인에이블신호를 기초로 하여 분리 및 재정렬하여 상기 픽셀군들 각각의 픽셀 배치 구성에 맞게 맵핑시키는 데이터 정렬부를 구비하는 것을 특징으로 하는 액정표시장치.
KR1020110069554A 2011-03-04 2011-07-13 액정표시장치 KR101826352B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110019450 2011-03-04
KR20110019450 2011-03-04

Publications (2)

Publication Number Publication Date
KR20120100672A true KR20120100672A (ko) 2012-09-12
KR101826352B1 KR101826352B1 (ko) 2018-02-09

Family

ID=47110359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110069554A KR101826352B1 (ko) 2011-03-04 2011-07-13 액정표시장치

Country Status (1)

Country Link
KR (1) KR101826352B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105225652A (zh) * 2015-11-06 2016-01-06 京东方科技集团股份有限公司 一种显示装置的驱动方法、装置及显示装置
WO2020015099A1 (zh) * 2018-07-17 2020-01-23 惠科股份有限公司 像素层结构以及显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105225652A (zh) * 2015-11-06 2016-01-06 京东方科技集团股份有限公司 一种显示装置的驱动方法、装置及显示装置
CN105225652B (zh) * 2015-11-06 2017-12-08 京东方科技集团股份有限公司 一种显示装置的驱动方法、装置及显示装置
WO2020015099A1 (zh) * 2018-07-17 2020-01-23 惠科股份有限公司 像素层结构以及显示面板

Also Published As

Publication number Publication date
KR101826352B1 (ko) 2018-02-09

Similar Documents

Publication Publication Date Title
US9570020B2 (en) Display device having subpixels of four colors in each pixel
TWI489438B (zh) 液晶顯示裝置及其驅動方法
KR102279353B1 (ko) 표시패널
KR101127593B1 (ko) 액정 표시 장치
EP3086313A1 (en) Liquid crystal display
US10049629B2 (en) Display device capable of low-speed driving and method of driving the same
US20140320478A1 (en) Display Device For Low Speed Drive And Method For Driving The Same
CN101995722A (zh) 液晶显示器
KR20130071206A (ko) 액정표시장치 및 그 구동방법
KR102148479B1 (ko) 액정표시장치
KR101926521B1 (ko) 액정 표시 장치
KR102134320B1 (ko) 액정표시장치
KR101577830B1 (ko) 액정표시장치
KR101826352B1 (ko) 액정표시장치
KR101985245B1 (ko) 액정표시장치
KR102009441B1 (ko) 액정표시장치
KR102244985B1 (ko) 표시패널
KR20130073667A (ko) 액정표시장치와 그를 이용한 입체영상 표시장치
KR20110107585A (ko) 액정 표시장치 및 구동방법
KR101667048B1 (ko) 액정표시장치
KR20100007601A (ko) 액정표시장치
KR102200467B1 (ko) 표시패널 및 이를 포함하는 액정표시장치
KR102106127B1 (ko) 액정표시장치와 이의 구동방법
KR102169963B1 (ko) 액정표시장치 및 이의 도트 인버전 제어방법
KR20170000883A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right