CN102487125B - 介电组合物 - Google Patents

介电组合物 Download PDF

Info

Publication number
CN102487125B
CN102487125B CN201110392847.5A CN201110392847A CN102487125B CN 102487125 B CN102487125 B CN 102487125B CN 201110392847 A CN201110392847 A CN 201110392847A CN 102487125 B CN102487125 B CN 102487125B
Authority
CN
China
Prior art keywords
dielectric
poly
dielectric material
additive
surface tension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110392847.5A
Other languages
English (en)
Other versions
CN102487125A (zh
Inventor
吴贻良
Y·王
柳平
胡南星
A·维格勒斯沃斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of CN102487125A publication Critical patent/CN102487125A/zh
Application granted granted Critical
Publication of CN102487125B publication Critical patent/CN102487125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/478—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a layer of composite material comprising interpenetrating or embedded materials, e.g. TiO2 particles in a polymer matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种电子器件，例如薄膜晶体管，包括衬底和由介电组合物形成的介电层。所述介电组合物包括介电材料和低表面张力添加剂。该低表面张力添加剂使得形成具有更少针孔和更高器件成品率的薄的平滑介电层。在具体实施方案中，所述介电材料包括k较低的介电材料和k较高的介电材料。当沉积时，k较低的介电材料和k较高的介电材料形成分离相。

Description

介电组合物
技术领域
本文公开的内容在多个实施方案中涉及包括介电层的薄膜晶体管(TFT)和/或其他电子器件。所述介电层由本文所述的介电组合物形成，该介电组合物包括低表面张力添加剂。其使得最终的介电层更薄更平滑并具有更少的针孔。
背景技术
TFT通常由衬底上的以下物质组成：导电栅电极、源电极和漏电极、分隔所述栅电极与源电极和漏电极的电绝缘栅介电层和与所述栅介电层接触并跨接源电极和漏电极的半导体层。其性能可由整个晶体管的场效应迁移率和通电/断电比例来确定。希望得到高迁移率和高通电/断电比例。
有机薄膜晶体管(OTFT)可用于一些应用，例如射频识别(RFID)标识和用于显示器——例如标识牌、阅读器和液晶显示器——的底板切换电路，其中高切换速率和/或高密度不是必要的。其还具有吸引人的机械特性，例如外形小巧、轻质和柔性。
有机薄膜晶体管可通过使用低成本的基于溶液的图案化和沉积技术制得，例如旋涂法、溶液浇铸法、浸涂法、刻版/丝网印刷法、苯胺印刷法、凹版印刷法、胶版印刷法、喷墨印刷法、微接触印刷法等，或这些方法的结合。与制作用于电子器件的基于硅的薄膜晶体管电路时使用的复杂光刻法相比，上述方法通常更简单且更廉价。为了在薄膜晶体管电路的制造中能够使用这些基于溶液的方法，需要可溶液加工的材料。
在这方面，栅介电层可通过这些基于溶液的方法形成。然而，这样形成的栅介电层应当没有针孔并具有低表面粗糙度(或高表面平滑度)、低漏泄电流、高介电常数、高击穿电压，更好地粘附至栅电极，室温时在溶液中稳定，并提供其他功能。其还应与半导体材料相容，因为介电层和有机半导体层之间的界面对TFT的性能有决定性的影响。
有利的是提供轻的、平滑且无针孔的介电层。还有利的是制备该介电层的介电组合物。
发明内容
在一些实施方案中，公开了电子器件和用于制造该电子器件的方法。一般而言，介电层由本文所述的介电组合物制得，该介电组合物包括低表面张力添加剂。该组合物使得生成的介电层更薄更平滑，同时保持无针孔。所述电子器件包括由这种介电组合物形成的介电层。在一些实施方案中，该电子器件是薄膜晶体管，特别是柔性衬底——例如低成本的聚对苯二甲酸乙二酯(PET)——上的薄膜晶体管。
在一些实施方案中，公开了制作电子器件的方法。将一种介电组合物沉积于衬底上。该介电组合物包括介电材料和低表面张力添加剂。任选地加热该介电组合物以使其固化，从而在所述衬底上形成介电层。衬底上也可形成半导体层。
所述低表面张力添加剂的存在量可为介电材料的约0.0001至约3.0wt％。
该低表面张力添加剂可选自改性聚硅氧烷、碳氟改性聚合物和丙烯酸酯共聚物。在某些实施方案中，所述改性聚硅氧烷是聚醚改性的丙烯酸官能聚硅氧烷、聚醚-聚酯改性的羟基官能聚硅氧烷或聚丙烯酸酯改性的羟基官能聚硅氧烷。
低表面张力添加剂可包括羟基官能团和硅氧烷官能团。
所述介电组合物还可包括交联剂。
在某些实施方案中，介电材料包括k较低的介电材料和k较高的介电材料。k较低的介电材料的介电常数可小于4.0。k较高的介电材料的介电常数可为4.0以上。在一些具体实施方案中，k较低的介电材料为聚(甲基硅倍半氧烷(silsesquioxane))，k较高的介电材料为聚(乙烯基苯酚)。在其他实施方案中，k较低的介电材料选自聚苯乙烯、聚硅氧烷、聚硅倍半氧烷、聚亚苯基、聚(1，3-丁二烯)、聚(α-乙烯基萘)、聚丙烯、聚异戊二烯、聚异丁烯、聚乙烯、聚(4-甲基-1-戊烯)、聚(对二甲苯)、聚(甲基丙烯酸环己酯)、聚(丙基异丁烯酰基POSS-共-甲基丙烯酸甲酯)、聚(丙基异丁烯酰基POSS-共-苯乙烯)、聚(苯乙烯基POSS-共-苯乙烯)和聚(肉桂酸乙烯酯)；k较高的介电材料选自聚酰亚胺、聚酯、聚醚、聚丙烯酸酯、聚乙烯基化合物、聚酮、聚砜和玻璃分子化合物(molecular glass compound)。
介电组合物还可包括热产酸剂(thermal acid generator)或光产酸剂(photoacid generator)。
介电层的厚度可为约10nm至约1000nm。该厚度比类似的现有技术的介电层低得多。介电层还可具有小于10nm的表面粗糙度。
在一些实施方案中，还公开了一种介电组合物，其包括介电材料和低表面张力添加剂，其中该添加剂降低由介电材料形成的介电层的针孔密度和表面粗糙度。
低表面张力添加剂可选自改性聚硅氧烷、碳氟改性聚合物和丙烯酸酯聚合物。在某些实施方案中，所述改性聚硅氧烷是聚醚改性的丙烯酸官能聚硅氧烷、聚醚-聚酯改性的羟基官能聚硅氧烷或聚丙烯酸酯改性的羟基官能聚硅氧烷。
介电组合物还可包括交联剂。
介电材料可包括k较低的介电材料和k较高的介电材料，其中k较低的介电材料和k较高的介电材料可在同一溶剂中混溶。在某些实施方案中，k较低的介电材料为聚(甲基硅倍半氧烷)，k较高的介电材料为聚(乙烯基苯酚)。
在其他实施方案中，公开了包括介电层的电子器件。所述介电层的厚度小于1000nm，并包括低表面张力添加剂和介电材料。该低表面张力添加剂的存在量为介电材料的约0.0001至约1.0wt％。
以下对本文公开的这些和其他非限制性特征作更具体的公开。
附图说明
以下是附图的简要说明，给出这些说明是为了阐明本文公开的示例性实施方案，而不是为了对这些实施方案进行限制。
图1代表本发明TFT的第一个实施方案。
图2代表本发明TFT的第二个实施方案。
图3代表本发明TFT的第三个实施方案。
图4代表本发明TFT的第四个实施方案。
图5是对比介电膜的显微照片。
图6是根据本发明形成的介电膜的显微照片。
图7是具有本发明介电层的晶体管的I-V曲线图。
具体实施方式
通过参考附图，可更彻底地理解本文公开的组件、方法和装置。这些图只是基于方便并容易地说明本文公开的内容而作的图示，因此并非意欲给出所述器件或其组件的相对大小和尺寸和/或限定或限制示例性实施方案的范围。
虽然为了清楚的目的在以下说明书中使用了特定的术语，但这些术语仅意在指明在附图中为了示例说明而选的实施方案的具体结构，而非限定或限制本发明的范围。在附图和以下的说明书中，应理解为相似的数字标记表示相似功能的组件。
连同数量使用的修饰语“约”包括所述数值在内并具有上下文中所指的含义(例如，其至少包括与具体数量的测量相关的误差程度)。当修饰语“约”用于范围的上下文时，还应看作其公开了由两个端点的绝对数值限定的范围。例如，范围“约2至约10”还公开了范围“2至10”。
本文所用的术语“包括”要求述及的组件存在，并允许其他组件存在。术语“包括”应解释为包含术语“由...组成”，后者只允许述及的组件和可能由制备该组件所产生的任意杂质存在。
术语“室温”指的是20℃至25℃的温度。
图1示例说明了本发明的底-栅底接触式(bottom-gatebottom-contact)TFT构造。TFT 10包括衬底16和与之接触的栅电极18以及栅介电层14。这里描绘的栅电极18在衬底16的上方，但栅电极也可位于衬底内的凹陷中。重要的是所述栅介电层14将栅电极18与源电极20、漏电极22和半导体层12分隔开。所述半导体层12覆盖源电极20和漏电极22并位于其之间。半导体在源电极20和漏电极22之间具有一段沟道长度。
图2示例说明了本发明的另一个底-栅顶接触式(bottom-gatetop-contact)TFT构造。TFT 30包括衬底36和与之接触的栅电极38以及栅介电层34。半导体层32置于该栅介电层34的上方并将其与源电极和漏电极40和42分隔开。
图3示例说明了本发明的底-栅底接触式(bottom-gatebottom-contact)TFT构造。TFT 50包括衬底56，其也作为栅电极并与栅介电层54接触。源电极60、漏电极62和半导体层52置于该栅介电层54之上。
图4示例说明了本发明的顶-栅顶接触式(top-gate top-contact)TFT构造。TFT70包括衬底76和与之接触的源电极80、漏电极82和半导体层72。所述半导体层72覆盖源电极和漏电极80和82并位于其之间。栅介电层74在半导体层72的上方。栅电极78在栅介电层74的上方且不与半导体层72接触。
本发明的一些方面涉及一种电子器件(例如，薄膜晶体管)，其包括一个介电层，该介电层包括低表面张力添加剂。在某些实施方案中，所述介电层是单一的均相层，或换句话说，不是由多种相分离的材料组成。本发明的其他方面涉及包括相分离的介电结构的电子器件，所述介电结构包括低表面张力添加剂。在薄膜晶体管的上下文中，介电结构也可称为“栅电介质”。介电层(相分离的或均相的结构)可用于任意合适的电子器件中。除了薄膜晶体管之外，其他类合适的电子器件类型包括，例如嵌入式电容器和电致发光灯。
通常优选薄且平滑、也无针孔的介电层。在许多应用中，电路设计需要足够的晶体管通电电流(Id)。一种提高电流的方法是使用具有高场效应迁移率(μ)的半导体。另一种方法是提高介电层的电容(Ci)。电容Ci与介电常数ε成正比，与介电层的厚度d成反比。降低介电层厚度可增加电容从而增加通电电流。然而，降低介电层厚度也会增加针孔的数目，导致高漏泄电流和/或低器件成品率。现有介电层通常需要涂敷为400nm至500nm的厚度以获得无针孔介电层。
在制作本发明的介电结构时，制备了一种介电组合物，其包括介电材料和低表面张力添加剂。该低表面张力添加剂的存在降低了针孔密度并提高了器件成品率，同时得到薄得多且具有明显更低表面粗糙度的介电层。所述介电组合物还可包括交联剂、热产酸剂或光产酸剂和/或溶剂或液体。
在一些实施方案中，可使用任意合适的绝缘材料作为介电材料。在其他实施方案中，介电材料为可热交联介电材料。术语“可热交联”指的是介电材料包括加热时可与另外的交联剂或与介电材料本身的其他官能团反应以形成交联网络的官能团。介电材料可包括两种或更多种具有不同介电常数的不同材料。例如，介电材料可包括一种k较低的介电材料和一种k较高的介电材料。
在介电组合物和相分离的介电结构中，术语“k较低的介电材料”和“k较高的介电材料”用于区别两类材料(基于介电常数)。
在一些实施方案中，k较低的介电材料是电绝缘的并与器件的半导体层相容或具有良好的相容性。术语“相容”和“相容性”指的是当半导体层接近或接触富含k较低的介电材料的表面时其电性能运行的良好程度。
在一些实施方案中，k较低的介电材料具有疏水表面，从而可呈现出令人满意的至极优的与聚噻吩半导体聚合物的相容性。在一些实施方案中，k较低的介电材料的介电常数为例如小于4.0、或小于约3.5、或特别地小于约3.0。k较低的介电材料可具有非极性或弱极性基团，例如甲基、亚苯基、乙烯基、Si-C、Si-O-Si等。在一些具体实施方案中，k较低的介电材料为聚合物。代表性的k较低的介电聚合物包括但不限于均聚物，例如聚苯乙烯、聚(4-甲基苯乙烯)、聚(氯苯乙烯)、聚(α-甲基苯乙烯)、聚硅氧烷(例如聚(二甲基硅氧烷)和聚(二苯基硅氧烷))、聚硅倍半氧烷(例如聚(乙基硅倍半氧烷)、聚(甲基硅倍半氧烷)和聚(苯基硅倍半氧烷))、聚亚苯基、聚(1，3-丁二烯)、聚(α-乙烯基萘)、聚丙烯、聚异戊二烯、聚异丁烯、聚乙烯、聚(4-甲基-1-戊烯)、聚(对二甲苯)、聚(甲基丙烯酸环己酯)、聚(丙基异丁烯酰基POSS-共-甲基丙烯酸甲酯)、聚(丙基异丁烯酰基POSS-共-苯乙烯)、聚(苯乙烯基POSS-共-苯乙烯)、聚(肉桂酸乙烯酯)等。在具体实施方案中，k较低的介电聚合物是聚硅倍半氧烷、特别是聚(甲基硅倍半氧烷)。所述介电常数在室温和1kHz频率下测量。在其他实施方案中，k较低的介电材料是分子化合物，例如玻璃分子化合物。
在一些实施方案中，当铸塑成膜时，k较低的介电聚合物的表面具有低表面能。为了表征表面能，可使用前进水接触角。高接触角表示低表面能。在一些实施方案中，接触角为80度以上、或高于约90度、或特别地高于约95度。
在一些实施方案中，k较高的介电材料是电绝缘的且包含极性基团，例如羟基、氨基、氰基、硝基、C＝O基等。在一些实施方案中，k较高的介电材料的介电常数为4.0以上、5.0以上、或特别地6.0以上。在一些具体实施方案中，k较高的介电材料是聚合物。一般类型的k较高的介电聚合物可包括聚酰亚胺、聚酯、聚醚、聚丙烯酸酯、聚乙烯基化合物、聚酮和聚砜。具体的代表性k较高的介电聚合物包括但不限于均聚物，例如聚(4-乙烯基苯酚)(PVP)、聚(乙烯醇)和聚(甲基丙烯酸2-羟乙酯)(PHEMA)、氰乙基化聚(乙烯醇)(PVA)、氰乙基化纤维素、聚(偏二氟乙烯)(PVDF)、聚(乙烯基吡啶)、其共聚物等。在一些实施方案中，k较高的介电材料为PVP、PVA或PHEMA。在其他实施方案中，k较高的介电材料是分子化合物，例如玻璃分子化合物。
在一些实施方案中，当铸塑成膜时，k较高的介电聚合物具有高表面能。关于前进水接触角，该角度为例如小于80度、或小于约60度、或小于约50度。
在一些实施方案中，k较高的介电材料相对于k较低的介电材料的介电常数的量级差为至少约0.5、或至少约1.0、或至少约2.0，例如约0.5至约200。
在一些实施方案中，介电结构的总介电常数为大于约4.0、或大于约5.0、特别地大于约6.0。总介电常数可用金属/介电结构/金属电容器表征。特别地对于薄膜晶体管的应用，在实施方案中高的总介电常数是比较理想的，这样器件可在相对低的电压下运行。
在具体实施方案中，介电材料是k较低的介电材料和k较高的介电材料的结合物。所述k较低的介电材料为聚(甲基硅倍半氧烷)，k较高的介电材料为聚(乙烯基苯酚)。
在介电组合物中可使用任意合适的低表面张力添加剂以形成介电层。低表面张力添加剂是能够在动态和静态条件下降低介电组合物和/或介电层的表面张力的添加剂。其使得介电组合物/层获得最佳的润湿和流平效果。所述低表面张力添加剂的存在量可为介电材料的约0.0001至约3.0wt％，包括约0.0001至约1.0wt％。在某些实施方案中，低表面张力添加剂不参与介电材料的任何交联。在其他实施方案中，低表面张力添加剂也可与介电材料交联，以保持其在介电层中的存在。某些官能团——例如羟基或羧基——可存在于低表面张力添加剂中以实现低表面张力添加剂与介电材料的交联。
在一些实施方案中，低表面张力添加剂包含羟基、硅氧烷(-SiR2O-)、碳氟化合物和/或丙烯酸官能团。在某些实施方案中，低表面张力添加剂是改性聚硅氧烷、碳氟改性聚合物或丙烯酸酯共聚物。在一些具体的实施方案中，低表面张力添加剂包含羟基官能团和硅氧烷官能团。
在某些实施方案中，低表面张力添加剂为改性聚硅氧烷。该改性聚硅氧烷可为聚醚改性的丙烯酸官能聚硅氧烷、聚醚-聚酯改性的羟基官能聚硅氧烷或聚丙烯酸酯改性的羟基官能聚硅氧烷。示例性的低表面张力添加剂包括购自BYK的SILCLEAN添加剂。BYK-SILCLEAN 3700为乙酸甲氧基丙酯溶剂中的羟基官能硅酮改性的聚丙烯酸酯。BYK-SILCLEAN 3710为聚醚改性的丙烯酰基官能聚二甲基硅氧烷。BYK-SILCLEAN 3720为甲氧基丙醇溶剂中的聚醚改性的羟基官能聚二甲基硅氧烷。
在其他实施方案中，低表面张力添加剂为碳氟改性聚合物、小分子碳氟化合物、聚合碳氟化合物等。示例性的碳氟改性分子添加剂或聚合物添加剂包括氟代烷基羧酸、AFCONA-3037、AFCONA-3772、AFCONA-3777、AFCONA-3700等。
在其他实施方案中，低表面张力添加剂为丙烯酸酯共聚物。示例性的丙烯酸酯聚合物或共聚物添加剂包括购自King Industries的添加剂，例如L-1984、LAP-10、LAP-20等。
低表面张力添加剂不同于用于形成介电层的介电材料。一种区别添加剂和介电材料的方法是介电组合物中的浓度差别。如前所述，添加剂不多于介电材料的3.0wt％。
交联剂可存在于介电组合物中。当介电组合物包括两种或更多种材料时，例如固化期间可分离成两相或更多相的k较高的介电材料和k较低的介电材料，交联剂使得整个相的k较高的介电材料和k较低的介电材料之间发生交联。其他材料可加入介电组合物中。代表性的交联剂包括聚(三聚氰胺-共-甲醛)树脂、噁唑啉官能交联剂、嵌段聚异氰酸酯、某些二胺化合物、二硫醇化合物、二异氰酸酯等。
热产酸剂也可存在于介电组合物中。所述热产酸剂在受热时产生酸，催化介电材料的交联以形成具有良好机械特性和电学特性的交联介电层。热产酸剂通常在介电组合物中还应具有良好的保存期。
在一些具体的实施方案中，热产酸剂为烃基磺酸。术语“烃基”指的是包含氢和碳且可被取代的基团。示例性的烃基磺酸包括十二烷基苯磺酸、对甲苯磺酸和烷基萘二磺酸。热产酸剂可为胺基封端或胺中和的烃基磺酸。市售可得的热产酸剂包括5225、2501、2107和3483，其全部可购自KingIndustries。热产酸剂在介电层或介电组合物中的存在量可为不含液体的介电层或介电组合物的重量的约0.001至约3wt％，包括约0.1至约2wt％。
或者，光产酸剂可存在于介电组合物中以催化介电材料的交联。光产酸剂是当其暴露于可见光时能产生酸的化合物。示例性的光产酸剂包括(4-氯苯基)二苯基锍三氟甲基磺酸盐(triflate)、(4-碘苯基)二苯基锍三氟甲基磺酸盐、(4-甲氧基苯基)二苯基锍三氟甲基磺酸盐、(4-苯氧基苯基)二苯基锍三氟甲基磺酸盐、(4-叔丁基苯基)二苯基锍三氟甲基磺酸盐、2-(4-甲氧基苯乙烯基)-4，6-二(三氯甲基)-1，3，5-三嗪、二(4-叔丁基苯基)碘鎓对甲苯磺酸盐、二(4-叔丁基苯基)碘鎓全氟-1-丁磺酸盐、二苯基碘鎓六氟磷酸盐、二苯基碘鎓对甲苯磺酸盐、N-羟基-5-降冰片烯-2，3-二酰胺全氟-1-丁磺酸盐、N-羟基萘二甲酰亚胺三氟甲基磺酸盐、三芳基锍六氟磷酸盐、三苯基锍全氟-1-丁磺酸盐、三(4-叔丁基苯基)锍全氟-1-丁磺酸盐等。
一种、两种或更多种合适的流体可用于介电组合物中使用的液体(其促进液态沉积)或溶剂。在一些实施方案中，所述液体/溶剂能溶解k较低的介电聚合物和k较高的介电聚合物。代表性的液体包括但不限于，水；醇类，例如甲醇、乙醇、丙醇、丁醇、戊醇、己醇、乙二醇、丙二醇醚(dowanol)和甲氧基乙醇；乙酸酯类，例如乙酸乙酯和丙二醇单乙醚乙酸酯；酮类，例如甲基异丁基酮、甲基异戊基酮、丙酮、甲基乙基酮和甲基丙基酮；醚类，例如石油醚、四氢呋喃和甲基叔丁基醚；烃类，例如己烷、环己烷、环戊烷、十六烷和异辛烷；芳烃类，例如甲苯、二甲苯、乙基苯和1，3，5-三甲基苯；氯化溶剂，例如氯仿、二氯甲烷、二氯乙烷、氯苯、二氯苯和三氯苯；和其他溶剂，例如二甲基亚砜、三氟乙酸、乙腈、二甲基甲酰胺、二甲基乙酰胺、吡啶和N-甲基-α-吡咯烷酮。所述液体/溶剂可为介电组合物的约0至约98wt％，包括约50wt％至约90wt％。
还可任选地包括无机纳米颗粒以提高介电层的总介电常数。这些纳米颗粒不与介电聚合物反应，并通常分散在整个介电层中。所述纳米颗粒的粒径为约3nm至约500nm、或约3nm至约100nm。可使用任意合适的无机纳米颗粒。示例性的纳米颗粒包括金属纳米颗粒，例如Au、Ag、Cu、Cr、Ni、Pt和Pd；金属氧化物纳米颗粒，例如Al2O3、TiO2、ZrO2、La2O3、Y2O3、Ta2O5、ZrSiO4、SrO、SiO、SiO2、MgO、CaO、HfSiO4、BaTiO3、和HfO2；和其他无机纳米颗粒，例如ZnS和Si3N4。添加无机纳米颗粒具有多个优点。首先，可提高总的栅介电层的介电常数。其次，添加金属纳米颗粒时，该颗粒可起到作为电子阱以降低栅介电层的栅漏的作用。
当存在于介电组合物中时，上述组分各自的浓度在组合物的约0.001至约99重量％范围内变化。k较低的介电材料的浓度为，例如约0.1至约30重量％、或约1至约20重量％。k较高的介电材料的浓度为，例如约0.1至约50重量％、或约5至约30重量％。交联剂的浓度取决于介电聚合物的浓度。交联剂与介电聚合物的比例为，例如约1∶99至约50∶50、或约5∶95至约30∶70重量。催化剂与介电聚合物的比例为，例如约1∶9999至约5∶95、或1∶999至约1∶99重量。无机纳米颗粒可为，例如约0.5至约30重量％、或约1至约10重量％。
在一些实施方案中，k较低的介电材料和k较高的介电材料在介电组合物中不是相分离的。短语“不是相分离”表示k较低的介电材料和k较高的介电材料在液体中溶解。术语“溶解”表示k较低的介电材料和k较高的介电材料在液体中的完全溶解或部分溶解。在某些温度、压力和组成范围内，k较低的介电聚合物、k较高的介电聚合物和液体可混溶以形成单一相。所述温度范围为，例如0至150℃、特别是约室温。所述压力通常为约1个大气压。在液态沉积之前的介电组合物中，k较低的介电材料和k较高的介电材料的存在量可为，例如约0.1至约98重量％、或约0.5至约50重量％，基于k较低的介电聚合物、k较高的介电聚合物和液体的总重量计。k较低的介电材料与k较高的介电材料之间的比例可为，例如约1∶99至99∶1、或约5∶95至约95∶5、特别是约10∶90至约40∶60(各比例中列举的第一个数值代表k较低的介电聚合物)。
在液态沉积之前k较低的介电聚合物、k较高的介电材料和液体混溶形成单一相(通常为澄清溶液)的实施方案中，所述单一相可通过光散射技术或无需借助任何工具以肉眼直观确认。
在一些实施方案中，在液态沉积之前，介电组合物可包含k较低的介电材料和/或k较高的介电聚合物的聚集体。这些聚集体的尺寸可为例如小于可见光的波长、或小于100nm、特别是小于50nm。就本发明而言，这些聚集体如果存在于介电组合物中，则不被看作是相分离的结果或是相分离的；此外，不将这些聚集体看作“第一相”和/或“第二相”。
将介电组合物液态沉积于衬底上。可采用任意合适的液态沉积技术。在一些实施方案中，所述液态沉积包括覆层涂敷法，例如旋涂法、刮刀涂布法、棒式涂布(rod coating)法、浸涂法等；和印刷法，例如丝网印刷法、喷墨印刷法、压印法、模版印刷法、丝网印刷法、凹版印刷法、苯胺印刷法；等。
在一些实施方案中，液态沉积可一步实现。术语“一步”指的是由一个介电组合物同时液态沉积成第一和第二介电材料。这不同于制作常规双层介电结构的方法——其中两个不同的介电材料是由两个不同的介电组合物分别液态沉积而成。“一步”中的“步”不同于术语“遍”。在一些实施方案中，为了增加介电结构的厚度，在介电组合物的一步沉积过程中可操作多于1遍。
在制作介电结构时，本发明的方法包括引起k较低的介电材料和k较高的介电材料的相分离以形成包括两相的介电结构。术语“引起”包括在液体蒸发时液态沉积过程中自发出现相分离。术语“引起”还包括在液态沉积过程中或之后外部辅助促进相分离。加热介电组合物以使其固化，从而形成介电层。
“第一相”和“第二相”中的术语“相”表示材料的一个或多个域，其中性质例如化学组成相对一致。因此，术语“界面”指的是在相分离的介电结构中的第一相和第二相之间的区，其中存在组成梯度。在一些实施方案中，介电结构包括以下序列：第一相、任选的中间相和第二相。
在一些实施方案中，本发明相分离的介电结构的“相分离”性质由第一相和第二相的任意以下可能的代表性形态示出：(1)存在于第一相(以层的形式)和第二相(以层的形式)之间的中间相(以层的形式)；(2)一相在另一相的连续基质中形成多个“点”；(3)一相在另一相的连续基质中形成多个棒形单元(例如圆柱)；和(4)一相互渗至另一相以形成双连续区域。在一些实施方案中，可存在形态(2)、(3)或(4)，但不可存在(1)。
就第一相和第二相形态而言，本发明相分离的介电结构的“相分离”性质可由例如以下的多种分析方法测定：介电结构表面和截面的扫描电子显微镜(SEM)和原子力显微镜(AFM)分析；介电结构截面的透射电子显微镜(TEM)分析。还可使用其他工具，例如光散射和X射线(宽角度和小角度X射线)散射。
在一些实施方案中，包括中间相的形态(1)与具有中间层的常规双层栅电介质的区别在于，中间相包括梯度组成变化；而中间层包括不连续组成变化，而非梯度组成变化。在一些实施方案中，另一个区别是本发明的中间相相对较厚，包括在约10nm至约50nm范围的厚度，其通常明显大于常规双层栅电介质中的任意中间层，所述中间层的厚度可为小于约5nm、特别是小于约3nm。
在一些实施方案中，k较低的介电材料占第一相的大部分，k较高的介电材料占第二相的大部分，类似地，k较高的介电材料占第一相的小部分，k较低的介电材料占第二相的小部分。术语“大部分”表示多于在相分离的介电结构的一相中k较低的介电材料和k较高的介电材料的总重量的50重量％。术语“小部分”表示少于在相分离的介电结构的一相中k较低的介电材料和k较高的介电材料的总重量的50重量％。
在一些实施方案中，在介电结构最邻近半导体层的区域内，k较低的介电材料比k较高的介电相的浓度更高。换句话说，第一相比第二相更接近半导体层。
术语“区域”指的是相分离的介电结构最接近半导体层的薄片(平行于介电结构的表面)。检测该区域以确定k较低的介电材料和k较高的介电聚合物的浓度。在一些实施方案中，该区域包含部分或全部第一相和任选的部分或全部第二相。在一些实施方案中，任选的中间层可存在于相分离的介电结构中，从而所述区域可包括该中间层，只要该区域具有足够的厚度以包括部分或全部第一相和任选的部分或全部第二相即可。该区域具有用于分析技术的任意合适厚度，例如约1nm至约100nm、或约5nm至约100nm、或特别是约5nm至约50nm。
可使用多种方法确定两种介电聚合物的浓度。例如，可使用X-、射线光电子能谱(XPS)分析各原子在区域中的浓度。可使用AFM确定不同相的域大小。还可使用区域截面的TEM确定不同相的域大小和不同介电材料的各原子浓度。在某些实施方案中，可使用不同方法的结合。在不同方法的结果具有明显差异的情况下，优选TEM分析的结果。
在一些“区域”的实施方案中，k较低的介电材料的浓度为例如约60％至100％、或约80％至100％，k较高的介电材料的浓度为约40％至0％、或约20％至0％。浓度可受多种因素的控制，例如k较低的介电材料和k较高的介电材料在介电组合物中的初始比例、介电聚合物在介电组合物中的浓度、介电聚合物的混溶性、加工条件(例如退火时间和退火温度)。
在一些实施方案中，为了获得相分离，有意选择使k较低的介电材料和k较高的介电材料在固态时不混溶或部分混溶。可通过查看两种介电聚合物的相互作用参数χ来预测其混溶性(混合物形成单一相的能力)。一般而言，材料和与其类似的另一种材料可混溶。
在一些实施方案中，相分离的介电结构包括材料掺合物。在一些实施方案中，所述相分离的材料掺合物为二元掺合物。在一些其他实施方案中，当分别添加第三或第四介电材料时，该相分离的材料掺合物为三元掺合物或四元掺合物。如本文中所使用的，术语“掺合物”只表明存在两种或更多种聚合物，并不暗示k较低的介电材料和k较高的介电材料在第一相和第二相中的浓度或分布。本发明的其他方面涉及包括相分离的材料掺合物栅电介质的薄膜晶体管。
在一些实施方案中，本发明的相分离的介电结构包含有意形成的孔(也称作空隙和孔隙)，例如使用类似于在例如Lopatin等人，美国专利6,528,409；Foster等人，美国专利6,706,464；和Carter等人，美国专利中5,883,219记载的方法和材料所形成的那些。在一些其他实施方案中，本发明的相分离的介电结构不包含这类有意形成的孔(但是在某些实施方案中可存在针孔，其并非有意形成而是本发明方法不期望的副产物)。在一些实施方案中，所述针孔密度为例如小于50每mm2(平方毫米)、或小于10每mm2、或小于5每mm2、或小于2每mm2。在一些其他的实施方案中，本发明的介电结构基本上无针孔(即，小于10每mm2或小于5每mm2)。可通过多种技术鉴别针孔，例如原子力显微镜。在一些实施方案中，不存在在介电结构中形成孔的一步。
形成的介电层可比通常在电子器件中使用的那些更薄。在一些实施方案中，介电层的厚度为约10nm至约1000nm。在一些更具体的实施方案中，介电层的厚度为约10nm至约500nm。在一些实施方案中，介电层的厚度小于300nm。
形成的介电层还具有低表面粗糙度(即高表面平滑度)。通过均方根(rms)方法测定所述表面粗糙度。简要地讲，在层上的多个点测量表面粗糙度。报道的表面粗糙度为测量值平方的算术均值(平均值)的平方根。在一些实施方案中，介电层的表面粗糙度小于10nm，包括小于5nm。
半导体层和相分离的介电结构之间可任选存在中间层。所述中间层可使用在例如美国专利7,282,735中公开的材料和方法制备，其公开的全部内容以引用的方式纳入本说明书中。
通常通过加热使介电组合物固化以形成介电层。本发明的介电组合物可在约80℃至约200℃或约80℃至约140℃的温度下热固化。本发明的介电组合物可热固化约0.5分钟至约30分钟或约0.5分钟至约5分钟。
本发明的介电层比常规介电层更薄、更平滑且更不易产生针孔。这使得使用该介电层的电子器件的成品率提高至约100％。在一些实施方案中，与具有不存在低表面张力添加剂的介电层的器件相比，器件成品率的提高大于50％、或大于100％、或大于200％。
当介电组合物包括热产酸剂并与柔性衬底结合使用时，可能产生其它优点。在卷装进出(roll-to-roll)制造中，所述衬底必须为结构柔性的，例如像聚(对苯二甲酸乙二酯)(PET)这样的塑料。如上所述，将介电组合物沉积于衬底上后，通过加热使介电组合物固化，从而在所述衬底上形成介电层。通常，使用热源——例如电热板或炉加热——使介电组合物固化以去除液体/溶剂，并固化介电组合物。其他加热方法包括微波法、紫外法和闪熔法(flash fusing)。这些加热方法通常加热所有在施用介电组合物时存在于衬底上的电子器件/晶体管的部件。由于各部件/层的构造不同，这种热的施加可导致例如衬底的变形。此外，介电材料可能需要相对长的固化时间，例如10分钟或更长。因此，有利的是降低固化时间。还有利的是降低衬底所经受的加工温度以避免衬底的变形。通常，可通过提高固化温度来缩短固化时间。
在介电组合物中包括热产酸剂使固化时间降低同时使衬底所经受的加工温度也降低。现有介电组合物需要在140℃至160℃的温度下热固化，而本发明的介电组合物可在约80℃至约120℃的温度下热固化。现有介电组合物需要固化约30分钟，而本发明的介电组合物可热固化约2分钟至约10分钟。根据需要，可首先干燥介电组合物然后再开始固化。
在一些具体实施方案中，介电层由包括聚(甲基硅倍半氧烷)、聚(4-乙烯基苯酚)、交联剂和低表面张力添加剂的介电组合物形成。该介电组合物沉积于PET衬底上。
电极
栅电极可为薄金属膜、导电聚合物膜、由导电油墨或糊料制得的导电膜，或者衬底本身可为栅电极，例如高掺杂硅。栅电极材料的实例包括但不限于铝、金、铬、氧化铟锡、导电聚合物(例如聚苯乙烯磺酸酯掺杂的聚(3，4-亚乙二氧基噻吩)(PSS-PEDOT))、在聚合物粘合剂中包括炭黑/石墨或胶体银分散体的导电油墨/糊料(例如购自AchesonColloidsCompany的ELECTRODAGTM)。栅电极层可通过真空蒸发、溅射金属或导电金属氧化物、通过旋涂、浇铸或印刷涂敷导电聚合物溶液或导电油墨而制备。栅电极层的厚度例如对于金属膜在约10至约200纳米范围，对于聚合物导体在约1至约10微米范围。
源电极和漏电极层可由具有与半导体层低欧姆接触电阻的材料制得。适合用作源电极和漏电极的一般材料包括用作栅电极材料的那些，例如金、镍、铝、铂、导电聚合物和导电油墨。源电极和漏电极各自的一般厚度为例如约40纳米至约10微米，更具体的厚度为约100至约400纳米。
半导体层
适合用作有机半导体层的材料包括并苯类，例如蒽、并四苯、并五苯和被取代的并五苯、苝、富勒烯、酞菁、低聚噻吩、聚噻吩及其被取代的衍生物。在一些实施方案中，所述有机半导体层由可液态加工的材料形成。合适的半导体材料的实例包括聚噻吩、低聚噻吩和在美国专利6,621,099、6,774,393、6,770,904和6,949,762中记载的半导体聚合物，其公开的全部内容以引用的方式纳入本说明书中。此外，合适的材料还包括在C.D.Dimitrakopoulos和P.R.L.Malenfant的″Organic Thin-filmtransistors for LargeArea Electronics″，Adv.Mater.，Vol.12，No.2，99-117页(2002)中公开的半导体聚合物，其公开的内容也以引用的方式纳入本说明书中。
半导体层可以任意合适的方法形成，所述方法包括但不限于真空蒸发法、旋涂法、溶液浇铸法、浸涂法、刻版/丝网印刷法、苯胺印刷法、凹版印刷法、胶版印刷法、喷墨印刷法、微接触印刷法、这些方法的结合等。在一些实施方案中，所述半导体层是通过液态沉积法而制得。在一些实施方案中，所述半导体层的厚度为约10纳米至约1微米。在一些其他实施方案中，有机半导体层的厚度为约30至约150纳米。在一些其他实施方案中，半导体层的厚度为约40至约100纳米。
栅电介质
在本文中描述了栅电介质的组成和形成。在一些实施方案中，电介质为包括红外吸收剂的高度交联刚性层。在一些实施方案中，电介质为没有相分离的均相层。在一些其他实施方案中，电介质为相分离的栅电介质，且栅电介质的第一相和第二相彼此接触。在一些其他实施方案中，第一相和第二相之间存在中间相。在一些实施方案中，栅电介质的第一相与半导体层接触，在一些其他实施方案中，第一相和半导体层之间存在中间层。在一些实施方案中，栅电介质的第一相和第二相都与半导体层接触。在一些其他实施方案中，栅电介质的第一相和第二相都与半导体层接触，其中在薄膜晶体管的沟道区域(源电极和漏电极之间的区域)内，半导体层与第一相之间的接触面积大于半导体层与第二相之间的接触面积。
栅电介质、栅电极、半导体层、源电极和漏电极以任意顺序形成于衬底上。在一些实施方案中，栅电极和半导体层在栅介电层的反面，源电极和漏电极都与半导体层接触。术语“以任意顺序”包括相继和同时形成。例如，可同时或相继地形成源电极和漏电极。场效应晶体管的组成、制作和操作记载于Bao等人的美国专利6,107,117中，其公开的全部内容以引用的方式纳入本说明书中。术语“衬底上”指的是多个层和组件将衬底作为其上的层和组件的底部或支持物。换句话说，所有组件位于衬底上，即使它们并非全部直接接触衬底。例如，介电层和半导体都位于衬底上，即使一层比另一层更靠近衬底。
以下实施例是为了进一步示例说明本发明的内容。实施例只是示例说明性的而非意欲将本发明的器件限制到本文所给出的材料、条件或方法参数。除非另作说明，所有份数均为体积百分比。
实施例
对比实施例1-3
如下制备电容器。将聚(4-乙烯基苯酚)(PVP，Aldrich，Mw＝25,000)和三聚氰胺-甲醛树脂(Aldrich，正丁醇中84wt％)以重量1∶1的PVP与三聚氰胺-甲醛的比例溶解于正丁醇中。将聚(甲基硅倍半氧烷)(PMSSQ)溶液(正丁醇中约26wt％)加入混合物中。将生成的介电组合物通过0.2μm注射过滤器过滤，然后将其以2,000rpm旋涂于覆铝玻璃衬底上，进行60秒。将介电层在80℃下干燥约5分钟后，使其在120℃下固化10分钟。固化后测量介电层的厚度。用正丁醇充分洗涤介电层，然后再次测量厚度。并使用DEKTAKTM6表面外形仪测量表面粗糙度。将铝电极在介电层的上方蒸发以形成电容器。然后测量电容器成品率。
在对比实施例1中，所述介电组合物包含6.5wt％PVP。
在对比实施例2中，所述介电组合物包含4.6wt％PVP。
在对比实施例3中，所述介电组合物包含3.5wt％PVP。
实施例1-3
实施例1-3类似于对比实施例进行。然而，在过滤前还将低表面张力添加剂SILCLEAN 3700加入溶液(0.001wt％PVP)中。
在实施例1中，所述介电组合物包含6.5wt％PVP。
在实施例2中，所述介电组合物包含4.6wt％PVP。
在实施例3中，所述介电组合物包含3.5wt％PVP。
结果
表1和2总结了实施例和对比实施例的结果。表1示出了添加和不添加低表面张力添加剂的介电层的厚度。通过调节介电组合物中PVP的量来控制介电层的厚度。随着PVP浓度的提高，介电层厚度增加。如表1所示，低表面张力添加剂对电介质的交联没有不利影响，因为对于实施例没有观察到洗涤后明显的厚度降低。
表1：介电层厚度
表2示出了在不同的层厚度时，与具有含低表面张力添加剂的介电层的电容器相比，具有不含低表面张力添加剂的介电层的电容器的电容器成品率。对于对比实施例(没有低表面张力添加剂)，层厚度的降低导致电容器成品率的明显降低。然而，在实施例中(含有低表面张力添加剂)，层厚度的降低不会降低电容器成品率。层厚度为230nm时，实施例仍获得100％成品率，而对比实施例仅获得20％成品率。对比实施例需要540nm的厚度以获得100％成品率；这超过获得100％成品率的实施例的厚度的2倍。这个结果表明添加少量低表面张力添加剂能改进器件成品率。
表2：电容器成品率
此外，表面粗糙度降低。图5为不含低表面张力添加剂形成的230nm厚的介电膜显微照片。图6为含有低表面张力添加剂形成的230nm厚的介电膜显微照片。在图5中表面粗糙度测量为约16nm，在图6中表面粗糙度为约6nm。请注意在图6中示出了水平沿着显微照片上部的薄膜上的划痕。
实施例4
以铝作为栅电极，在聚(对苯二甲酸乙二酯)(PET)衬底上制作薄膜晶体管。在所述铝栅电极上形成栅介电层(230nm厚)。随后，通过以1,000rpm进行120秒旋涂使聚噻吩半导体层沉积于所述介电层的上方，之后在真空烘箱中于140℃下退火10分钟。称为PQT-12的聚噻吩具有下式：
随后将金源漏电极在PQT-12半导体的上方蒸发以制成该器件。用Keithley SCS-4200系统表征晶体管沟道长度为90μm，沟道宽度为1,000μm。
图7示出了得到的转化曲线图。曲线为漏电流，而点线为漏电流的平方根，并示出了对漏电流平方根的最佳拟合线。晶体管呈现出最高达0.06cm2/V·sec的迁移率和104的通电/断电比。该性能与具有更厚介电层的现有器件类似，但实施例4的器件在相同的栅偏压时呈现出更高的通电电流。
应理解，各种上述所公开的变量和其他的特征和功能或其替代物可结合至多种其它不同的体系或应用中。各种目前无法预见的或未曾预料到的替代方案、修改方案、变化方案或改进方案可随后由本领域技术人员作出，这些也意欲包括在所附权利要求中。

Claims (9)

1.一种改进电子器件的成品率或降低介电层的针孔密度和表面粗糙度的方法，其包括：
沉积介电组合物于衬底上，所述介电组合物包括介电材料和低表面张力添加剂；
任选地加热该介电组合物，从而在所述衬底上形成介电层；
其中所述低表面张力添加剂的存在量为所述介电材料的1.0至3.0wt％，其中所述低表面张力添加剂选自改性聚硅氧烷、碳氟改性聚合物、小分子碳氟化合物、聚合碳氟化合物和丙烯酸酯共聚物。
2.权利要求1的方法，其中所述改性聚硅氧烷是聚醚改性的丙烯酸官能聚硅氧烷、聚醚-聚酯改性的羟基官能聚硅氧烷或聚丙烯酸酯改性的羟基官能聚硅氧烷。
3.权利要求1的方法，其中所述介电组合物还包括交联剂。
4.权利要求1的方法，其中所述介电材料包括k较低的介电材料和k较高的介电材料。
5.权利要求4的方法，其中所述k较低的介电材料选自聚苯乙烯、聚硅氧烷、聚硅倍半氧烷、聚亚苯基、聚(1,3-丁二烯)、聚(α-乙烯基萘)、聚丙烯、聚异戊二烯、聚异丁烯、聚乙烯、聚(4-甲基-1-戊烯)、聚(对二甲苯)、聚(甲基丙烯酸环己酯)、聚(丙基异丁烯酰基POSS-共-甲基丙烯酸甲酯)、聚(丙基异丁烯酰基POSS-共-苯乙烯)、聚(苯乙烯基POSS-共-苯乙烯)和聚(肉桂酸乙烯酯)；且
所述k较高的介电材料选自聚酰亚胺、聚酯、聚醚、聚乙烯基化合物、聚酮、聚砜和玻璃分子化合物。
6.权利要求5的方法，其中所述k较高的介电材料为聚丙烯酸酯。
7.权利要求1的方法，其中所述介电组合物还包括热产酸剂或光产酸剂。
8.权利要求1的方法，其中电子器件包括介电层；其中该介电层的厚度小于1000nm；且其中该介电层包括介电材料和低表面张力添加剂，该添加剂的存在量为所述介电材料的1.0至3.0wt％。
9.介电组合物的用途，用于改进电子器件的成品率或降低介电层的针孔密度和表面粗糙度，所述介电组合物包括介电材料和低表面张力添加剂，其中所述添加剂降低由所述介电材料形成的介电层的针孔密度和表面粗糙度，且其中所述低表面张力添加剂的存在量为所述介电材料的1.0至3.0wt％，其中所述低表面张力添加剂选自改性聚硅氧烷、碳氟改性聚合物、小分子碳氟化合物、聚合碳氟化合物和丙烯酸酯共聚物。
CN201110392847.5A 2010-12-01 2011-12-01 介电组合物 Active CN102487125B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/957,461 US8821962B2 (en) 2010-12-01 2010-12-01 Method of forming dielectric layer with a dielectric composition
US12/957461 2010-12-01

Publications (2)

Publication Number Publication Date
CN102487125A CN102487125A (zh) 2012-06-06
CN102487125B true CN102487125B (zh) 2017-06-06

Family

ID=46152595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110392847.5A Active CN102487125B (zh) 2010-12-01 2011-12-01 介电组合物

Country Status (3)

Country Link
US (1) US8821962B2 (zh)
JP (1) JP2012119678A (zh)
CN (1) CN102487125B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6647780B2 (ja) * 2014-10-27 2020-02-14 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ 有機金属材料および方法
GB2534600A (en) * 2015-01-29 2016-08-03 Cambridge Display Tech Ltd Organic thin film transistors
WO2018060015A1 (en) 2016-09-27 2018-04-05 Basf Se Star-shaped styrene polymers with enhanced glass transition temperature
CN107915910A (zh) * 2017-11-15 2018-04-17 苏州科茂电子材料科技有限公司 添加聚异丁烯的介电材料制备方法
US20200031040A1 (en) 2018-07-24 2020-01-30 Xerox Corporation Printing process and system
CN113410384B (zh) * 2021-06-28 2023-04-07 西南大学 一种用于柔性场效应晶体管的聚合物介电层的制备方法
CN114806035B (zh) * 2022-05-09 2024-04-19 深圳市嘉凯勒实业有限公司 一种poss-酞菁铜介电单体改性聚苯乙烯材料的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1292556A (zh) * 1999-09-15 2001-04-25 希普雷公司 介电组合物
CN101525511A (zh) * 2008-03-07 2009-09-09 财团法人工业技术研究院 可硬化交联型的墨水组合物及介电薄膜
JP2010245379A (ja) * 2009-04-08 2010-10-28 Hitachi Chem Co Ltd 絶縁体インク、絶縁被覆層の作製方法及び半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8418591D0 (en) * 1984-07-20 1984-08-22 Bp Chem Int Ltd Polymer composition
JPH0618986B2 (ja) * 1987-10-19 1994-03-16 信越化学工業株式会社 硬化性エポキシ樹脂組成物
EP0461185A1 (en) * 1989-03-01 1991-12-18 Raychem Corporation Method of curing organopolysiloxane compositions and compositions and articles therefrom
EP0695116B1 (en) * 1994-07-29 2004-01-28 World Properties, Inc. Fluoropolymer composites containing two or more ceramic fillers to achieve independent control of dielectric constant and dimensional stability
DE19535603A1 (de) * 1995-09-25 1997-03-27 Basf Lacke & Farben 3-Komponenten-Beschichtungsmittel mit hoher Lösemittelbeständigkeit und hoher Abklebfestigkeit
DE102004005247A1 (de) * 2004-01-28 2005-09-01 Infineon Technologies Ag Imprint-Lithographieverfahren
WO2006009942A1 (en) * 2004-06-21 2006-01-26 Exxonmobil Chemical Patents Inc. Polymerization process
US7754510B2 (en) * 2007-04-02 2010-07-13 Xerox Corporation Phase-separated dielectric structure fabrication process
US8154080B2 (en) * 2008-12-05 2012-04-10 Xerox Corporation Dielectric structure having lower-k and higher-k materials

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1292556A (zh) * 1999-09-15 2001-04-25 希普雷公司 介电组合物
CN101525511A (zh) * 2008-03-07 2009-09-09 财团法人工业技术研究院 可硬化交联型的墨水组合物及介电薄膜
JP2010245379A (ja) * 2009-04-08 2010-10-28 Hitachi Chem Co Ltd 絶縁体インク、絶縁被覆層の作製方法及び半導体装置

Also Published As

Publication number Publication date
US8821962B2 (en) 2014-09-02
US20120141757A1 (en) 2012-06-07
CN102487125A (zh) 2012-06-06
JP2012119678A (ja) 2012-06-21

Similar Documents

Publication Publication Date Title
CN102487125B (zh) 介电组合物
JP4908446B2 (ja) 電子デバイスを製造するプロセス及び薄膜トランジスタを製造するプロセス
US9076975B2 (en) Dielectric composition for thin-film transistors
JP4908447B2 (ja) 電子デバイス及び薄膜トランジスタ
US9058981B2 (en) Dielectric composition for thin-film transistors
US8154080B2 (en) Dielectric structure having lower-k and higher-k materials
JP5103448B2 (ja) 半導体ポリマー
CN108701768B (zh) 有机半导体组合物及包含其的有机薄膜、与其用途
JP5106489B2 (ja) 半導体ポリマーを備える電子デバイス
KR20100021975A (ko) 핀홀 언더컷 구역을 포함하는 소자 및 공정

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant