JP4908446B2 - 電子デバイスを製造するプロセス及び薄膜トランジスタを製造するプロセス - Google Patents

電子デバイスを製造するプロセス及び薄膜トランジスタを製造するプロセス Download PDF

Info

Publication number
JP4908446B2
JP4908446B2 JP2008077941A JP2008077941A JP4908446B2 JP 4908446 B2 JP4908446 B2 JP 4908446B2 JP 2008077941 A JP2008077941 A JP 2008077941A JP 2008077941 A JP2008077941 A JP 2008077941A JP 4908446 B2 JP4908446 B2 JP 4908446B2
Authority
JP
Japan
Prior art keywords
dielectric constant
phase
constant polymer
layer
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008077941A
Other languages
English (en)
Other versions
JP2008258609A5 (ja
JP2008258609A (ja
Inventor
ウー イリャン
ケー．マハバディ ハディ
エス．オング ベング
エフ．スミス ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JP2008258609A publication Critical patent/JP2008258609A/ja
Publication of JP2008258609A5 publication Critical patent/JP2008258609A5/ja
Application granted granted Critical
Publication of JP4908446B2 publication Critical patent/JP4908446B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/478—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a layer of composite material comprising interpenetrating or embedded materials, e.g. TiO2 particles in a polymer matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

様々な代表的実施形態における本発明の開示は、電子デバイスおよびデバイスに使用するのに適する材料、ならびに電子デバイスおよび電子デバイスのコンポーネントの製造プロセスに関する。さらに詳細には、本開示は、相分離型誘電体構造を組み込んでいる電子デバイスならびにこのような電子デバイスおよび相分離型誘電体構造の製造プロセスに関する。
関連出願の相互参照
Ｙｉｌｉａｎｇ Ｗｕらの米国特許出願第１１／２７６，６３４号の発明の名称「ＴＦＴ製造プロセス（ＴＦＴ ＦＡＢＲＩＣＡＴＩＯＮ ＰＲＯＣＥＳＳ）」は２００６年３月８日に出願された。
Ｙｉｌｉａｎｇ Ｗｕらによる米国特許出願第１１／１０４，７２８号の発明の名称「多層ゲート誘電体（ＭＵＬＴＩＬＡＹＥＲ ＧＡＴＥ ＤＩＥＬＥＣＴＲＩＣ）」は２００５年４月１３日に出願された。
本発明は、国立標準技術研究所（ＮＩＳＴ）によって認可された協力協定第７０ＮＡＮＢＯＨ３０３３号に基づき米国連邦政府の支援によってなされた。米国連邦政府は本発明に関して一定の権利を有する。
薄膜トランジスタ（ＴＦＴ）は、例えばセンサ、イメージングおよびディスプレイデバイスを含む、現代の電子工学における基本的コンポーネントである。現在主流のシリコン技術を利用する薄膜トランジスタ回路は、特に大面積デバイス（例えば、アクティブマトリクス型液晶モニタまたはテレビのようなディスプレイのバックプレーンスイッチング回路）、および高速スイッチングが必ずしも必要でない低価格用途（例えば、無線ＩＤ（ＲＦＩＤ）タグ）に対しては高価であり過ぎる。シリコンベースの薄膜トランジスタ回路の高いコストは主として、資本集約的製造設備および厳しく管理される環境下の複雑な高温、高真空のフォトリソグラフィ製造プロセスに起因する。
従来のフォトリソグラフィプロセスを使用するシリコンベースの薄膜トランジスタ回路を製造するコストおよび複雑性の理由から、スピンコーティング、溶媒キャスト法、ディップコーティング、ステンシル／スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、インクジェット印刷、マイクロコンタクト印刷など、またはこれらのプロセスの組み合わせなどの、液体ベースのパターン形成および堆積技術を使用して製造できる、プラスチック／有機薄膜トランジスタへの関心が高まっている。このようなプロセスは一般に、電子デバイスにおけるシリコンベースの薄膜トランジスタ回路の製造に用いられる複雑なフォトリソグラフィプロセスと比較してより簡単で経済的である。したがって、液体処理された薄膜トランジスタ回路を製造するために、液体処理可能な材料が要求される。
プラスチック薄膜トランジスタに対する現在の材料研究および開発活動の大半は半導体材料、詳細には液体処理可能な有機および高分子半導体に傾倒している。他方では、誘電率材料などの他の材料成分はあまり注目されていない。
いくつかの実施形態では、誘電体の材料は例えば（１）優れた電気的絶縁性、および（２）半導体材料との優れた適合性を含む多くの属性を有することが望ましい。従来のゲート誘電体の問題は、簡単なプロセスによって誘電率材料の所望の属性の全てに適合することが困難なことである。所望の属性（１）および（２）に適合することは本発明の実施形態により達成される。
以下の文献は参考情報を提供する。
米国特許第６，５２８，４０９号 米国特許第６，７０６，４６４号 米国特許第５，８８３，２１９号 米国特許第７，０９８，５２５Ｂ２号 米国特許第６，８０９，３７１Ｂ２号 アントニオ・ファチェッティ（Ａｎｔｏｎｉｏ Ｆａｃｃｈｅｔｔｉ）ら「有機電界効果トランジスタのゲート誘電体：有機電子工学に対する新しい可能性（Ｇａｔｅ Ｄｉｅｌｅｃｔｒｉｃｓ ｆｏｒ Ｏｒｇａｎｉｃ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ：Ｎｅｗ Ｏｐｐｏｒｔｕｎｉｔｉｅｓ ｆｏｒ Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏｎｉｃｓ）」アドバンスド・マテリアルズ（Ａｄｖ．Ｍａｔｅｒ．）、第１７巻、ｐ．１７０５〜１７２５，２００５年
実施形態において電子デバイスを製造するプロセスが提供され、このプロセスには、
半導体を含む層を堆積することと、
低誘電率材料および高誘電率材料および液体を含む誘電体組成物を液相堆積することとを含み、ここで、低誘電率材料および高誘電率材料は液相堆積の前に相分離されず、
さらにこのプロセスは、
相分離誘電体構造を形成するために、低誘電率材料および高誘電率材料の相分離を生成することを含み、ここで、低誘電率材料は、半導体を含む層に最も近い誘電体構造領域内の高誘電率材料の濃度に比べて高濃度であり、
半導体を含む層の堆積は、誘電体組成物を液相堆積する前、または相分離を生成した後になされる。
別の実施形態では、電子デバイスを製造するプロセスが提供され、このプロセスは、
半導体を含む層を堆積することと、
低誘電率材料および高誘電率材料および液体を含む誘電体組成物を単一ステップで液相堆積することとを含み、ここで、低誘電率材料および高誘電率材料は液相堆積の前に相分離されず、
さらにこのプロセスは、
相分離誘電体構造を形成するために、低誘電率材料および高誘電率材料の相分離を生成することを含み、ここで、低誘電率材料は、半導体を含む層に最も近い誘電体構造領域内の低誘電率材料および高誘電率材料の総重量の約６０％から１００％の濃度であり、高誘電率材料は約４０％から０％の濃度であり、
半導体を含む層の堆積は、誘電体組成物を液相堆積する前、または相分離を生成した後になされる。
別の実施形態では、薄膜トランジスタを製造するプロセスが提供され、このプロセスは、
半導体を含む層を堆積することと、
低誘電率材料および高誘電率材料および液体を含む誘電体組成物を液相堆積することとを含み、ここで、低誘電率材料および高誘電率材料は液体に溶解され、
さらにこのプロセスは、
多量の低誘電率材料／少量の高誘電率材料の第１相および多量の高誘電率材料／少量の低誘電率材料の第２相を備える相分離ゲート誘電体を形成するために、低誘電率材料および高誘電率材料の相分離を生成することを含み、ここで、低誘電率材料は、半導体を含む層に最も近い誘電体構造領域内の高誘電率材料の濃度に比べて高濃度であり、
半導体を含む層の堆積は、誘電体組成物を液相堆積する前、または相分離を生成した後になされる。
特に注記されない限り、異なる図における同一参照符号は同一または同様の形態を指す。
本発明の各態様は相分離誘電体構造を備える電子デバイス（例えば薄膜トランジスタ）に関する。薄膜トランジスタに関しては、相分離誘電体構造は「ゲート誘電体（ｇａｔｅ ｅｌｅｃｔｒｉｃ）」とも称される。相分離誘電体構造は任意の適切な電子デバイスに使用できる。薄膜トランジスタに加えて、他の種類の適切な電子デバイスには、例えば埋め込みキャパシタおよびエレクトロルミネセントランプが含まれる。
本発明の誘電体構造の製造において、誘電体組成物は低誘電率材料、高誘電率材料および液体を含むように調製され、かつ、低誘電率材料および高誘電率材料は液相堆積の前に相分離（ｐｈａｓｅ ｓｅｐａｒａｔｅ）されない。
いくつかの実施形態では、用語「低誘電率（ｌｏｗｅｒ−ｋ）材料」および「高誘電率（ｈｉｇｈｅｒ−ｋ）材料」は誘電体組成物および相分離誘電体構造において、（誘電率に基づいて）２種類の誘電率材料を区別するために使用される。したがって、任意の適切な誘電率材料は低誘電率材料であってもよく、低誘電率材料より高い誘電率を有する任意の適切な誘電率材料は高誘電率材料であってもよい。「低誘電率材料」は１つ、２つ、あるいはそれ以上の適切な材料を含むことができる。「高誘電率材料」は１つ、２つ、あるいはそれ以上の適切な材料を含むことができる。
いくつかの実施形態では、低誘電率材料は、デバイスの半導体層に適合するまたは優れた適合性を有する電気絶縁材料である。用語「適合する（ｃｏｍｐａｔｉｂｌｅ）」（または「適合性（ｃｏｍｐａｔｉｂｉｌｉｔｙ）」）は、半導体層が、低誘電率材料が豊富な表面と隣接するときに電気的にどのように良好に機能できるかを指す。例えば、一般に、疎水性表面はポリチオフェン（ｐｏｌｙｔｈｉｏｐｈｅｎｅ）半導体に対して好ましい。いくつかの実施形態では、低誘電率材料は疎水性表面を有し、したがってポリチオフェン半導体との優れた適合性を満足できる。
いくつかの実施形態では、低誘電率材料は、例えば４．０未満または約３．５未満または詳細には約３．０未満の誘電率を有する。いくつかの実施形態では、低誘電率材料は、メチル基、フェニレン基、エチレン基、Ｓｉ−Ｃ、Ｓｉ−Ｏ−Ｓｉなどの非極性または弱極性基を有する。いくつかの実施形態では、低誘電率材料は低誘電性ポリマーである。代表的な低誘電性ポリマーは、ポリスチレン、ポリ（４−メチルスチレン）、ポリ（クロロスチレン）、ポリ（α−メチルスチレン）、ポリ（ジメチルシロキサン）およびポリ（ジフェニルシロキサン）などのポリシロキサン、ポリ（エチルシルセスキオキサン）、ポリ（メチルシルセスキオキサン）およびポリ（フェニルシルセスキオキサン）などのポリシルセスキオキサン、ポリフェニレン、ポリ（１，３−ブタジエン）、ポリ（α−ビニルナフタレン）、ポリプロピレン、ポリイソプレン、ポリイソブチレン、ポリエチレン、ポリ（４−メチル−１−ペンテン）、ポリ（ｐ−キシレン）、ポリ（メタクリル酸シクロヘキシル）、ポリ（プロピルメタクリルＰＯＳＳ−ｃｏ−メタクリル酸メチル）、ポリ（プロピルメタクリルＰＯＳＳ−ｃｏ−スチレン）、ポリ（スチリルＰＯＳＳ−ｃｏ−スチレン）、ポリ（ビニルシンナマート）などを含むが、これに限定されない。いくつかの実施形態では、低誘電率材料は、ポリシルセスキオキサン、詳細にはポリ（メチルシルセスキオキサン）を含む。材料の誘電率は室温において１ｋＨｚの周波数で測定される。
いくつかの実施形態では、低誘電率材料の表面は、膜として形成される場合、低い表面エネルギーを有する。表面エネルギーを特徴付けるために、前進水接触角（ａｄｖａｎｃｉｎｇ ｗａｔｅｒ ｃｏｎｔａｃｔ ａｎｇｌｅ）を用いることができる。高接触角は低表面エネルギーを示す。いくつかの実施形態では、接触角は８０°以上であるかまたは約９０°より高いかまたは詳細には約９５°より高い。
いくつかの実施形態では、高誘電率材料は、例えばヒドロキシル基、アミノ基、シアノ基、ニトロ基、Ｃ＝Ｏ基などを含有する電気絶縁材料である。いくつかの実施形態では、高誘電率材料は４．０以上または約５．０より高いまたは詳細には約６．０より高い誘電率を有する。いくつかの実施形態では、高誘電率材料は高誘電性ポリマーである。ポリイミド、ポリエステル、ポリエーテル、ポリアクリラート、ポリビニル、ポリケトンおよびポリスルホンなどの任意の適切な高誘電性ポリマーを使用できる。代表的な高誘電性ポリマーは、ポリ（４−ビニルフェノール）（ＰＶＰ）、ポリ（ビニルアルコール）およびポリ（メタクリル酸２−ヒドロキシエチル）（ＰＨＥＭＡ）、シアンエチル化ポリ（ビニルアルコール）、シアノエチル化セルロース、ポリ（フッ化ビニリデン）（ＰＶＤＦ）、ポリ（ビニルピリジン）、これらのコポリマーなどを含むが、これら限定されない。いくつかの実施形態では、高誘電率材料はＰＶＰおよび／またはＰＨＥＭＡである。
いくつかの実施形態では、高誘電率材料は、膜として形成される場合、高い表面エネルギーを有する。前進水接触角に関しては、角度は例えば８０°より低いかまたは約６０°より低いかまたは約５０°より低い。
いくつかの実施形態では、高誘電率材料と低誘電率材料の誘電率の大きさの差は、少なくとも約０．５または少なくとも約１．０または少なくとも約２．０であり、例えば約０．５から約２００である。
いくつかの実施形態では、本発明の相分離誘電体構造は、例えばロパティン（Ｌｏｐａｔｉｎ）らによる米国特許第６，５２８，４０９号、フォスタ（Ｆｏｓｔｅｒ）らによる米国特許第６，７０６，４６４号およびカーター（Ｃａｒｔｅｒ）らによる米国特許第５，８８３，２１９号に開示されたものと同様のプロセスおよび材料を使用して生成される構造などの、意図的に形成された穴（または空隙および開口と称される）を含有する。他のいくつかの実施形態では、本発明の相分離誘電体構造は、このような意図的に形成された穴を含有せず（しかし特定のいくつかの実施形態ではピンホールが存在することもあり、これは意図的に形成されないが、本発明のプロセスの望ましくない副産物である）。実施形態におけるピンホールの密度は例えば１ｍｍ2（平方ミリメートル）当たり５０未満、１ｍｍ2当たり１０未満または１ｍｍ2当たり５未満である。別の実施形態では、本発明の相分離誘電体構造はピンホールが存在しない。いくつかの実施形態では、誘電体組成物は非感光性である。いくつかの実施形態では、誘電体構造に穴を形成するステップは存在しない。
いくつかの実施形態では、誘電体構造は約４．０を超えるかまたは約５．０を超え、詳細には約６．０を超える全体誘電率を有する。全体誘電率は、金属／誘電体構造／金属キャパシタにより特徴付けられる。詳細には、薄膜トランジスタ用途では、高い全体誘電率はいくつかの実施形態では望ましく、これによりデバイスは比較的低電圧で動作できる。
１つ、２つ、あるいはそれ以上の適切な流体が液体（液相堆積を促進する）として使用できる。いくつかの実施形態では、液体は低誘電率材料および高誘電率材料を溶解ができる。代表的な液体は、水や、メタノール、エタノール、プロパノール、ブタノールおよびメトキシエタノールなどのアルコールや、酢酸エチルおよびプロピレングリコールモノエチルエーテルアセテートなどのアセテートや、メチルイソブチルケトン、メチルイソアミルケトン、アセトン、メチルエチルケトン、メチルプロピルケトンなどのケトンや、石油エーテル、テトラヒドロフランおよびメチル−ｔ−ブチルエーテルなどのエーテルや、ヘキサン、シクロヘキサン、シクロペンタン、ヘキサデカン、イソオクタンなどの炭化水素や、トルエン、キシレン、エチルベンゼンおよびメシチレンなどの芳香族炭化水素や、クロロホルム、ジクロロメタン、ジクロロエタン、クロロベンゼン、ジクロロベンゼンおよびトリクロロベンゼンなどの塩素系溶剤や、およびジメチルスルホキシド、トリフルオロ酢酸、アセトニトリル、ジメチルホルムアミド、ジメチルアセトアミド、ピリジン、ｎ−メチル−α−ピロリジノンなどの他の溶剤を含むが、これらに限定されない。
他の材料を誘電体組成物に加えることもできる。代表的な材料には、例えばポリ（メラミン−ｃｏ−ホルムアルデヒド）などの、低誘電率材料および／または高誘電率材料用の架橋剤を含む。架橋剤の触媒はまた例えばトルエンスルホン酸を含んでもよい。誘電率を増加するために使用される無機ナノ粒子は例えばＡｌ2Ｏ3、ＴｉＯ2を含んでもよい。
誘電体組成物における上記に列挙された成分のそれぞれの濃度は重量で約０．００１から約９９パーセントまで変化する。低誘電率材料の濃度は例えば、重量で約０．１から約３０パーセントまたは重量で約１から約２０パーセントである。高誘電率材料の濃度は例えば重量で約０．１から約５０パーセントまたは重量で約５から約３０パーセントである。架橋剤の濃度および架橋剤反応のための触媒は誘電材料の濃度に依存する。架橋剤と誘電材料の割合は例えば、重量で約１：９９から約５０：５０または約５：９５から約３０：７０である。触媒と誘電材料との割合は例えば、重量で約１：９９９９から約５：９５かまたは１：９９９から約１：９９である。無機ナノ粒子は例えば重量で約０．５から約３０パーセントまたは重量で約１から約１０パーセントであってもよい。
いくつかの実施形態では、低誘電率材料および高誘電率材料は誘電体組成物において相分離されない。いくつかの実施形態では、用語「相分離されていない（ｎｏｔ ｐｈａｓｅ ｓｅｐａｒａｔｅｄ）」は、例えば、低誘電率材料および高誘電率材料が液体に溶解されていることを意味する。実施形態において、「溶解されている（ｄｉｓｓｏｌｖｅｄ）」は、液体に低誘電率材料および高誘電率材料が完全に溶解または部分的に溶解されていることを示す。いくつかの実施形態では、用語「相分離されていない」は、例えば、低誘電率材料、高誘電率材料および液体が混和性を有することにより、一定範囲の温度、圧力および組成に対して単一相を形成することを意味する。温度範囲は例えば０から１５０℃、詳細にはほぼ室温である。圧力は例えば約１気圧である。液相堆積の前の誘電体組成物において、低誘電率材料および高誘電率材料は、例えば、低誘電率材料、高誘電率材料および液体の総重量に基づいて、約０．１から約９０重量パーセントまたは約０．５から約５０重量パーセントまで存在できる。低誘電率材料と高誘電率材料との割合は、例えば、約１：９９から９９：１であるかまたは約５：９５から約９５：５、詳細には約１０：９０から約４０：６０にできる（各割合における最初の引用値は低誘電率材料を表す）。
低誘電率材料、高誘電率材料および液体が混和性を有して、液相堆積前に単一相（一般に透明溶液）を形成する実施形態では、この単一相は、光散乱技術により確認できるかまたはツールの支援なしに人間の目により視覚的に検知できる。
液相堆積の前に、誘電体組成物は、いくつかの実施形態では、低誘電率材料および／または高誘電率材料の凝集体を含有してよい。これらの凝集体は、例えば、可視光の波長未満または１００ｎｍ未満、詳細には５０ｎｍ未満の大きさであってもよい。本発明の目的を達成するために、これらの凝集体は、誘電体組成物内に存在する場合、相分離の結果と見なされないかまたは相分離されていると見なされない。さらにこれらの凝集体は「第１相」および／または「第２相」と見なされない。
誘電体組成物は基板上に液相堆積される。任意の適切な液相堆積技術が採用されてもよい。いくつかの実施形態では、液相堆積は、スピンコーティング、ブレードコーティング、ロッドコーティング、ディップコーティングなどのブランケットコーティング、およびスクリーン印刷、インクジェット印刷、スタンピング、ステンシル印刷、スクリーン印刷、グラビア印刷、フレキソ印刷などいった印刷法を含む。
いくつかの実施形態では、液相堆積は単一ステップで達成できる。用語「単一ステップ」は、１つの誘電体組成物から同時に第１および第２誘電材料の両方を液相堆積することを指す。これは、２つの異なる誘電材料が２つの異なる誘電体組成物から個別に液相堆積される、従来の二重層誘電体構造を製造するプロセスとは異なる。「単一ステップ」における「ステップ」は用語「パス（ｐａｓｓ）」とは異なる。いくつかの実施形態では、誘電体構造の厚みを増加するため、誘電体組成物の単一ステップ堆積中に１より多いのパスを実行できる。
誘電体構造の製造において、本発明のプロセスは、いくつかの実施形態では、多量の低誘電率材料／少量の高誘電率材料の第１相および多量の高誘電率材料／少量の低誘電率材料の第２相を備える誘電体構造を形成するために、低誘電率材料と高誘電率材料の相分離を生成することを含む。用語「相分離を生成する（ｃａｕｓｉｎｇ）」は、液体が蒸発するときに液相堆積中における相分離の自然発生的な生成を含む。用語「相分離を生成する」はまた、液相堆積中および後の、相分離を促進するための外部支援を含む。いくつかの実施形態では、相分離は例えば、熱アニーリングおよび／または溶剤アニーリングにより生成される。熱アニーリングは、任意の適切な温度、例えばガラス転移温度より高い温度または誘電率材料の１つの融点で実行できる。熱アニーリング時間は、特定の誘電体組成物に依存し、例えば約１分から約１日または約１分から１時間である。溶剤アニーリングは、室温または堆積された誘電体構造を露出して１つ以上の溶剤を蒸発させることにより上昇した温度などの、任意の温度で実行できる。代表的な溶剤は、例えば、液相堆積に対してここで説明されている液体から選択できる。溶剤アニーリング時間は、特定の誘電体の組み合わせに依存して、例えば約数秒から約１週間または約１分から２時間である。
いくつかの実施形態では、「第１相」および「第２相」の「相」という用語は、化学組成などの特性が比較的均一である材料の１つ以上のドメインを意味する。したがって、用語「中間相」は、組成物内の勾配が存在する相分離誘電体構造における第１相と第２相との間の領域を指す。いくつかの実施形態では、誘電体構造は連続した、第１相、最適中間相および第２相を備える。
いくつかの実施形態では、本発明の相分離誘電体構造の「相分離」特性は第１および第２相の以下の実行可能な代表的形態のいずれかにより表される。すなわち、
（１）中間相（層の形態の）は、第１相（層の形態の）と第２相（層の形態の）との間に現れる、
（２）１つの相は他の相の連続的なマトリクス内の複数の「点」を形成する、
（３）１つの相は他の相の連続的なマトリクス内の複数のロッド形状要素（例えばシリンダ）を形成する、および
（４）１つの相は他の相内に貫入して、同相ドメインを形成する。
いくつかの実施形態では、形態（２）、（３）または（４）は存在してもよいが、（１）は存在しない。
第１相および第２相の形態に関する本発明の相分離誘電体構造の「相分離」特性は、例えば以下のような様々な分析、すなわち、誘電体構造の表面および断面の走査電子顕微鏡法（ＳＥＭ）および原子間力顕微鏡法（ＡＦＭ）分析、および誘電体構造の断面の透過電子顕微鏡法（ＴＥＭ）分析により決定できる。光散乱およびＸ線（広角および小角Ｘ線）散乱などの他のツールもまた使用できる。
いくつかの実施形態では、中間相を含む形態（１）は、中間相が勾配組成変化を含むという点で、界面層を有する従来の二重層ゲート誘電体とは異なり、一方で、界面層は勾配組成変化ではなく、非連続的な組成の変化を含む。いくつかの実施形態では、別の差異は、本発明の中間相は比較的厚く、約１０ｎｍから約５０ｎｍの範囲の厚みを含み、通常約５ｎｍ未満、詳細には約３ｎｍ未満の界面層の厚みを有してもよい、従来の二重層ゲート誘電体に見られるいずれの界面層より著しく大きいことである。
いくつかの実施形態では、第１相は多量の低誘電率材料をおよび少量の高誘電率材料を含む。第２相は少量の低誘電率材料および多量の高誘電率材料を含む。用語「多量」は相分離誘電体構造の相内の低誘電率材料および高誘電率材料の総重量の重量で５０％を超えることを意味する。いくつかの実施形態では、用語「多量」は、相分離誘電体構造の相内の、重量で５１％から１００％、重量で約５５％から約９５％または重量で約８０％から１００％を示す。
用語「少量」は相分離誘電体構造の相内の低誘電率材料および高誘電率材料の総重量の重量で５０％未満であることを意味する。いくつかの実施形態では、用語「少量」は、相分離誘電体構造の相内の、重量で４９から０％、重量で約４５から約５％または重量で約２０％から０％を示す。
いくつかの実施形態では、低誘電率材料の濃度は、半導体を含む層に最も近い誘電体構造の領域における高誘電率材料の濃度より高濃度である。
用語「領域」は、半導体層に最も近い相分離誘電体構造の（誘電体構造の表面と平行の）薄いスライスを指す。この領域は低誘電率材料および高誘電率材料の濃度を決定するために検査される。いくつかの実施形態では、領域は第１相の一部またはすべてを、場合により第２相の一部またはすべてを含有する。いくつかの実施形態では、場合により界面層は相分離誘電体構造に存在してもよく、したがって、領域は、領域が第１相の一部またはすべておよび場合により第２相の一部またはすべてを含むのに十分な厚みを有する限り、界面層を含んでもよい。領域は、例えば、約１ｎｍから約１００ｎｍまたは約５ｎｍから約１００ｎｍまたは詳細には約５ｎｍから約５０ｎｍなどの分析技術において使用するための任意の適切な厚みを有する。様々な方法を用いて第１誘電材料および第２誘電材料の濃度を決定できる。例えば、Ｘ線光電子分光分析法（ＸＰＳ）を使用して、領域の異なる誘電材料の各原子の濃度を分析できる。ＡＦＭを使用して、異なる相のドメインの大きさを決定できる。また領域の断面上のＴＥＭを用いて、異なる誘電材料のドメインの大きさおよび異なる誘電材料の各原子の濃度を決定できる。特定のいくつかの実施形態では、様々な方法の組み合わせが使用されてもよい。様々な方法から生じた結果が大幅に変動している場合には、ＴＥＭ分析から生じた結果が好ましい。
「領域」のいくつかの実施形態では、低誘電率材料は例えば約６０％から１００％、または約８０％から１００％の範囲の濃度であり、高誘電率材料は例えば約４０％から０％、または約２０％から０％の範囲の濃度である。濃度は、誘電体組成物内の低誘電率材料および高誘電率材料の初期の割合、誘電体組成物内の誘電材料の濃度、誘電材料の混和性、アニーリング時間およびアニーリング温度などのプロセス条件などのような様々な要因により制御できる。
相分離を達成するために、いくつかの実施形態では、低誘電率材料および高誘電率材料は意図的に、固体状態で非混和または部分的に混和できるように選択される。２つのポリマーなどの２つの誘電材料の混和性（ｍｉｓｃｉｂｉｌｔｙ）（単一相を形成するために混合できる能力）は、これらの相互作用パラメータχを検査することにより予測できる。一般的に言えば、ポリマーはこれと類似する別のポリマーと混和可能である。
相分離誘電体構造が層を形成するいくつかの実施形態（形態（１））では、第１相は例えば約１ｎｍから約５００ｎｍ、約５ｎｍから約２００ｎｍ、または約５ｎｍから約５０ｎｍの厚みを有する。第２相は例えば約５ｎｍから約２μｍ、約１０ｎｍから約５００ｎｍ、または約１００ｎｍから約５００ｎｍの厚みを有する。誘電体構造は例えば約１０ｎｍから約２μｍ、約２００ｎｍから約１マイクロメートル、または約３００ｎｍから約８００ｎｍの全体的な厚みを有する。
いくつかの実施形態では、相分離誘電体構造内の低誘電率材料は架橋結合（ｃｒｏｓｓｌｉｎｋｅｄ）される。いくつかの実施形態では、相分離誘電体構造内の低誘電率材料は自己架橋結合（ｓｅｌｆ−ｃｒｏｓｓｌｉｎｋｅｄ）される。いくつかの実施形態では、相分離誘電体構造内の低誘電率材料は熱的に自己架橋結合される。いくつかの実施形態では、相分離誘電体構造内の低誘電率材料および高誘電率材料は架橋結合される。
いくつかの実施形態では、相分離誘電体構造は、例えば低誘電率材料はポリマーであり、高誘電率材料は異なるポリマーである、ポリマーブレンドを含む。いくつかの実施形態では、相分離ポリマーブレンドは二元混合物である。他の実施形態では、相分離ポリマーブレンドは、３番目または４番目の誘電材料がそれぞれ加えられる場合、三元ブレンドまたは四元ブレンドである。ここで使用されているとおり、用語「ブレンド」は単に、２つ以上の材料の存在を示し、第１相および第２相の低誘電率材料および高誘電率材料の濃度および分布を意味していない。さらに、本開示の態様は、相分離ポリマーブレンドゲート誘電体を含む薄膜トランジスタに関する。
場合により界面層は半導体層と相分離誘導体構造との間に存在する。界面層は、例えば、２００６年１０月３日出願のＹｉｌｉａｎｇ Ｗｕらによる米国特許出願第１１／２７６，６９４号（米国特許第７，２８２，７３５号）に開示されている材料および手順を使用して調製されてもよく、この全開示内容は、参照により本明細書に引用したものとする。
本発明はいくつかの利点を有する。第１に、実施形態におけるプロセスは、場合により単一ステップ機能を使用することにより様々な誘電材料の多数のステップによる堆積を回避できる。第２に、いくつかの実施形態では、相分離ポリマーブレンド誘電体は様々なポリマーの利点の組み合わせによって優れた特性を提供できる。
図１では、基板１６と、基板１６と接触している金属接触体１８（ゲート電極）と、相分離ゲート誘電体１４（この上に２つの金属接触体であるソース電極２０およびドレイン電極２２が接触している）とからなる有機薄膜トランジスタ（「ＯＴＦＴ」）構造体１０が概略的に示されている。金属接触体２０および２２の上方およびそれらの間には、ここに示されたとおり有機半導体層１２がある。
図２は、基板３６と、ゲート電極３８と、ソース電極４０およびドレイン電極４２と、相分離ゲート誘電体３４と、有機半導体層３２とから構成された別のＯＴＦＴ構造体３０を概略的に示している。
図３は、基板およびゲート電極の両方として作用する高濃度ｎ−ドープシリコンウエハー５６と、相分離ゲート誘電体５４と、有機半導体層５２（この上にソース電極６０およびドレイン電極６２が配置されている）とから構成された別のＯＴＦＴ構造体５０を概略的に示している。
図４は、基板７６と、ゲート電極７８と、ソース電極８０と、ドレイン電極８２と、有機半導体層７２および相分離ゲート誘電体７４とから構成された別のＯＴＦＴ構造体７０を概略的に示している。
（基板）
基板は、例えばシリコン、ガラス板、プラスチックフィルムまたはシートから構成されてもよい。構造的に柔軟なデバイスでは、例えばポリエステル、ポリカーボネート、ポリイミドシートなどのプラスチック基板が好ましい。基板の厚みは、約１０μｍから約１０ｍｍを超えてもよく、例示的な厚みは特に柔軟なプラスチック基板では約５０から約１００ｍｍ、ガラス板またはシリコンウエハーなどの剛性の基板では約１から約１０ｍｍである。
（電極）
ゲート電極は、薄い金属フィルム、伝導性ポリマーフィルム、伝導性インクまたはペーストから作られる伝導性フィルムであってもよく、または基板自体がゲート電極、例えば高濃度ドープシリコンであってもよい。ゲート電極材料の例はアルミニウム、金、クロム、インジウムスズ酸化物、ポリスチレンスルホン酸ドープポリ（３，４−エチレンジオキシチオフェン）（ＰＳＳ−ＰＥＤＯＴ）、カーボンブラック／グラファイトからなる伝導性インク／ペーストまたはアチソン・コロイズ社（Ａｃｈｅｓｏｎ Ｃｏｌｌｏｉｄｓ Ｃｏｍｐａｎｙ）から市販されている商標ＥＬＥＣＴＲＯＤＡＧなどのポリマーバインダにコロイド状の銀を分散したものを含むが、これらに限定されない。ゲート電極層は、真空蒸着、金属または導電性金属酸化物のスパッタリング、スピンコーティングによる導電性ポリマー溶液または伝導性インクによるコーティング、キャスティング、または印刷によって調製される。ゲート電極層の厚みは、例えば金属フィルムでは約１０から約２００ｎｍ、ポリマー導電体では約１から約１０μｍである。
ソースおよびドレイン電極層は、半導体層に対して低抵抗オーム接触を提供する材料から製造できる。ソースおよびドレイン電極としての使用に適した典型的な材料は、金、ニッケル、アルミニウム、プラチナ、導電性ポリマー、伝導性インクなどのゲート電極材料の材料を含む。ソースおよびドレイン電極の典型的な厚みは、例えば、約４０ｎｍから約１０μｍであり、より詳細な厚みは約１００から約４００ｎｍである。
（半導体層）
有機半導体層としての使用に適した材料は、アントラセン、テトラセン、ペンタセンおよび代替ペンタセンなどのアセン、ペリレン、フラーレン、フタロシアニン、オリゴチオフェン、ポリチオフェンおよびこれらの代替誘導体を含む。いくつかの実施形態では、有機半導体層は液体プロセス可能材料から形成される。適切な半導体材料の例は、ポリチオフェン、オリゴチオフェンおよび米国特許出願公開番号第２００３／０１６０２３４号として公開されている米国特許出願第１０／０４２，３４２号、米国特許第６，６２１，０９９号、米国特許第６，７７４，３９３号および米国特許第６，７７０，９０４号に記載されている半導体ポリマーを含み、この全開示内容は、参照により本明細書に引用したものとする。これに加えて、適切な材料はＣ．Ｄ．ディミトラコポロス（Ｃ．Ｄ．Ｄｉｍｉｔｒａｋｏｐｏｕｌｏｓ）およびＰ．Ｒ．Ｌ．マレンファント（Ｐ．Ｒ．Ｌ．Ｍａｌｅｎｆａｎｔ）の「大面積電子回路における有機薄膜トランジスタ（Ｏｒｇａｎｉｃ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒｓ ｆｏｒ Ｌａｒｇｅ Ａｒｅａ Ｅｌｅｃｔｒｏｎｉｃｓ）」アドバンスド・マテリアルズ（Ａｄｖ．Ｍａｔｅｒ．）、第１２巻、第２号、ｐ．９９〜１１７（２００２）に開示されている半導体ポリマーを含み、この全開示内容は、参照により本明細書に組み込まれる。
半導体層は、真空蒸着法、スピンコーティング、溶液キャスティング、ディップコーティング、ステンシル／スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、インクジェット印刷、マイクロコンタクト印刷、これらのプロセスの組み合わせなどを含むがこれらに限定されない任意の適切な手段により形成されてもよい。いくつかの実施形態では、半導体層は液相堆積法により形成される。いくつかの実施形態では、半導体層は約１０ｎｍから約１μｍの厚みを有する。別の実施形態では、有機半導体層は、約３０から約１５０ｎｍの厚みを有する。他の実施形態では、半導体層は、約４０から約１００ｎｍの厚みを有する。
（ゲート誘電体）
ゲート誘電体の組成および形成が本明細書では開示されている。いくつかの実施形態では、ゲート誘電体の第１相および第２相は相互に接触する。他の実施形態では中間相は第１相と第２相の間に存在する。いくつかの実施形態では、ゲート誘電体の第１相は半導体層と接触する。他の実施形態では、界面層は第１相と半導体層の間に存在する。いくつかの実施形態では、ゲート誘電体の第１相および第２相の両方は半導体層と接触する。他の実施形態では、ゲート誘電体の第１相および第２相の両方は半導体層と接触するが、半導体層と第１相との間の接触面積は薄膜トランジスタのチャネル領域（ソース電極とドレイン電極間の領域）における半導体層と第２相との間の接触面積より大きい。
ゲート誘電体、ゲート電極、半導体層、ソース電極およびドレイン電極は任意の順番で形成される。いくつかの実施形態では、ゲート電極および半導体層の両方はゲート誘電体と接触し、ソース電極およびドレイン電極の両方は半導体層と接触している。用語「任意の順番」は順番におよび同時に形成することを含む。例えば、ソース電極およびドレイン電極は同時にまたは順番に形成できる。電界効果トランジスタの組成、製造および動作はバオ（Ｂａｏ）らによる米国特許第６，１０７，１１７号に記載され、この全開示内容は、参照により本明細書に組み込まれる。
すべての割合および部分は特に指定されない限り重量による。本明細書で使用されているとおり、室温は例えば約２０から約２５℃の範囲の温度を指す。
（比較例１）
本比較例では、均一なゲート誘電体は以下のとおり調製された。０．０８ｇポリ（４−ビニルフェノール）（ＰＶＰ）（アルドリッチ、Ｍｗ＝約２０，０００）は０．９ｇ ｎ−ブタノールで溶解された。０．０８ｇポリ（メラミン−ｃｏ−ホルムアルデヒド）（アルドリッチ、ｎ−ブタノールにおいてメチル化８４重量パーセント、Ｍｎ＝４３２）は架橋剤として加えられた。誘電体組成物は最初に０．２ミクロンシリンジフィルタで濾過され、次にＡｌコーティングされたＰＥＴ基板に２０００ｒｐｍでスピンコーティングされた。ここではＡｌ層はＯＴＦＴのゲート電極として機能する。８０℃で１０分間乾燥した後、誘電層は１６０℃で３０分間熱的に架橋結合された。
誘電体構造の表面は、前進水接触角の測定により特性決定され、この角度は時間ゼロで７２°であったが、１０秒で６５°に徐々に減少した。低い不安定な水接触角は親水性表面を意味する。ポリ（３，３’’’−ジドデシル−四元チオフェン）（ＰＱＴ−１２）半導体層（ＰＱＴ−１２はＢｅｎｇ Ｓ．Ｏｎｇら、ジャーナル・オブ・アメリカン・ケミカル・ソサイエティ（Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．）、２００４、第１２６巻、ｐ．３３７８〜３３７９に開示され、この全開示内容は、参照により本明細書に完全に組み込まれる）は、スピンコーティングＰＱＴ−１２を１，２−ジクロロベンゼン中に分散することによって誘電体の上面に堆積され、その後、真空炉内で８０℃で乾燥し、１４０℃でアニーリングされる。ＯＴＦＴは半導体層の上に金のソース電極およびドレイン電極を真空蒸着することにより完成された。デバイスは周囲条件下でキースレー（Ｋｅｉｔｈｌｅｙ）４２００ＳＣＳにより特性決定された。約０．００２〜０．００３ｃｍ2／Ｖ．ｓおよび約１０4のｏｎ／ｏｆｆ比が取得された。
（実施例１）
本実施例では、相分離誘電体構造は以下のとおり調製された。ポリ（メチルシルセスキオキサン）（ＰＭＳＳＱ）は、ポリチオフェン半導体との優れた適合性を提供するために低誘電率材料として使用され、ポリ（４−ビニルフェノール）（ＰＶＰ）は高誘電率材料として使用され、ｎ−ブタノールは液として使用された。ＰＭＳＳＱは以下の手順により前駆物質としてメチルトリメトキシシランを使用して調製された。水溶性０．１重量パーセント塩酸溶液０．８８グラムとテトラヒドロフラン５．１３グラムの混合物が、乾燥環境下で十分な攪拌により３０分間にわたり氷浴で冷却された三つ口フラスコ中でメチルトリメトキシシラン０．４８グラムとメチルイソブチルケトン９．２４グラムの混合物に滴下で加えられた。結果として得られた混合物は、室温に温められ、その温度に５分間維持され、その後６０℃に加熱され、２４時間維持された。ポリ（メラミン−ｃｏ−ホルムアルデヒド）が高誘電率材料ＰＶＰの架橋剤として加えられた。誘電体組成物は以下の表に示される材料の量を使用して生成された。
Figure 0004908446
 誘電体組成物は最初に０．２ミクロンシリンジフィルタにより濾過され、次にＡｌコーティングされたＰＥＴ基板上に２０００ｒｐｍでスピンコーティングされた。ここで、Ａｌ層はＯＴＦＴのゲート電極として機能する。誘電層は、８０℃で１０分間乾燥した後、１６０℃で３０分間熱的にアニーリングされて架橋結合された。水接触角測定は時間ゼロで１００．９°の前進接触角を示し、接触角は時間とともに安定する（１０秒で１００．６°）。これらは大きな疎水性および安定性のある表面特性を示した。大きな疎水性特性は、ＰＭＳＳＱ成分が誘電層の表面に移動することにより、スピンコーティングおよび熱的架橋結合中に相分離誘電体構造を形成することを示した。
相分離はさらに、誘電体構造のＸＰＳ測定により確認された。表面の定量ＸＰＳ分析はＳｉが２７．８％、Ｏが３８．７％、Ｃが３３．４％の原子百分率を示した。表面上のＰＶＰ内に十分な量の芳香族炭素原子が存在する明瞭な証拠は存在しない。低誘電率材料ＰＭＳＳＱ内にのみ存在するＳｉの高い原子百分率は、表面領域に現れる（数ナノメートル）。高誘電率材料の架橋剤内にのみ存在するＮ原子は、表面には存在しなかった。上記のすべては、誘電体構造の上面に多量のＰＭＳＳＱ相、および誘電体構造の底部に架橋結合された多量のＰＶＰ相を備える相分離構造を示した。
相分離誘電体構造の深さプロファイルＸＰＳ試験は、ＰＭＳＳＱが表面の一番上の４０ｎｍまで分離していることを明らかにした。第１誘電材料ＰＭＳＳＱに由来する高濃度のＯ原子およびＳｉ原子は、一番上の４０ｎｍの領域内で見られた。Ｎ原子の濃度は上面から４０ｎｍ離れた位置から安定し始める。
ＯＴＦＴは、比較例１に記載されたとおり、スピンコーティングＰＱＴ−１２半導体および真空蒸着の金のソースドレイン電極により完成された。デバイスは略ゼロのターンオン電圧において極めて小さい漏れ電流を示した。移動度は０．１ｃｍ2／Ｖ．ｓおよび約１０5のｏｎ／ｏｆｆ比であることが計算された。
（比較例２）
本比較例では、ポリ（２−ヒドロキシエチル、メタクリレート）（サイエンティフィック・ポリマー・プロダクツ社（Ｓｃｉｅｎｔｉｆｉｃ Ｐｏｌｙｍｅｒ Ｐｒｏｄｕｃｔｓ，Ｉｎｃ．）、Ｍｗ＝１，０００，０００）が誘電体材料として使用され、Ｄｏｗａｎｏｌ（ドワノール）を液体として使用して均一な誘電体構造が形成された。誘電体組成物は、０．０００８ｇのｐ−トルエンスルホン酸が架橋結合の触媒として加えられたことを除いて、比較例１と同様に調製された。誘電体構造を備えるＯＴＦＴデバイスは約０．００２−０．００４３ｃｍ2／Ｖ．ｓおよび約１０4の電流ｏｎ／ｏｆｆ比の移動度を示した。
（実施例２）
本実施例では、ポリ（２−ヒドロキシエチル、メタクリレート）が高誘電率材料として使用され、Ｄｏｗａｎｏｌを液体として使用して、実施例１のＰＶＰおよびｎ−ブタノールが置換された。誘電体組成物は０．０００８ｇのｐ−トルエンスルホン酸が架橋結合の触媒として加えられたことを除いて、実施例１と同様に調製された。誘電体構造を備えるＯＴＦＴは約０．０５〜０．０６ｃｍ2／Ｖ．ｓおよび約１０4の電流ｏｎ／ｏｆｆ比の移動度を示した。
（比較例３）
この比較例では、均一なゲート誘電体はｎ−ブタノール溶液中のＰＭＳＳＱから調製された。誘電体組成物は最初に０．２ミクロンシリンジフィルタで濾過され、次にＡｌコーティングされたＰＥＴ基板に２０００ｒｐｍでスピンコーティングされた。ここでＡｌ層はＯＴＦＴのゲート電極として機能する。８０℃で１０分間乾燥した後、誘電体層は１６０℃で３０分間熱的に架橋結合された。この誘電体構造を備えるＯＴＦＴデバイスは、誘電層の漏れのために、極めて低いデバイス歩留まり（＜１０％）を示した。機能デバイスは０．０６ｃｍ2／Ｖ．ｓおよび１００〜１０００電流ｏｎ／ｏｆｆ比の移動度を示した。
上述の例および比較例から、第１誘電材料または第２誘電材料のどちらかを備えるデバイスは劣ったデバイス性能を示しただけであった。第１誘電材料を備えるデバイスは極めて低い歩留まりおよび極めて低い電流ｏｎ／ｏｆｆ比を有するのみであり、一方、第２誘電材料を備えるデバイスは極めて低い移動度を有するだけであった。他方では、相分離第１誘電材料および第２誘電材料のブレンドを備えるデバイスは高い移動度および高い電流ｏｎ／ｏｆｆ比の両方を示した。
ＴＦＴ形態における本発明の第１実施形態を示す。 ＴＦＴ形態における本発明の第２実施形態を示す。 ＴＦＴ形態における本発明の第３実施形態を示す。 ＴＦＴ形態における本発明の第４実施形態を示す。

Claims (5)

  1. 電子デバイスを製造するプロセスであって、該プロセスは、
    有機半導体を含む層を堆積することと、
    低誘電率ポリマー、当該低誘電率ポリマーより誘電率が高い高誘電率ポリマーおよび液体を含む誘電体組成物を、前記層に接するように、液相堆積することとを含み、かつ、前記低誘電率ポリマーおよび前記高誘電率ポリマーは液相堆積の前に相分離されず、
    さらに前記プロセスは、
    相分離誘電体構造を形成するために、前記低誘電率ポリマーおよび前記高誘電率ポリマーの相分離をし、
    当該相分離誘電体構造の前記層に接する界面における前記低誘電率ポリマーの重量は、当該界面における前記高誘電率ポリマーの重量に比べて大きく、
    前記層の堆積は、前記誘電体組成物を液相堆積する前、または相分離を生成した後になされる、前記プロセス。
  2. 電子デバイスを製造するプロセスであって、該プロセスは、
    有機半導体を含む層を堆積することと、
    低誘電率ポリマー、当該低誘電率ポリマーより誘電率が高い高誘電率ポリマーおよび液体を含む誘電体組成物を単一ステップで、前記層に接するように、液相堆積することとを含み、かつ、前記低誘電率ポリマーおよび前記高誘電率ポリマーは液相堆積の前に相分離されず、
    さらに前記プロセスは、
    相分離誘電体構造を形成するために、前記低誘電率ポリマーおよび前記高誘電率ポリマーの相分離をし、当該相分離誘電体構造の前記層に接する界面における前記低誘電率ポリマーの割合は、当該相分離誘電体構造の前記層に接する界面における前記低誘電率ポリマーおよび前記高誘電率ポリマーの総重量の６０％から１００％であり、当該界面における前記高誘電率ポリマーの割合は当該総重量の４０％から０％であり、
    前記層の堆積は、前記誘電体組成物を液相堆積する前、または相分離を生成した後になされる、前記プロセス。
  3. 薄膜トランジスタを製造するプロセスであって、該プロセスは、
    有機半導体を含む層を堆積することと、
    低誘電率ポリマーおよび当該低誘電率ポリマーより誘電率が高い高誘電率ポリマーおよび液体を含む誘電体組成物を、前記層に接するように、液相堆積することとを含み、かつ、前記低誘電率ポリマーおよび前記高誘電率ポリマーは前記液体に溶解され、
    さらに前記プロセスは、
    多量の低誘電率ポリマー／少量の高誘電率ポリマーの前記層に接する第１相および多量の高誘電率ポリマー／少量の低誘電率ポリマーの前記層に対する位置が当該第１相よりも遠い第２相を備える相分離ゲート誘電体を形成するために、前記低誘電率ポリマーおよび前記高誘電率ポリマーの相分離を生成することを含み、かつ、当該第１相の前記層に接する界面における前記低誘電率ポリマーの重量は、当該界面における前記高誘電率ポリマーの重量に比べて大きく、
    前記層の堆積は、前記誘電体組成物を液相堆積する前、または相分離を生成した後になされ、
    前記低誘電率ポリマーは、４．０未満の誘電率を有し、
    前記高誘電率ポリマーは、４．０以上の誘電率を有する、
    前記プロセス。
  4. 前記液相堆積は、単一ステップで達成される、請求項１のプロセス。
  5. 前記相分離を生成することは、熱アニーリングにより行われる、請求項１のプロセス。
JP2008077941A 2007-04-02 2008-03-25 電子デバイスを製造するプロセス及び薄膜トランジスタを製造するプロセス Active JP4908446B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/695,131 2007-04-02
US11/695,131 US7754510B2 (en) 2007-04-02 2007-04-02 Phase-separated dielectric structure fabrication process

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012003967A Division JP5451784B2 (ja) 2007-04-02 2012-01-12 エッジエミッティングレーザのモノリシックアレイ

Publications (3)

Publication Number Publication Date
JP2008258609A JP2008258609A (ja) 2008-10-23
JP2008258609A5 JP2008258609A5 (ja) 2011-05-12
JP4908446B2 true JP4908446B2 (ja) 2012-04-04

Family

ID=39495271

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008077941A Active JP4908446B2 (ja) 2007-04-02 2008-03-25 電子デバイスを製造するプロセス及び薄膜トランジスタを製造するプロセス
JP2012003967A Active JP5451784B2 (ja) 2007-04-02 2012-01-12 エッジエミッティングレーザのモノリシックアレイ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012003967A Active JP5451784B2 (ja) 2007-04-02 2012-01-12 エッジエミッティングレーザのモノリシックアレイ

Country Status (6)

Country Link
US (2) US7754510B2 (ja)
EP (1) EP1978572B1 (ja)
JP (2) JP4908446B2 (ja)
KR (1) KR101409725B1 (ja)
CA (1) CA2627393C (ja)
TW (1) TWI422611B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI412125B (zh) * 2007-07-17 2013-10-11 Creator Technology Bv 電子元件及電子元件之製法
GB2458940B (en) * 2008-04-03 2010-10-06 Cambridge Display Tech Ltd Organic thin film transistors
US8154080B2 (en) * 2008-12-05 2012-04-10 Xerox Corporation Dielectric structure having lower-k and higher-k materials
JP5532669B2 (ja) * 2009-04-30 2014-06-25 大日本印刷株式会社 有機半導体素子、およびその製造方法
SG168450A1 (en) * 2009-08-05 2011-02-28 Sony Corp Thin film transistor
US8221909B2 (en) * 2009-12-29 2012-07-17 Ut-Battelle, Llc Phase-separated, epitaxial composite cap layers for electronic device applications and method of making the same
US8486864B2 (en) * 2009-12-29 2013-07-16 Ut-Battelle, Llc Method for producing microstructured templates and their use in providing pinning enhancements in superconducting films deposited thereon
US9076975B2 (en) 2010-04-27 2015-07-07 Xerox Corporation Dielectric composition for thin-film transistors
US8623447B2 (en) 2010-12-01 2014-01-07 Xerox Corporation Method for coating dielectric composition for fabricating thin-film transistors
US8821962B2 (en) * 2010-12-01 2014-09-02 Xerox Corporation Method of forming dielectric layer with a dielectric composition
KR20120060154A (ko) * 2010-12-01 2012-06-11 제록스 코포레이션 박막 트랜지스터용 유전체 조성물
JP5842008B2 (ja) * 2011-10-24 2016-01-13 パナソニック株式会社 薄膜トランジスタ、有機ｅｌ発光素子及び薄膜トランジスタの製造方法
US8871425B2 (en) * 2012-02-09 2014-10-28 Az Electronic Materials (Luxembourg) S.A.R.L. Low dielectric photoimageable compositions and electronic devices made therefrom
US8658444B2 (en) * 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
JP6647780B2 (ja) * 2014-10-27 2020-02-14 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ 有機金属材料および方法
US20250006647A1 (en) * 2023-06-29 2025-01-02 International Business Machines Corporation Crosstalk noise reduction by high permeability insulator

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144639A (ja) * 1984-12-19 1986-07-02 Hitachi Ltd 放射線感応性組成物及びそれを用いたパタ−ン形成法
US5374453A (en) 1991-05-24 1994-12-20 Rogers Corporation Particulate filled composite film and method of making same
JPH06230386A (ja) * 1993-02-05 1994-08-19 Toshiba Corp 液晶表示素子の製造方法
US6107117A (en) 1996-12-20 2000-08-22 Lucent Technologies Inc. Method of making an organic thin film transistor
US5883219A (en) * 1997-05-29 1999-03-16 International Business Machines Corporation Integrated circuit device and process for its manufacture
US6528218B1 (en) * 1998-12-15 2003-03-04 International Business Machines Corporation Method of fabricating circuitized structures
US6280794B1 (en) 1999-03-10 2001-08-28 Conexant Systems, Inc. Method of forming dielectric material suitable for microelectronic circuits
US6136702A (en) 1999-11-29 2000-10-24 Lucent Technologies Inc. Thin film transistors
MY128644A (en) * 2000-08-31 2007-02-28 Georgia Tech Res Inst Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same
KR100432152B1 (ko) 2001-04-12 2004-05-17 한국화학연구원 다분지형 폴리알킬렌 옥시드 포로젠과 이를 이용한저유전성 절연막
US6949762B2 (en) 2002-01-11 2005-09-27 Xerox Corporation Polythiophenes and devices thereof
US6621099B2 (en) 2002-01-11 2003-09-16 Xerox Corporation Polythiophenes and devices thereof
US6770904B2 (en) 2002-01-11 2004-08-03 Xerox Corporation Polythiophenes and electronic devices generated therefrom
JP4014431B2 (ja) * 2002-03-27 2007-11-28 富士通株式会社 半導体記憶装置及び半導体記憶装置の製造方法
US6528409B1 (en) * 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
US20030227014A1 (en) 2002-06-11 2003-12-11 Xerox Corporation. Process for forming semiconductor layer of micro-and nano-electronic devices
JP4272441B2 (ja) * 2003-02-05 2009-06-03 株式会社リコー 有機能動素子及びそれを有する表示素子
US7098525B2 (en) * 2003-05-08 2006-08-29 3M Innovative Properties Company Organic polymers, electronic devices, and methods
KR100995451B1 (ko) * 2003-07-03 2010-11-18 삼성전자주식회사 다층 구조의 게이트 절연막을 포함하는 유기 박막 트랜지스터
JP2005072569A (ja) * 2003-08-06 2005-03-17 Mitsubishi Chemicals Corp 有機電界効果トランジスタ
JP2005175386A (ja) * 2003-12-15 2005-06-30 Asahi Kasei Corp 有機半導体素子
JP2005243822A (ja) * 2004-02-25 2005-09-08 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
US7098150B2 (en) * 2004-03-05 2006-08-29 Air Liquide America L.P. Method for novel deposition of high-k MSiON dielectric films
US20060214154A1 (en) 2005-03-24 2006-09-28 Eastman Kodak Company Polymeric gate dielectrics for organic thin film transistors and methods of making the same
US7282735B2 (en) 2005-03-31 2007-10-16 Xerox Corporation TFT having a fluorocarbon-containing layer
US20060231908A1 (en) 2005-04-13 2006-10-19 Xerox Corporation Multilayer gate dielectric
US7348280B2 (en) * 2005-11-03 2008-03-25 International Business Machines Corporation Method for fabricating and BEOL interconnect structures with simultaneous formation of high-k and low-k dielectric regions
US7795614B2 (en) 2007-04-02 2010-09-14 Xerox Corporation Device with phase-separated dielectric structure

Also Published As

Publication number Publication date
TW200844134A (en) 2008-11-16
US20080242112A1 (en) 2008-10-02
KR101409725B1 (ko) 2014-06-19
US7829625B2 (en) 2010-11-09
CA2627393A1 (en) 2008-10-02
CA2627393C (en) 2016-07-12
TWI422611B (zh) 2014-01-11
EP1978572A3 (en) 2011-05-18
EP1978572B1 (en) 2016-11-02
KR20080090329A (ko) 2008-10-08
US20090234056A1 (en) 2009-09-17
JP2008258609A (ja) 2008-10-23
JP2012109594A (ja) 2012-06-07
US7754510B2 (en) 2010-07-13
JP5451784B2 (ja) 2014-03-26
EP1978572A2 (en) 2008-10-08

Similar Documents

Publication Publication Date Title
JP4908446B2 (ja) 電子デバイスを製造するプロセス及び薄膜トランジスタを製造するプロセス
JP4908447B2 (ja) 電子デバイス及び薄膜トランジスタ
US9076975B2 (en) Dielectric composition for thin-film transistors
CN102487125B (zh) 介电组合物
US8154080B2 (en) Dielectric structure having lower-k and higher-k materials
US9058981B2 (en) Dielectric composition for thin-film transistors
JP7083106B2 (ja) 有機半導体組成物及びその用途
KR20120060154A (ko) 박막 트랜지스터용 유전체 조성물

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110324

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110324

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110324

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4908446

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250