JP4908447B2 - 電子デバイス及び薄膜トランジスタ - Google Patents

電子デバイス及び薄膜トランジスタ Download PDF

Info

Publication number
JP4908447B2
JP4908447B2 JP2008077942A JP2008077942A JP4908447B2 JP 4908447 B2 JP4908447 B2 JP 4908447B2 JP 2008077942 A JP2008077942 A JP 2008077942A JP 2008077942 A JP2008077942 A JP 2008077942A JP 4908447 B2 JP4908447 B2 JP 4908447B2
Authority
JP
Japan
Prior art keywords
phase
dielectric constant
semiconductor layer
constant polymer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008077942A
Other languages
English (en)
Other versions
JP2008258610A (ja
JP2008258610A5 (ja
Inventor
ウー イリャン
ケー.マハバディ ハディ
エス.オング ベング
エフ.スミス ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JP2008258610A publication Critical patent/JP2008258610A/ja
Publication of JP2008258610A5 publication Critical patent/JP2008258610A5/ja
Application granted granted Critical
Publication of JP4908447B2 publication Critical patent/JP4908447B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/478Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a layer of composite material comprising interpenetrating or embedded materials, e.g. TiO2 particles in a polymer matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Landscapes

  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Description

様々な代表的実施形態における本発明の開示は、電子デバイスおよびデバイスに使用するのに適する材料、ならびに電子デバイスおよび電子デバイスのコンポーネントの製造プロセスに関する。さらに詳細には、本開示は、相分離型誘電体構造を組み込んでいる電子デバイスならびにこのような電子デバイスおよび相分離型誘電体構造の製造プロセスに関する。
関連出願の相互参照
Yiliang Wuらの米国特許出願第11/276,634号の発明の名称「TFT製造プロセス(TFT FABRICATION PROCESS)」は2006年3月8日に出願された。
Yiliang Wuらによる米国特許出願第11/104,728号の発明の名称「多層ゲート誘電体(MULTILAYER GATE DIELECTRIC)」は2005年4月13日に出願された。
本発明は、国立標準技術研究所(NIST)によって認可された協力協定第70NANBOH3033号に基づき米国連邦政府の支援によってなされた。米国連邦政府は本発明に関して一定の権利を有する。
薄膜トランジスタ(TFT)は、例えばセンサ、イメージングおよびディスプレイデバイスを含む、現代の電子工学における基本的コンポーネントである。現在主流のシリコン技術を利用する薄膜トランジスタ回路は、特に大面積デバイス(例えば、アクティブマトリクス型液晶モニタまたはテレビのようなディスプレイのバックプレーンスイッチング回路)、および高速スイッチングが必ずしも必要でない低価格用途(例えば、無線ID(RFID)タグ)に対しては高価であり過ぎる。シリコンベースの薄膜トランジスタ回路の高いコストは主として、資本集約的製造設備および厳しく管理される環境下の複雑な高温、高真空のフォトリソグラフィ製造プロセスに起因する。
従来のフォトリソグラフィプロセスを使用するシリコンベースの薄膜トランジスタ回路を製造するコストおよび複雑性の理由から、スピンコーティング、溶媒キャスト法、ディップコーティング、ステンシル/スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、インクジェット印刷、マイクロコンタクト印刷など、またはこれらのプロセスの組み合わせなどの、液体ベースのパターン形成および堆積技術を使用して製造できる、プラスチック/有機薄膜トランジスタへの関心が高まっている。このようなプロセスは一般に、電子デバイスにおけるシリコンベースの薄膜トランジスタ回路の製造に用いられる複雑なフォトリソグラフィプロセスと比較してより簡単で経済的である。したがって、液体処理された薄膜トランジスタ回路を製造するために、液体処理可能な材料が要求される。
プラスチック薄膜トランジスタに対する現在の材料研究および開発活動の大半は半導体材料、詳細には液体処理可能な有機および高分子半導体に傾倒している。他方では、誘電率材料などの他の材料成分はあまり注目されていない。
いくつかの実施形態では、誘電体の材料は例えば(1)優れた電気的絶縁性、および(2)半導体材料との優れた適合性を含む多くの属性を有することが望ましい。従来のゲート誘電体の問題は、簡単なプロセスによって誘電率材料の所望の属性の全てに適合することが困難なことである。所望の属性(1)および(2)に適合することは本発明の実施形態により達成される。
以下の文献は参考情報を提供する。
米国特許第6,528,409号 米国特許第6,706,464号 米国特許第5,883,219号 米国特許第7,098,525B2号 米国特許第6,809,371B2号 アントニオ・ファチェッティ(Antonio Facchetti)ら「有機電界効果トランジスタのゲート誘電体:有機電子工学に対する新しい可能性(Gate Dielectrics for Organic Field−Effect Transistors:New Opportunities for Organic Electronics)」アドバンスド・マテリアルズ(Adv.Mater.)、第17巻、p.1705〜1725,2005年
実施形態では、電子デバイスであって、
(a)半導体層と、
(b)低誘電率ポリマーおよび高誘電率ポリマーを含む相分離誘電体構造と、
を任意の順に含み、
前記低誘電率ポリマーは、前記半導体層に最も近い前記誘電体構造の領域内の前記高誘電率ポリマーの濃度に比べて高濃度である、電子デバイスが提供される。
別の実施形態では、電子デバイスであって、
(a)有機半導体層と、
(b)低誘電率ポリマー及び高誘電率ポリマーを含む相分離誘電体構造と、
を任意の順に含み、
前記低誘電率ポリマーは、前記半導体層に最も近い前記誘電体構造の領域内の前記低誘電率および前記高誘電率ポリマーの総重量の、約60%から100%の濃度であり、前記高誘電率ポリマーは約40%から0%の濃度である、電子デバイスが提供される。
別の実施形態では、薄膜トランジスタであって、
(a)半導体層と、
(b)多量の低誘電率ポリマー/少量の高誘電率ポリマーの第1相および多量の高誘電率ポリマー/少量の低誘電率ポリマーの第2相を備える、相分離誘電体構造と、
を任意の順に含み、
前記低誘電率ポリマーは、前記半導体層に最も近い前記誘電体構造の領域内の前記高誘電率ポリマーの濃度に比べて高濃度である、薄膜トランジスタが提供される。
別の実施形態では、薄膜トランジスタであって、
(a)半導体層と、
(b)ポリマーブレンドを備える相分離ゲート誘電体
を任意の順に含む、薄膜トランジスタが提供される。
特に注記されない限り、異なる図における同一参照符号は同一または同様の形態を指す。
本発明の各態様は相分離誘電体構造を備える電子デバイス(例えば薄膜トランジスタ)に関する。薄膜トランジスタに関しては、相分離誘電体構造は「ゲート誘電体(gate electric)」とも称される。相分離誘電体構造は任意の適切な電子デバイスに使用できる。薄膜トランジスタに加えて、他の種類の適切な電子デバイスには、例えば埋め込みキャパシタおよびエレクトロルミネセントランプが含まれる。
本発明の誘電体構造の製造において、誘電体組成物は低誘電率材料、高誘電率材料および液体を含むように調製され、かつ、低誘電率材料および高誘電率材料は液相堆積の前に相分離(phase separate)されない。
いくつかの実施形態では、用語「低誘電率(lower−k)材料」および「高誘電率(higher−k)材料」は誘電体組成物および相分離誘電体構造において、(誘電率に基づいて)2種類の誘電率材料を区別するために使用される。したがって、任意の適切な誘電率材料は低誘電率材料であってもよく、低誘電率材料より高い誘電率を有する任意の適切な誘電率材料は高誘電率材料であってもよい。「低誘電率材料」は1つ、2つ、あるいはそれ以上の適切な材料を含むことができる。「高誘電率材料」は1つ、2つ、あるいはそれ以上の適切な材料を含むことができる。
いくつかの実施形態では、低誘電率材料は、デバイスの半導体層に適合するまたは優れた適合性を有する電気絶縁材料である。用語「適合する(compatible)」(または「適合性(compatibility)」)は、半導体層が、低誘電率材料が豊富な表面と隣接するときに電気的にどのように良好に機能できるかを指す。例えば、一般に、疎水性表面はポリチオフェン(polythiophene)半導体に対して好ましい。いくつかの実施形態では、低誘電率材料は疎水性表面を有し、したがってポリチオフェン半導体との優れた適合性を満足できる。
いくつかの実施形態では、低誘電率材料は、例えば4.0未満または約3.5未満または詳細には約3.0未満の誘電率を有する。いくつかの実施形態では、低誘電率材料は、メチル基、フェニレン基、エチレン基、Si−C、Si−O−Siなどの非極性または弱極性基を有する。いくつかの実施形態では、低誘電率材料は低誘電性ポリマーである。代表的な低誘電性ポリマーは、ポリスチレン、ポリ(4−メチルスチレン)、ポリ(クロロスチレン)、ポリ(α−メチルスチレン)、ポリ(ジメチルシロキサン)およびポリ(ジフェニルシロキサン)などのポリシロキサン、ポリ(エチルシルセスキオキサン)、ポリ(メチルシルセスキオキサン)およびポリ(フェニルシルセスキオキサン)などのポリシルセスキオキサン、ポリフェニレン、ポリ(1,3−ブタジエン)、ポリ(α−ビニルナフタレン)、ポリプロピレン、ポリイソプレン、ポリイソブチレン、ポリエチレン、ポリ(4−メチル−1−ペンテン)、ポリ(p−キシレン)、ポリ(メタクリル酸シクロヘキシル)、ポリ(プロピルメタクリルPOSS−co−メタクリル酸メチル)、ポリ(プロピルメタクリルPOSS−co−スチレン)、ポリ(スチリルPOSS−co−スチレン)、ポリ(ビニルシンナマート)などを含むが、これに限定されない。いくつかの実施形態では、低誘電率材料は、ポリシルセスキオキサン、詳細にはポリ(メチルシルセスキオキサン)を含む。材料の誘電率は室温において1kHzの周波数で測定される。
いくつかの実施形態では、低誘電率材料の表面は、膜として形成される場合、低い表面エネルギーを有する。表面エネルギーを特徴付けるために、前進水接触角(advancing water contact angle)を用いることができる。高接触角は低表面エネルギーを示す。いくつかの実施形態では、接触角は80°以上であるかまたは約90°より高いかまたは詳細には約95°より高い。
いくつかの実施形態では、高誘電率材料は、例えばヒドロキシル基、アミノ基、シアノ基、ニトロ基、C=O基などを含有する電気絶縁材料である。いくつかの実施形態では、高誘電率材料は4.0以上または約5.0より高いまたは詳細には約6.0より高い誘電率を有する。いくつかの実施形態では、高誘電率材料は高誘電性ポリマーである。ポリイミド、ポリエステル、ポリエーテル、ポリアクリラート、ポリビニル、ポリケトンおよびポリスルホンなどの任意の適切な高誘電性ポリマーを使用できる。代表的な高誘電性ポリマーは、ポリ(4−ビニルフェノール)(PVP)、ポリ(ビニルアルコール)およびポリ(メタクリル酸2−ヒドロキシエチル)(PHEMA)、シアンエチル化ポリ(ビニルアルコール)、シアノエチル化セルロース、ポリ(フッ化ビニリデン)(PVDF)、ポリ(ビニルピリジン)、これらのコポリマーなどを含むが、これら限定されない。いくつかの実施形態では、高誘電率材料はPVPおよび/またはPHEMAである。
いくつかの実施形態では、高誘電率材料は、膜として形成される場合、高い表面エネルギーを有する。前進水接触角に関しては、角度は例えば80°より低いかまたは約60°より低いかまたは約50°より低い。
いくつかの実施形態では、高誘電率材料と低誘電率材料の誘電率の大きさの差は、少なくとも約0.5または少なくとも約1.0または少なくとも約2.0であり、例えば約0.5から約200である。
いくつかの実施形態では、本発明の相分離誘電体構造は、例えばロパティン(Lopatin)らによる米国特許第6,528,409号、フォスタ(Foster)らによる米国特許第6,706,464号およびカーター(Carter)らによる米国特許第5,883,219号に開示されたものと同様のプロセスおよび材料を使用して生成される構造などの、意図的に形成された穴(または空隙および開口と称される)を含有する。他のいくつかの実施形態では、本発明の相分離誘電体構造は、このような意図的に形成された穴を含有せず(しかし特定のいくつかの実施形態ではピンホールが存在することもあり、これは意図的に形成されないが、本発明のプロセスの望ましくない副産物である)。実施形態におけるピンホールの密度は例えば1mm2(平方ミリメートル)当たり50未満、1mm2当たり10未満または1mm2当たり5未満である。別の実施形態では、本発明の相分離誘電体構造はピンホールが存在しない。いくつかの実施形態では、誘電体組成物は非感光性である。いくつかの実施形態では、誘電体構造に穴を形成するステップは存在しない。
いくつかの実施形態では、誘電体構造は約4.0を超えるかまたは約5.0を超え、詳細には約6.0を超える全体誘電率を有する。全体誘電率は、金属/誘電体構造/金属キャパシタにより特徴付けられる。詳細には、薄膜トランジスタ用途では、高い全体誘電率はいくつかの実施形態では望ましく、これによりデバイスは比較的低電圧で動作できる。
1つ、2つ、あるいはそれ以上の適切な流体が液体(液相堆積を促進する)として使用できる。いくつかの実施形態では、液体は低誘電率材料および高誘電率材料を溶解ができる。代表的な液体は、水や、メタノール、エタノール、プロパノール、ブタノールおよびメトキシエタノールなどのアルコールや、酢酸エチルおよびプロピレングリコールモノエチルエーテルアセテートなどのアセテートや、メチルイソブチルケトン、メチルイソアミルケトン、アセトン、メチルエチルケトン、メチルプロピルケトンなどのケトンや、石油エーテル、テトラヒドロフランおよびメチル−t−ブチルエーテルなどのエーテルや、ヘキサン、シクロヘキサン、シクロペンタン、ヘキサデカン、イソオクタンなどの炭化水素や、トルエン、キシレン、エチルベンゼンおよびメシチレンなどの芳香族炭化水素や、クロロホルム、ジクロロメタン、ジクロロエタン、クロロベンゼン、ジクロロベンゼンおよびトリクロロベンゼンなどの塩素系溶剤や、およびジメチルスルホキシド、トリフルオロ酢酸、アセトニトリル、ジメチルホルムアミド、ジメチルアセトアミド、ピリジン、n−メチル−α−ピロリジノンなどの他の溶剤を含むが、これらに限定されない。
他の材料を誘電体組成物に加えることもできる。代表的な材料には、例えばポリ(メラミン−co−ホルムアルデヒド)などの、低誘電率材料および/または高誘電率材料用の架橋剤を含む。架橋剤の触媒はまた例えばトルエンスルホン酸を含んでもよい。誘電率を増加するために使用される無機ナノ粒子は例えばAl23、TiO2を含んでもよい。
誘電体組成物における上記に列挙された成分のそれぞれの濃度は重量で約0.001から約99パーセントまで変化する。低誘電率材料の濃度は例えば、重量で約0.1から約30パーセントまたは重量で約1から約20パーセントである。高誘電率材料の濃度は例えば重量で約0.1から約50パーセントまたは重量で約5から約30パーセントである。架橋剤の濃度および架橋剤反応のための触媒は誘電材料の濃度に依存する。架橋剤と誘電材料の割合は例えば、重量で約1:99から約50:50または約5:95から約30:70である。触媒と誘電材料との割合は例えば、重量で約1:9999から約5:95かまたは1:999から約1:99である。無機ナノ粒子は例えば重量で約0.5から約30パーセントまたは重量で約1から約10パーセントであってもよい。
いくつかの実施形態では、低誘電率材料および高誘電率材料は誘電体組成物において相分離されない。いくつかの実施形態では、用語「相分離されていない(not phase separated)」は、例えば、低誘電率材料および高誘電率材料が液体に溶解されていることを意味する。実施形態において、「溶解されている(dissolved)」は、液体に低誘電率材料および高誘電率材料が完全に溶解または部分的に溶解されていることを示す。いくつかの実施形態では、用語「相分離されていない」は、例えば、低誘電率材料、高誘電率材料および液体が混和性を有することにより、一定範囲の温度、圧力および組成に対して単一相を形成することを意味する。温度範囲は例えば0から150℃、詳細にはほぼ室温である。圧力は例えば約1気圧である。液相堆積の前の誘電体組成物において、低誘電率材料および高誘電率材料は、例えば、低誘電率材料、高誘電率材料および液体の総重量に基づいて、約0.1から約90重量パーセントまたは約0.5から約50重量パーセントまで存在できる。低誘電率材料と高誘電率材料との割合は、例えば、約1:99から99:1であるかまたは約5:95から約95:5、詳細には約10:90から約40:60にできる(各割合における最初の引用値は低誘電率材料を表す)。
低誘電率材料、高誘電率材料および液体が混和性を有して、液相堆積前に単一相(一般に透明溶液)を形成する実施形態では、この単一相は、光散乱技術により確認できるかまたはツールの支援なしに人間の目により視覚的に検知できる。
液相堆積の前に、誘電体組成物は、いくつかの実施形態では、低誘電率材料および/または高誘電率材料の凝集体を含有してよい。これらの凝集体は、例えば、可視光の波長未満または100nm未満、詳細には50nm未満の大きさであってもよい。本発明の目的を達成するために、これらの凝集体は、誘電体組成物内に存在する場合、相分離の結果と見なされないかまたは相分離されていると見なされない。さらにこれらの凝集体は「第1相」および/または「第2相」と見なされない。
誘電体組成物は基板上に液相堆積される。任意の適切な液相堆積技術が採用されてもよい。いくつかの実施形態では、液相堆積は、スピンコーティング、ブレードコーティング、ロッドコーティング、ディップコーティングなどのブランケットコーティング、およびスクリーン印刷、インクジェット印刷、スタンピング、ステンシル印刷、スクリーン印刷、グラビア印刷、フレキソ印刷などいった印刷法を含む。
いくつかの実施形態では、液相堆積は単一ステップで達成できる。用語「単一ステップ」は、1つの誘電体組成物から同時に第1および第2誘電材料の両方を液相堆積することを指す。これは、2つの異なる誘電材料が2つの異なる誘電体組成物から個別に液相堆積される、従来の二重層誘電体構造を製造するプロセスとは異なる。「単一ステップ」における「ステップ」は用語「パス(pass)」とは異なる。いくつかの実施形態では、誘電体構造の厚みを増加するため、誘電体組成物の単一ステップ堆積中に1より多いのパスを実行できる。
誘電体構造の製造において、本発明のプロセスは、いくつかの実施形態では、多量の低誘電率材料/少量の高誘電率材料の第1相および多量の高誘電率材料/少量の低誘電率材料の第2相を備える誘電体構造を形成するために、低誘電率材料と高誘電率材料の相分離を生成することを含む。用語「相分離を生成する(causing)」は、液体が蒸発するときに液相堆積中における相分離の自然発生的な生成を含む。用語「相分離を生成する」はまた、液相堆積中および後の、相分離を促進するための外部支援を含む。いくつかの実施形態では、相分離は例えば、熱アニーリングおよび/または溶剤アニーリングにより生成される。熱アニーリングは、任意の適切な温度、例えばガラス転移温度より高い温度または誘電率材料の1つの融点で実行できる。熱アニーリング時間は、特定の誘電体組成物に依存し、例えば約1分から約1日または約1分から1時間である。溶剤アニーリングは、室温または堆積された誘電体構造を露出して1つ以上の溶剤を蒸発させることにより上昇した温度などの、任意の温度で実行できる。代表的な溶剤は、例えば、液相堆積に対してここで説明されている液体から選択できる。溶剤アニーリング時間は、特定の誘電体の組み合わせに依存して、例えば約数秒から約1週間または約1分から2時間である。
いくつかの実施形態では、「第1相」および「第2相」の「相」という用語は、化学組成などの特性が比較的均一である材料の1つ以上のドメインを意味する。したがって、用語「中間相」は、組成物内の勾配が存在する相分離誘電体構造における第1相と第2相との間の領域を指す。いくつかの実施形態では、誘電体構造は連続した、第1相、最適中間相および第2相を備える。
いくつかの実施形態では、本発明の相分離誘電体構造の「相分離」特性は第1および第2相の以下の実行可能な代表的形態のいずれかにより表される。すなわち、
(1)中間相(層の形態の)は、第1相(層の形態の)と第2相(層の形態の)との間に現れる、
(2)1つの相は他の相の連続的なマトリクス内の複数の「点」を形成する、
(3)1つの相は他の相の連続的なマトリクス内の複数のロッド形状要素(例えばシリンダ)を形成する、および
(4)1つの相は他の相内に貫入して、同相ドメインを形成する。
いくつかの実施形態では、形態(2)、(3)または(4)は存在してもよいが、(1)は存在しない。
第1相および第2相の形態に関する本発明の相分離誘電体構造の「相分離」特性は、例えば以下のような様々な分析、すなわち、誘電体構造の表面および断面の走査電子顕微鏡法(SEM)および原子間力顕微鏡法(AFM)分析、および誘電体構造の断面の透過電子顕微鏡法(TEM)分析により決定できる。光散乱およびX線(広角および小角X線)散乱などの他のツールもまた使用できる。
いくつかの実施形態では、中間相を含む形態(1)は、中間相が勾配組成変化を含むという点で、界面層を有する従来の二重層ゲート誘電体とは異なり、一方で、界面層は勾配組成変化ではなく、非連続的な組成の変化を含む。いくつかの実施形態では、別の差異は、本発明の中間相は比較的厚く、約10nmから約50nmの範囲の厚みを含み、通常約5nm未満、詳細には約3nm未満の界面層の厚みを有してもよい、従来の二重層ゲート誘電体に見られるいずれの界面層より著しく大きいことである。
いくつかの実施形態では、第1相は多量の低誘電率材料をおよび少量の高誘電率材料を含む。第2相は少量の低誘電率材料および多量の高誘電率材料を含む。用語「多量」は相分離誘電体構造の相内の低誘電率材料および高誘電率材料の総重量の重量で50%を超えることを意味する。いくつかの実施形態では、用語「多量」は、相分離誘電体構造の相内の、重量で51%から100%、重量で約55%から約95%または重量で約80%から100%を示す。
用語「少量」は相分離誘電体構造の相内の低誘電率材料および高誘電率材料の総重量の重量で50%未満であることを意味する。いくつかの実施形態では、用語「少量」は、相分離誘電体構造の相内の、重量で49から0%、重量で約45から約5%または重量で約20%から0%を示す。
いくつかの実施形態では、低誘電率材料の濃度は、半導体を含む層に最も近い誘電体構造の領域における高誘電率材料の濃度より高濃度である。
用語「領域」は、半導体層に最も近い相分離誘電体構造の(誘電体構造の表面と平行の)薄いスライスを指す。この領域は低誘電率材料および高誘電率材料の濃度を決定するために検査される。いくつかの実施形態では、領域は第1相の一部またはすべてを、場合により第2相の一部またはすべてを含有する。いくつかの実施形態では、場合により界面層は相分離誘電体構造に存在してもよく、したがって、領域は、領域が第1相の一部またはすべておよび場合により第2相の一部またはすべてを含むのに十分な厚みを有する限り、界面層を含んでもよい。領域は、例えば、約1nmから約100nmまたは約5nmから約100nmまたは詳細には約5nmから約50nmなどの分析技術において使用するための任意の適切な厚みを有する。様々な方法を用いて第1誘電材料および第2誘電材料の濃度を決定できる。例えば、X線光電子分光分析法(XPS)を使用して、領域の異なる誘電材料の各原子の濃度を分析できる。AFMを使用して、異なる相のドメインの大きさを決定できる。また領域の断面上のTEMを用いて、異なる誘電材料のドメインの大きさおよび異なる誘電材料の各原子の濃度を決定できる。特定のいくつかの実施形態では、様々な方法の組み合わせが使用されてもよい。様々な方法から生じた結果が大幅に変動している場合には、TEM分析から生じた結果が好ましい。
「領域」のいくつかの実施形態では、低誘電率材料は例えば約60%から100%、または約80%から100%の範囲の濃度であり、高誘電率材料は例えば約40%から0%、または約20%から0%の範囲の濃度である。濃度は、誘電体組成物内の低誘電率材料および高誘電率材料の初期の割合、誘電体組成物内の誘電材料の濃度、誘電材料の混和性、アニーリング時間およびアニーリング温度などのプロセス条件などのような様々な要因により制御できる。
相分離を達成するために、いくつかの実施形態では、低誘電率材料および高誘電率材料は意図的に、固体状態で非混和または部分的に混和できるように選択される。2つのポリマーなどの2つの誘電材料の混和性(miscibilty)(単一相を形成するために混合できる能力)は、これらの相互作用パラメータχを検査することにより予測できる。一般的に言えば、ポリマーはこれと類似する別のポリマーと混和可能である。
相分離誘電体構造が層を形成するいくつかの実施形態(形態(1))では、第1相は例えば約1nmから約500nm、約5nmから約200nm、または約5nmから約50nmの厚みを有する。第2相は例えば約5nmから約2μm、約10nmから約500nm、または約100nmから約500nmの厚みを有する。誘電体構造は例えば約10nmから約2μm、約200nmから約1マイクロメートル、または約300nmから約800nmの全体的な厚みを有する。
いくつかの実施形態では、相分離誘電体構造内の低誘電率材料は架橋結合(crosslinked)される。いくつかの実施形態では、相分離誘電体構造内の低誘電率材料は自己架橋結合(self−crosslinked)される。いくつかの実施形態では、相分離誘電体構造内の低誘電率材料は熱的に自己架橋結合される。いくつかの実施形態では、相分離誘電体構造内の低誘電率材料および高誘電率材料は架橋結合される。
いくつかの実施形態では、相分離誘電体構造は、例えば低誘電率材料はポリマーであり、高誘電率材料は異なるポリマーである、ポリマーブレンドを含む。いくつかの実施形態では、相分離ポリマーブレンドは二元混合物である。他の実施形態では、相分離ポリマーブレンドは、3番目または4番目の誘電材料がそれぞれ加えられる場合、三元ブレンドまたは四元ブレンドである。ここで使用されているとおり、用語「ブレンド」は単に、2つ以上の材料の存在を示し、第1相および第2相の低誘電率材料および高誘電率材料の濃度および分布を意味していない。さらに、本開示の態様は、相分離ポリマーブレンドゲート誘電体を含む薄膜トランジスタに関する。
場合により界面層は半導体層と相分離誘導体構造との間に存在する。界面層は、例えば、2006年10月3日出願のYiliang Wuらによる米国特許出願第11/276,694号(米国特許第7,282,735号)に開示されている材料および手順を使用して調製されてもよく、この全開示内容は、参照により本明細書に引用したものとする。
本発明はいくつかの利点を有する。第1に、実施形態におけるプロセスは、場合により単一ステップ機能を使用することにより様々な誘電材料の多数のステップによる堆積を回避できる。第2に、いくつかの実施形態では、相分離ポリマーブレンド誘電体は様々なポリマーの利点の組み合わせによって優れた特性を提供できる。
図1では、基板16と、基板16と接触している金属接触体18(ゲート電極)と、相分離ゲート誘電体14(この上に2つの金属接触体であるソース電極20およびドレイン電極22が接触している)とからなる有機薄膜トランジスタ(「OTFT」)構造体10が概略的に示されている。金属接触体20および22の上方およびそれらの間には、ここに示されたとおり有機半導体層12がある。
図2は、基板36と、ゲート電極38と、ソース電極40およびドレイン電極42と、相分離ゲート誘電体34と、有機半導体層32とから構成された別のOTFT構造体30を概略的に示している。
図3は、基板およびゲート電極の両方として作用する高濃度n−ドープシリコンウエハー56と、相分離ゲート誘電体54と、有機半導体層52(この上にソース電極60およびドレイン電極62が配置されている)とから構成された別のOTFT構造体50を概略的に示している。
図4は、基板76と、ゲート電極78と、ソース電極80と、ドレイン電極82と、有機半導体層72および相分離ゲート誘電体74とから構成された別のOTFT構造体70を概略的に示している。
(基板)
基板は、例えばシリコン、ガラス板、プラスチックフィルムまたはシートから構成されてもよい。構造的に柔軟なデバイスでは、例えばポリエステル、ポリカーボネート、ポリイミドシートなどのプラスチック基板が好ましい。基板の厚みは、約10μmから約10mmを超えてもよく、例示的な厚みは特に柔軟なプラスチック基板では約50から約100mm、ガラス板またはシリコンウエハーなどの剛性の基板では約1から約10mmである。
(電極)
ゲート電極は、薄い金属フィルム、伝導性ポリマーフィルム、伝導性インクまたはペーストから作られる伝導性フィルムであってもよく、または基板自体がゲート電極、例えば高濃度ドープシリコンであってもよい。ゲート電極材料の例はアルミニウム、金、クロム、インジウムスズ酸化物、ポリスチレンスルホン酸ドープポリ(3,4−エチレンジオキシチオフェン)(PSS−PEDOT)、カーボンブラック/グラファイトからなる伝導性インク/ペーストまたはアチソン・コロイズ社(Acheson Colloids Company)から市販されている商標ELECTRODAGなどのポリマーバインダにコロイド状の銀を分散したものを含むが、これらに限定されない。ゲート電極層は、真空蒸着、金属または導電性金属酸化物のスパッタリング、スピンコーティングによる導電性ポリマー溶液または伝導性インクによるコーティング、キャスティング、または印刷によって調製される。ゲート電極層の厚みは、例えば金属フィルムでは約10から約200nm、ポリマー導電体では約1から約10μmである。
ソースおよびドレイン電極層は、半導体層に対して低抵抗オーム接触を提供する材料から製造できる。ソースおよびドレイン電極としての使用に適した典型的な材料は、金、ニッケル、アルミニウム、プラチナ、導電性ポリマー、伝導性インクなどのゲート電極材料の材料を含む。ソースおよびドレイン電極の典型的な厚みは、例えば、約40nmから約10μmであり、より詳細な厚みは約100から約400nmである。
(半導体層)
有機半導体層としての使用に適した材料は、アントラセン、テトラセン、ペンタセンおよび代替ペンタセンなどのアセン、ペリレン、フラーレン、フタロシアニン、オリゴチオフェン、ポリチオフェンおよびこれらの代替誘導体を含む。いくつかの実施形態では、有機半導体層は液体プロセス可能材料から形成される。適切な半導体材料の例は、ポリチオフェン、オリゴチオフェンおよび米国特許出願公開番号第2003/0160234号として公開されている米国特許出願第10/042,342号、米国特許第6,621,099号、米国特許第6,774,393号および米国特許第6,770,904号に記載されている半導体ポリマーを含み、この全開示内容は、参照により本明細書に引用したものとする。これに加えて、適切な材料はC.D.ディミトラコポロス(C.D.Dimitrakopoulos)およびP.R.L.マレンファント(P.R.L.Malenfant)の「大面積電子回路における有機薄膜トランジスタ(Organic Thin Film Transistors for Large Area Electronics)」アドバンスド・マテリアルズ(Adv.Mater.)、第12巻、第2号、p.99〜117(2002)に開示されている半導体ポリマーを含み、この全開示内容は、参照により本明細書に組み込まれる。
半導体層は、真空蒸着法、スピンコーティング、溶液キャスティング、ディップコーティング、ステンシル/スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、インクジェット印刷、マイクロコンタクト印刷、これらのプロセスの組み合わせなどを含むがこれらに限定されない任意の適切な手段により形成されてもよい。いくつかの実施形態では、半導体層は液相堆積法により形成される。いくつかの実施形態では、半導体層は約10nmから約1μmの厚みを有する。別の実施形態では、有機半導体層は、約30から約150nmの厚みを有する。他の実施形態では、半導体層は、約40から約100nmの厚みを有する。
(ゲート誘電体)
ゲート誘電体の組成および形成が本明細書では開示されている。いくつかの実施形態では、ゲート誘電体の第1相および第2相は相互に接触する。他の実施形態では中間相は第1相と第2相の間に存在する。いくつかの実施形態では、ゲート誘電体の第1相は半導体層と接触する。他の実施形態では、界面層は第1相と半導体層の間に存在する。いくつかの実施形態では、ゲート誘電体の第1相および第2相の両方は半導体層と接触する。他の実施形態では、ゲート誘電体の第1相および第2相の両方は半導体層と接触するが、半導体層と第1相との間の接触面積は薄膜トランジスタのチャネル領域(ソース電極とドレイン電極間の領域)における半導体層と第2相との間の接触面積より大きい。
ゲート誘電体、ゲート電極、半導体層、ソース電極およびドレイン電極は任意の順番で形成される。いくつかの実施形態では、ゲート電極および半導体層の両方はゲート誘電体と接触し、ソース電極およびドレイン電極の両方は半導体層と接触している。用語「任意の順番」は順番におよび同時に形成することを含む。例えば、ソース電極およびドレイン電極は同時にまたは順番に形成できる。電界効果トランジスタの組成、製造および動作はバオ(Bao)らによる米国特許第6,107,117号に記載され、この全開示内容は、参照により本明細書に組み込まれる。
すべての割合および部分は特に指定されない限り重量による。本明細書で使用されているとおり、室温は例えば約20から約25℃の範囲の温度を指す。
(比較例1)
本比較例では、均一なゲート誘電体は以下のとおり調製された。0.08gポリ(4−ビニルフェノール)(PVP)(アルドリッチ、Mw=約20,000)は0.9g n−ブタノールで溶解された。0.08gポリ(メラミン−co−ホルムアルデヒド)(アルドリッチ、n−ブタノールにおいてメチル化84重量パーセント、Mn=432)は架橋剤として加えられた。誘電体組成物は最初に0.2ミクロンシリンジフィルタで濾過され、次にAlコーティングされたPET基板に2000rpmでスピンコーティングされた。ここではAl層はOTFTのゲート電極として機能する。80℃で10分間乾燥した後、誘電層は160℃で30分間熱的に架橋結合された。
誘電体構造の表面は、前進水接触角の測定により特性決定され、この角度は時間ゼロで72°であったが、10秒で65°に徐々に減少した。低い不安定な水接触角は親水性表面を意味する。ポリ(3,3’’’−ジドデシル−四元チオフェン)(PQT−12)半導体層(PQT−12はBeng S.Ongら、ジャーナル・オブ・アメリカン・ケミカル・ソサイエティ(J.Am.Chem.Soc.)、2004、第126巻、p.3378〜3379に開示され、この全開示内容は、参照により本明細書に完全に組み込まれる)は、スピンコーティングPQT−12を1,2−ジクロロベンゼン中に分散することによって誘電体の上面に堆積され、その後、真空炉内で80℃で乾燥し、140℃でアニーリングされる。OTFTは半導体層の上に金のソース電極およびドレイン電極を真空蒸着することにより完成された。デバイスは周囲条件下でキースレー(Keithley)4200SCSにより特性決定された。約0.002〜0.003cm2/V.sおよび約104のon/off比が取得された。
(実施例1)
本実施例では、相分離誘電体構造は以下のとおり調製された。ポリ(メチルシルセスキオキサン)(PMSSQ)は、ポリチオフェン半導体との優れた適合性を提供するために低誘電率材料として使用され、ポリ(4−ビニルフェノール)(PVP)は高誘電率材料として使用され、n−ブタノールは液として使用された。PMSSQは以下の手順により前駆物質としてメチルトリメトキシシランを使用して調製された。水溶性0.1重量パーセント塩酸溶液0.88グラムとテトラヒドロフラン5.13グラムの混合物が、乾燥環境下で十分な攪拌により30分間にわたり氷浴で冷却された三つ口フラスコ中でメチルトリメトキシシラン0.48グラムとメチルイソブチルケトン9.24グラムの混合物に滴下で加えられた。結果として得られた混合物は、室温に温められ、その温度に5分間維持され、その後60℃に加熱され、24時間維持された。ポリ(メラミン−co−ホルムアルデヒド)が高誘電率材料PVPの架橋剤として加えられた。誘電体組成物は以下の表に示される材料の量を使用して生成された。
Figure 0004908447
誘電体組成物は最初に0.2ミクロンシリンジフィルタにより濾過され、次にAlコーティングされたPET基板上に2000rpmでスピンコーティングされた。ここで、Al層はOTFTのゲート電極として機能する。誘電層は、80℃で10分間乾燥した後、160℃で30分間熱的にアニーリングされて架橋結合された。水接触角測定は時間ゼロで100.9°の前進接触角を示し、接触角は時間とともに安定する(10秒で100.6°)。これらは大きな疎水性および安定性のある表面特性を示した。大きな疎水性特性は、PMSSQ成分が誘電層の表面に移動することにより、スピンコーティングおよび熱的架橋結合中に相分離誘電体構造を形成することを示した。
相分離はさらに、誘電体構造のXPS測定により確認された。表面の定量XPS分析はSiが27.8%、Oが38.7%、Cが33.4%の原子百分率を示した。表面上のPVP内に十分な量の芳香族炭素原子が存在する明瞭な証拠は存在しない。低誘電率材料PMSSQ内にのみ存在するSiの高い原子百分率は、表面領域に現れる(数ナノメートル)。高誘電率材料の架橋剤内にのみ存在するN原子は、表面には存在しなかった。上記のすべては、誘電体構造の上面に多量のPMSSQ相、および誘電体構造の底部に架橋結合された多量のPVP相を備える相分離構造を示した。
相分離誘電体構造の深さプロファイルXPS試験は、PMSSQが表面の一番上の40nmまで分離していることを明らかにした。第1誘電材料PMSSQに由来する高濃度のO原子およびSi原子は、一番上の40nmの領域内で見られた。N原子の濃度は上面から40nm離れた位置から安定し始める。
OTFTは、比較例1に記載されたとおり、スピンコーティングPQT−12半導体および真空蒸着の金のソースドレイン電極により完成された。デバイスは略ゼロのターンオン電圧において極めて小さい漏れ電流を示した。移動度は0.1cm2/V.sおよび約105のon/off比であることが計算された。
(比較例2)
本比較例では、ポリ(2−ヒドロキシエチル、メタクリレート)(サイエンティフィック・ポリマー・プロダクツ社(Scientific Polymer Products,Inc.)、Mw=1,000,000)が誘電体材料として使用され、Dowanol(ドワノール)を液体として使用して均一な誘電体構造が形成された。誘電体組成物は、0.0008gのp−トルエンスルホン酸が架橋結合の触媒として加えられたことを除いて、比較例1と同様に調製された。誘電体構造を備えるOTFTデバイスは約0.002−0.0043cm2/V.sおよび約104の電流on/off比の移動度を示した。
(実施例2)
本実施例では、ポリ(2−ヒドロキシエチル、メタクリレート)が高誘電率材料として使用され、Dowanolを液体として使用して、実施例1のPVPおよびn−ブタノールが置換された。誘電体組成物は0.0008gのp−トルエンスルホン酸が架橋結合の触媒として加えられたことを除いて、実施例1と同様に調製された。誘電体構造を備えるOTFTは約0.05〜0.06cm2/V.sおよび約104の電流on/off比の移動度を示した。
(比較例3)
この比較例では、均一なゲート誘電体はn−ブタノール溶液中のPMSSQから調製された。誘電体組成物は最初に0.2ミクロンシリンジフィルタで濾過され、次にAlコーティングされたPET基板に2000rpmでスピンコーティングされた。ここでAl層はOTFTのゲート電極として機能する。80℃で10分間乾燥した後、誘電体層は160℃で30分間熱的に架橋結合された。この誘電体構造を備えるOTFTデバイスは、誘電層の漏れのために、極めて低いデバイス歩留まり(<10%)を示した。機能デバイスは0.06cm2/V.sおよび100〜1000電流on/off比の移動度を示した。
上述の例および比較例から、第1誘電材料または第2誘電材料のどちらかを備えるデバイスは劣ったデバイス性能を示しただけであった。第1誘電材料を備えるデバイスは極めて低い歩留まりおよび極めて低い電流on/off比を有するのみであり、一方、第2誘電材料を備えるデバイスは極めて低い移動度を有するだけであった。他方では、相分離第1誘電材料および第2誘電材料のブレンドを備えるデバイスは高い移動度および高い電流on/off比の両方を示した。
TFT形態における本発明の第1実施形態を示す。 TFT形態における本発明の第2実施形態を示す。 TFT形態における本発明の第3実施形態を示す。 TFT形態における本発明の第4実施形態を示す。

Claims (5)

  1. 電子デバイスであって、
    (a)有機半導体層と、
    (b)多量の低誘電率ポリマー/少量の高誘電率ポリマーの第1の相および多量の高誘電率ポリマー/少量の低誘電率ポリマーの第2の相を備える、単層の相分離誘電体層であって、当該高誘電率ポリマーの誘電率は、当該低誘電率ポリマーよりも高く、当該第1の相は、前記有機半導体層に接し、当該第2の相の前記有機半導体層に対する位置が当該第1の相の前記有機半導体層に対する位置より遠い、当該相分離誘電体層と、
    を任意の順に含み、
    前記第1の相の前記有機半導体層に接する界面における前記低誘電率ポリマーの重量は、当該界面における前記高誘電率ポリマーの重量に比べて大きく、
    前記相分離誘電体層は、
    (i)第1の相が第2の相の連続的なマトリクス内の複数の点を形成するか、又は、
    (ii)第1の相が第2の相の連続的なマトリクス内の複数のロッド形状要素を形成するか、
    のいずれかの形態を有する、
    電子デバイス。
  2. 電子デバイスであって、
    (a)有機半導体層と、
    (b)多量の低誘電率ポリマー/少量の高誘電率ポリマーの第1の相および多量の高誘電率ポリマー/少量の低誘電率ポリマーの第2の相を備える、単層の相分離誘電体層であって、当該高誘電率ポリマーの誘電率は、当該低誘電率ポリマーよりも高く、当該第1の相は、前記有機半導体層に接し、当該第2の相の前記有機半導体層に対する位置が当該第1の相の前記有機半導体層に対する位置より遠い、当該相分離誘電体層と、
    を任意の順に含み、
    前記第1の相の前記有機半導体層に接する界面における前記低誘電率ポリマーの割合は、当該界面における前記低誘電率および前記高誘電率ポリマーの総重量の、60%から100%であり、当該界面における前記高誘電率ポリマーの割合は40%から0%であり、
    前記相分離誘電体層は、
    (i)第1の相が第2の相の連続的なマトリクス内の複数の点を形成するか、又は、
    (ii)第1の相が第2の相の連続的なマトリクス内の複数のロッド形状要素を形成するか、
    のいずれかの形態を有する、
    電子デバイス。
  3. 薄膜トランジスタであって、
    (a)有機半導体層と、
    (b)多量の低誘電率ポリマー/少量の高誘電率ポリマーの第1の相および多量の高誘電率ポリマー/少量の低誘電率ポリマーの第2の相を備える、単層の相分離誘電体層であって、当該高誘電率ポリマーの誘電率は、当該低誘電率ポリマーよりも高く、当該第1の相は、前記有機半導体層に接し、当該第2の相の前記有機半導体層に対する位置が当該第1の相の前記有機半導体層に対する位置より遠い、当該相分離誘電体層と、
    を任意の順に含み、
    前記第1相の前記有機半導体層に接する界面における前記低誘電率ポリマーの重量は、当該界面における前記高誘電率ポリマーの重量に比べて大きく、
    前記低誘電率ポリマーは、ポリシルセスキオキサンであり、
    前記高誘電率ポリマーは、ポリ(メタクリル酸2−ヒドロキシエチル)であり、
    前記相分離誘電体層は、
    (i)第1の相が第2の相の連続的なマトリクス内の複数の点を形成するか、又は、
    (ii)第1の相が第2の相の連続的なマトリクス内の複数のロッド形状要素を形成するか、
    のいずれかの形態を有する、
    薄膜トランジスタ。
  4. 前記第1の相の前記有機半導体層に接する界面における前記低誘電率ポリマーの割合は、当該界面における前記低誘電率および前記高誘電率ポリマーの総重量の、80%から100%であり、当該界面における前記高誘電率ポリマーの割合は20%から0%である、
    請求項1の電子デバイス。
  5. 前記第1の相の前記有機半導体層に接する界面における前記低誘電率ポリマーの割合は、当該界面における前記低誘電率および前記高誘電率ポリマーの総重量の、80%から100%であり、当該界面における前記高誘電率ポリマーの割合は20%から0%である、
    請求項2の電子デバイス。
JP2008077942A 2007-04-02 2008-03-25 電子デバイス及び薄膜トランジスタ Active JP4908447B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/695,138 2007-04-02
US11/695,138 US7795614B2 (en) 2007-04-02 2007-04-02 Device with phase-separated dielectric structure

Publications (3)

Publication Number Publication Date
JP2008258610A JP2008258610A (ja) 2008-10-23
JP2008258610A5 JP2008258610A5 (ja) 2011-05-12
JP4908447B2 true JP4908447B2 (ja) 2012-04-04

Family

ID=39495246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008077942A Active JP4908447B2 (ja) 2007-04-02 2008-03-25 電子デバイス及び薄膜トランジスタ

Country Status (6)

Country Link
US (1) US7795614B2 (ja)
EP (1) EP1978573B1 (ja)
JP (1) JP4908447B2 (ja)
KR (1) KR101451597B1 (ja)
CA (1) CA2627496C (ja)
TW (1) TWI433366B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7754510B2 (en) * 2007-04-02 2010-07-13 Xerox Corporation Phase-separated dielectric structure fabrication process
GB2458940B (en) * 2008-04-03 2010-10-06 Cambridge Display Tech Ltd Organic thin film transistors
US8154080B2 (en) * 2008-12-05 2012-04-10 Xerox Corporation Dielectric structure having lower-k and higher-k materials
TW201117446A (en) * 2009-11-12 2011-05-16 Nat Univ Tsing Hua Method for forming organic layer of electronic device by contact printing
JP5737849B2 (ja) * 2010-03-02 2015-06-17 地方独立行政法人 大阪市立工業研究所 有機半導体膜の製造方法及び有機トランジスタ
JP5605610B2 (ja) * 2010-04-23 2014-10-15 セイコーエプソン株式会社 有機トランジスタの製造方法
US9076975B2 (en) * 2010-04-27 2015-07-07 Xerox Corporation Dielectric composition for thin-film transistors
JP6133532B2 (ja) * 2010-11-10 2017-05-24 株式会社カネカ トップゲート型有機薄膜トランジスタの製造方法および該製造法によって得られる有機薄膜トランジスタ
US8623447B2 (en) 2010-12-01 2014-01-07 Xerox Corporation Method for coating dielectric composition for fabricating thin-film transistors

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374453A (en) * 1991-05-24 1994-12-20 Rogers Corporation Particulate filled composite film and method of making same
US6107117A (en) 1996-12-20 2000-08-22 Lucent Technologies Inc. Method of making an organic thin film transistor
US5883219A (en) * 1997-05-29 1999-03-16 International Business Machines Corporation Integrated circuit device and process for its manufacture
US6528218B1 (en) * 1998-12-15 2003-03-04 International Business Machines Corporation Method of fabricating circuitized structures
US6280794B1 (en) * 1999-03-10 2001-08-28 Conexant Systems, Inc. Method of forming dielectric material suitable for microelectronic circuits
US6136702A (en) * 1999-11-29 2000-10-24 Lucent Technologies Inc. Thin film transistors
JP2003518754A (ja) * 1999-12-21 2003-06-10 プラスティック ロジック リミテッド 溶液処理された素子
TWI226103B (en) * 2000-08-31 2005-01-01 Georgia Tech Res Inst Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same
KR100432152B1 (ko) * 2001-04-12 2004-05-17 한국화학연구원 다분지형 폴리알킬렌 옥시드 포로젠과 이를 이용한저유전성 절연막
US6949762B2 (en) 2002-01-11 2005-09-27 Xerox Corporation Polythiophenes and devices thereof
US6770904B2 (en) 2002-01-11 2004-08-03 Xerox Corporation Polythiophenes and electronic devices generated therefrom
US6621099B2 (en) 2002-01-11 2003-09-16 Xerox Corporation Polythiophenes and devices thereof
JP4014431B2 (ja) * 2002-03-27 2007-11-28 富士通株式会社 半導体記憶装置及び半導体記憶装置の製造方法
US6528409B1 (en) * 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
US20030227014A1 (en) 2002-06-11 2003-12-11 Xerox Corporation. Process for forming semiconductor layer of micro-and nano-electronic devices
US7098525B2 (en) * 2003-05-08 2006-08-29 3M Innovative Properties Company Organic polymers, electronic devices, and methods
KR100995451B1 (ko) * 2003-07-03 2010-11-18 삼성전자주식회사 다층 구조의 게이트 절연막을 포함하는 유기 박막 트랜지스터
JP2005072569A (ja) * 2003-08-06 2005-03-17 Mitsubishi Chemicals Corp 有機電界効果トランジスタ
JP2005175386A (ja) * 2003-12-15 2005-06-30 Asahi Kasei Corp 有機半導体素子
JP2005243822A (ja) * 2004-02-25 2005-09-08 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
US7098150B2 (en) * 2004-03-05 2006-08-29 Air Liquide America L.P. Method for novel deposition of high-k MSiON dielectric films
US20060214154A1 (en) * 2005-03-24 2006-09-28 Eastman Kodak Company Polymeric gate dielectrics for organic thin film transistors and methods of making the same
US7282735B2 (en) 2005-03-31 2007-10-16 Xerox Corporation TFT having a fluorocarbon-containing layer
US20060231908A1 (en) * 2005-04-13 2006-10-19 Xerox Corporation Multilayer gate dielectric
US7348280B2 (en) * 2005-11-03 2008-03-25 International Business Machines Corporation Method for fabricating and BEOL interconnect structures with simultaneous formation of high-k and low-k dielectric regions

Also Published As

Publication number Publication date
CA2627496A1 (en) 2008-10-02
JP2008258610A (ja) 2008-10-23
US20080237581A1 (en) 2008-10-02
TWI433366B (zh) 2014-04-01
TW200849687A (en) 2008-12-16
EP1978573A2 (en) 2008-10-08
KR101451597B1 (ko) 2014-10-16
US7795614B2 (en) 2010-09-14
CA2627496C (en) 2014-07-29
EP1978573A3 (en) 2011-05-18
EP1978573B1 (en) 2017-07-12
KR20080090330A (ko) 2008-10-08

Similar Documents

Publication Publication Date Title
JP4908446B2 (ja) 電子デバイスを製造するプロセス及び薄膜トランジスタを製造するプロセス
JP4908447B2 (ja) 電子デバイス及び薄膜トランジスタ
US9076975B2 (en) Dielectric composition for thin-film transistors
US8154080B2 (en) Dielectric structure having lower-k and higher-k materials
US8821962B2 (en) Method of forming dielectric layer with a dielectric composition
US9058981B2 (en) Dielectric composition for thin-film transistors
JP7083106B2 (ja) 有機半導体組成物及びその用途
KR101702600B1 (ko) 반도전성 잉크 조성물
KR20120060154A (ko) 박막 트랜지스터용 유전체 조성물

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110324

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110324

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110324

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4908447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250