CN102483895B - 等离子显示面板用集成电路、访问控制方法及等离子显示系统 - Google Patents
等离子显示面板用集成电路、访问控制方法及等离子显示系统 Download PDFInfo
- Publication number
- CN102483895B CN102483895B CN201180003636.6A CN201180003636A CN102483895B CN 102483895 B CN102483895 B CN 102483895B CN 201180003636 A CN201180003636 A CN 201180003636A CN 102483895 B CN102483895 B CN 102483895B
- Authority
- CN
- China
- Prior art keywords
- shared memory
- data
- access
- sub
- reading unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/10—Special adaptations of display systems for operation with variable images
- G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
Abstract
提供一种等离子显示系统,抑制使用共有存储器时的峰值数据传输量。在等离子显示系统中,在SF读出部(101)从共有存储器(140)读出表示各子场的点亮单元的信息即SF像素数据的定时,控制部(104)抑制运动图像解码器(101)向共有存储器(140)的访问。并且,在SF读出部(101)不从共有存储器(140)读出SF像素数据的定时、即维持放电期间中,对运动图像解码器(101)许可向共有存储器(140)的访问。
Description
技术领域
本发明涉及对与用于等离子显示的发光控制的数据的生成、取得有关的存储器访问的峰值数据传输量进行抑制的技术。
背景技术
以往,在传输运动图像时或将运动图像记录到记录介质时,已知有按照MPEG(Moving Picture Experts Group)标准来实施压缩的技术,MPEG标准例如有非专利文献1中所示的MPEG2视频标准、非专利文献2中所示的MPEG4AVC(Advanced Video Coding)标准,此外,也已知将按照这些标准压缩的图像解码的运动图像解码器。
这样的运动图像解码器按照以下步骤对保存在大容量的DRAM(Dynamic Random Access Memory)等存储器中的压缩图像的进行了可变长编码的流进行解码:从存储器读出该流并进行可变长解码,对每个块提取动作矢量和块数据等,参照存储器内的根据动作矢量确定的参照图像,进行相当于所谓动作推定的逆处理的补偿处理,将作为该补偿处理的结果得到的解码图像记录到存储器中。在此,被解码并保存在存储器中的解码图像组在后续的压缩图像的解码时作为参照图像组,或者作为向显示器等发送的显示用图像组来利用。
在该运动图像的解码处理中,众所周知,为了进行存储器访问,需要较高的数据传输量。在包含该运动图像解码器、图像显示器的系统中,为了实现较高的数据传输量的抑制,可以举出作为处理整体来抑制数据传输量的峰值的方法、以及使用具有较高的数据传输量的存储器系统的方法。其中,在专利文献1中公开了作为处理整体来抑制数据传输量的峰值的方法。
在专利文献1中,通过由具备声音解码器、运动图像解码器、图像显示器的装置在运动图像解码器的空闲期间进行声音解码器的数据传输量较大的处理、在运动图像解码器的数据传输期间进行声音解码器的数据传输量较小的处理,从而抑制数据传输量的峰值(参照图11)。另外,在图11中,横线部分的区域表示由运动图像解码器进行的数据传输,斜线部分的区域表示由声音解码器进行的数据传输。
在先技术文献
专利文献
专利文献1:专利第3532796号
非专利文献
非专利文献1:ISO/IEC 13818-2International Standard MPEG-2Video
非专利文献2:ISO/IEC 14496-10International Standard Information technology-Coding of Audio-Visual Objects-Part 10:Advanced Video Coding
非专利文献3:主编篠田博《等离子显示材料技术的应用》株式会社CMC出版、2007年10月31日(p.41-p.44)
发明的概要
发明所要解决的技术问题
但是,在等离子显示面板中,为了实现装置的小型化等,考虑将运动图像解码器、转换部和读出部安装在1芯片上,上述转换部执行作为等离子显示中特有的控制的子场(subfield)转换,上述读出部将转换后的子场数据从存储器读出并输出。
但是,在图像显示器是ADS(Address Display Separated)驱动方式的等离子显示显示处理部(参照非专利文献3)的情况下,存在如下课题:由于这些数据传输的峰值不同,在上述专利文献1公开的方式中,无法抑制上述运动图像解码器和读出部的数据传输的峰值。
发明内容
在此,本发明是鉴于上述课题而做出的,其目的在于,提供一种系统及方法,抑制将运动图像解码器和读出部单芯片化并共有存储器的情况的峰值数据传输量。
用于解决技术问题的技术手段
为解决上述课题,本发明的等离子显示用集成电路的特征在于,具备:解码器,从共有存储器读出编码后的运动图像数据并进行解码,将解码得到的解码数据保存到该共有存储器中;转换部,从所述共有存储器读出所述解码数据,转换为子场用的子场数据,并保存到所述共有存储器中;读出部,从所述共有存储器读出所述子场数据;以及访问控制部,在所述读出部从所述共有存储器读出所述子场数据时,抑制所述解码器向所述共有存储器的访问。
发明的效果
根据上述结构,由于在读出部读出数据时,能够对运动图像解码器限制向共有存储器的访问,所以能够抑制峰值数据传输量。
附图说明
图1是表示实施方式1的等离子显示系统的功能结构的功能框图。
图2是表示8子场用的控制用表的结构例的数据概念图。
图3是表示与向共有存储器的访问有关的动作的流程图。
图4是表示运动图像解码器和SF读出部的存储器访问的状况的图。
图5是表示实施方式2的等离子显示系统的功能结构的功能框图。
图6是表示10子场用的控制用表的结构例的数据概念图。
图7是表示与实施方式2的子场数对应的向共有存储器的访问控制动作的流程图。
图8是表示实施方式3的等离子显示系统的功能结构的功能框图。
图9是表示实施方式3的模式数据的图。
图10是表示实施方式3的等离子显示用集成电路的动作的流程图。
图11是表示以往技术中的视频数据和音频数据的读出控制中的数据传输量的时间推移的图表。
具体实施方式
以下,使用附图说明作为本发明的一实施方式的包含等离子显示用集成电路的等离子显示系统。
<实施方式1>
<结构>
图1是表示等离子显示系统的结构的功能框图。
等离子显示系统包含等离子显示用集成电路100、显示处理部120、PDP130、共有存储器140而构成。
等离子显示用集成电路100是所谓被称作LSI(Large Scale Integration)的半导体集成电路。等离子显示用集成电路100具有以下功能:从共有存储器140内的以MPEG4AVC标准压缩的位流生成8个子场(以下称为“SF”)的像素的每一个的点亮·非点亮的数据(以下称为“SF像素数据”)。此外,等离子显示用集成电路100具有在ADS驱动方式的寻址期间的定时向显示处理部120发出SF像素数据的功能。
等离子显示用集成电路100具体地说,包含运动图像解码器101、SF转换部102、SF读出部103、控制部104而构成。
运动图像解码器101具有如下功能:按照来自控制部104的指示,依次读出共有存储器140内的以MPEG4AVC标准压缩的位流(运动图像数据)和参照图像,按照MPEG4AVC标准进行图像的解码,将解码得到的解码图像(解码数据)保存到共有存储器140中。
SF转换部102具有以下功能:读出由运动图像解码器101解码并保存的共有存储器140内的解码图像,转换为SF像素数据,并将转换得到的SF像素数据保存到共有存储器140中。关于向SF像素数据的转换是以往就有的,在此简单地说明其中一例。
SF转换部102从共有存储器140读出的解码图像的1像素量的数据是8位的数据(表示256灰度的某一灰度的数值)。
SF转换部102基于该数值,决定以哪个子场将与像素对应的单元点亮。即,将各像素的1TV字段量的每个数据,以属于该1TV字段的各子场转换为表示点亮非点亮的信息。例如,1像素(红、蓝、绿的某一种颜色)的8位的数据以“01001010”表现的情况下,转换为子场数据时,成为(SF1XY、SF2XY、SF3XY、SF4XY、SF5XY、SF6XY、SF7XY、SF8XY)=(0、1、0、1、0、0、1、0)。即,在原来的解码图像中,对于位于坐标(X、Y)的像素的8位数据,第0位的值为子场1的SF像素数据,第1位的值为子场2的SF像素数据,第2位的值为子场3的SF像素数据,…,第7位的值为子场8的SF像素数据。另外,对于以坐标(X、Y)表示的单元,SFNXY意味着第N个子场的SF像素数据。SF像素数据是1位的数据,“1”表示点亮、“0”表示非点亮。
SF读出部103具有以下功能:按照来自控制部104的指示,访问共有存储器140,读出SF转换部保存的SF像素数据,并向显示处理部130输出。
控制部104具有执行与运动图像解码器101和SF读出部103向共有存储器的访问有关的控制的功能。
显示处理部120以ADS驱动方式驱动PDP130。显示处理部120具有以下功能:在重置期间将PDP130的全部单元同时放电,使壁电荷一致。
显示处理部120在寻址期间使PDP130的点亮单元蓄积壁电荷。单元的点亮·非点亮通过从显示处理部120发出的SF像素数据决定。与各单元成对的SF像素数据为0的情况下,该单元为非点亮单元,与各单元成对的SF像素数据为1的情况下,该单元为点亮单元。
显示处理部120在维持放电期间仅通过PDP130的点亮单元产生放电。在8个SF中,在SF1的放电次数为α(α为1以上的自然数)的情况下,设SF2的放电次数为α×2,SF3的放电次数为α×2^2、···、SF8的放电次数为α×2^7。即,SFN(N=SF号码:1~8)的放电次数为α×2^(N-1)。另外,在此“^”是表示幂运算的记号,2^(N-1)(N为1以上的自然数)表示2的(N-1)次幂。
通过这些控制,对于PDP130的每个单元将放电次数控制为合计2^8(=256)模式。即,每1TV字段期间,对于各像素,通过执行各SF中的点亮、非点亮,实现256灰度的表现。
PDP130具有按照来自显示处理部120的指示使各单元放电,从而显示影像的功能。
共有存储器140是存储等离子显示用集成电路100进行动作所需要的存储各种数据的RAM(Random Access Memory)。共有存储器140保持:以MPEG4AVC标准压缩的位流、由运动图像解码器101解码的解码图像、将解码图像转换的SF像素数据。
<数据>
在此,说明控制用表存储部110所保持的8SF控制用表111。控制用表是将SF像素数据传输期间(寻址期间)202及维持放电期间203与各子场号码201建立对应的信息。控制用表是表示子场数为8的情况的信息。
子场号码201是识别各个子场的号码。
SF像素数据传输期间202表示SF读出部103从共有存储器140读出SF像素数据、并设定发光单元所需的时间。该设定是一边对画面的全部像素进行扫描一边设定的,所以SF像素数据传输期间(寻址期间)在全部子场中共通地需要0.78msec。
维持放电期间203表示各子场的各个像素应该维持放电的期间,表示运动图像解码器101能够访问共有存储器140的时间。例如,子场号码4(SF4)的维持放电期间为1.12msec。
控制部104使用该8SF控制用表111,执行运动图像解码器101及SF读出部103向共有存储器140的存储器访问的控制。
<动作>
接着,使用图3所示的流程图说明本实施方式中的等离子显示用集成电路100的动作。
图3是表示1TV字段中的由控制部104进行的向共有存储器的访问控制的动作。在该流程的开始时点,运动图像解码器101处于禁止向共有存储器140的访问的状态。
首先,控制部104将变量N设定为8(步骤S301)。该N同时也是表示子场数的数。
控制部104参照8SF控制用表111,读出与以变量N的数值决定的子场号码201对应的SF像素数据传输期间202的秒数和维持放电期间203的秒数。
控制部104向SF读出部103指示SF N的SF像素数据的读出(步骤S302)。
控制部104在读出的SF像素数据传输期间的秒数的期间待机(步骤S303)。
接着,控制部104在经过读出的SF像素数据传输期间的秒数后,对运动图像解码器101许可向共有存储器140的访问(步骤S304)。另外,在此,运动图像解码器101解码的解码图像是SF读出部103读出的SF像素数据所属的帧以后的帧的图像。
然后,控制部104以读出的维持放电期间的秒数待机(步骤S305)。
维持放电期间待机的控制部104对运动图像解码器101禁止向共有存储器140的访问(步骤S306)。
控制部104将变量N递减1(步骤S307),并判定递减后的N是否为0(步骤S308)。
N不为0的情况下(步骤S308:否),回到步骤S302,N为0的情况下(步骤S308:是),由于所有子场的处理已结束,所以结束1TV字段量的子场的处理。
图3所示的控制在再现控制的期间重复,进行运动图像等的显示处理。
图4表示通过该控制进行的运动图像解码器101和SF读出部103向共有存储器的访问的示意。图4将横轴作为时间轴。
从图4可知,按照控制部104的控制,从0msec到0.78msec的期间,SF读出部103访问共有存储器140,执行SF8(第8个子场)的SF像素数据的读出,将读出的SF像素数据传递给显示处理部120。在此期间,运动图像解码器101不访问共有存储器140。
从0.78msec到3.02msec,运动图像解码器101访问共有存储器140,执行保存的位流及参照图像的读出,并执行解码图像的保存。在此期间,由于是维持放电期间中,所以SF读出部103不访问共有存储器140。
从3.02msec到3.80msec,SF读出部103再次访问共有存储器140,执行SF7的SF像素数据的读出,并将读出的SF像素数据传递给显示处理部120。在此期间,运动图像解码器101不访问共有存储器140。
从3.80msec到5.76msec,运动图像解码器101访问共有存储器140,执行保存的位流及参照图像的读出,执行解码图像的保存。在此期间,由于是维持放电期间中,所以SF读出部103不访问共有存储器140。
以下,重复该处理,从16.04msec到16.32msec,运动图像解码器101访问共有存储器140,执行保存的位流及参照图像的读出,并且执行解码图像的保存,1TV字段量的访问控制结束。
由此,通过运动图像解码器101和SF读出部103同时访问共有存储器,能够防止数据传输量的峰值变大。由于SF读出部103读出的SF像素数据用于确定发光的单元,所以在维持放电期间中也可以不读出SF像素数据。因此,在维持放电期间中SF读出部103也可以不访问共有存储器140,所以在该期间使运动图像解码器101访问共有存储器140。此外,SF读出部103在读出用于地址设定的SF像素数据时,使运动图像解码器101不访问共有存储器140。即,回避运动图像解码器101和SF读出部103同时访问共有存储器140的状況,由此能够抑制数据传输量中的峰值。
<实施方式2>
在上述实施方式1中以子场数为8的情况为例进行了说明。但是,随着近年图像的高画质化,以256灰度无法赶上该表现,所以也有为了表现到1024灰度而将子场数取10的等离子显示。
在此,在实施方式2中,说明选择子场数为10的情况和子场数为8的情况的某一个而进行动作的等离子显示用集成电路的动作。
另外,在实施方式2中,仅说明与实施方式1不同的结构,对于与实施方式1共通的点省略说明。
<结构>
图5是表示包含实施方式2的等离子显示用集成电路200的等离子显示系统的功能结构的功能框图。等离子显示用集成电路200与实施方式1所示的等离子显示用集成电路100不同,取代控制部104而具备控制部204,取代控制用表存储部110而具备控制用表存储部210,此外,具备设定部201。
设定部201具有如下功能,对于影像的显示时的子场,保持表示在1TV字段期间是使用8子场还是使用10子场的设定信息。
控制用表存储部210保持8SF控制用表111和作为10子场用的控制用表的10SF控制用表112。8SF控制用表111与实施方式1所示相同。10SF控制用表112的详细情况在后面叙述。
控制部204除了实施方式1所示的控制部104所保持的功能之外,还具备以下功能:根据在设定部201中设定的子场数的设定是8还是10来读出控制用表,按照读出的控制用表控制运动图像解码器101和SF读出部103向共有存储器140的访问。
<数据>
控制用表存储部210除了实施方式1所示的8子场用的控制用表之外,还存储10子场用的控制用表。
如图6所示,10SF控制用表112与8SF控制用表111同样,是将SF像素数据传输时间(寻址期间)602和维持放电期间603与子场号码601建立了对应的数据。
10SF控制用表112与8SF控制用表111不同的是,子场号码数到10为止,以及各子场的维持放电期间不同。
例如,在10SF控制用表112中,对于子场号码1(SF1)的维持放电期间为0.16msec。
1TV字段期间不管是8子场还是10子场,都是16.7msec,此外各子场中的寻址期间不能从0.78msec变更(为了进行地址设定必须要0.78msec),所以分为10子场的情况下,必须使该维持放电期间比8子场的情况还短。因此,分为10子场的情况下,必须使各子场的维持放电期间缩短,但是通过分为10子场,能够实现更细微的影像表现。
<动作>
按照图7的流程图说明实施方式2的等离子显示用集成电路200的动作。
等离子显示系统开始显示处理(步骤S701)。
控制部204从设定部201读出子场数的设定值(步骤S702)。
控制部204判定从设定部201读出的子场数的设定值是否为8(步骤S703)。
子场数的设定值为8的情况下(步骤S703:是),控制部204从控制用表存储部210读出8SF控制用表111(步骤S704)。
然后,按照读出的8SF控制用表111,重复图3的流程图所示的控制(步骤S705)。
控制部204判定是否结束显示处理(步骤S706)。该判定例如可以根据是否接受到了通过用户的遥控操作(未图示)进行的显示处理结束的指示输入来判定。
不结束显示处理的情况下(步骤S706:否),回到步骤S705,结束显示处理的情况下(步骤S706:是),控制部204结束访问控制,等离子显示系统结束显示处理。
子场数的设定值不是8的情况下(步骤S703:否),控制部204从控制用表存储部210读出10SF控制用表112(步骤S707)。
然后,按照读出的10SF控制用表112,将步骤S301中的N设为10,重复图3的流程图所示的控制(步骤S708)。
控制部204判定是否结束显示处理(步骤S709)。该判定例如可以根据是否接受到了通过用户的遥控操作(未图示)进行的显示处理结束的指示输入来判定。
不结束显示处理的情况下(步骤S709:否),回到步骤S707,结束显示处理的情况下(步骤S709:是),控制部204结束访问控制,等离子显示系统结束显示处理。
由此,控制部204一边根据在设定部201中设定的子场数来变更访问期间,一边执行运动图像解码器101和SF读出部103向共有存储器140的访问控制。
另外,子场数为10的情况的、由控制部204进行的运动图像解码器101和SF读出部103向共有存储器140的访问的控制,将图3所示的流程图的步骤S301中的N设定为10而不是8,控制的参照对象仅为10SF控制用表112,所以省略该动作的详细说明。
<实施方式3>
在上述实施方式1中,示出了SF读出部103执行逐次从共有存储器140读出每帧、每SF像素数据的结构。在本实施方式3中,示出能够抑制来自SF像素数据的从共有存储器的读出的结构。
另外,在实施方式3中,仅说明与实施方式1不同的结构,对于与实施方式1共通的点,省略其说明。
<结构>
图8是表示包含实施方式3的等离子显示用集成电路300的等离子显示系统的功能结构的功能框图。
SF转换部302除了实施方式1所示的SF转换部102的功能之外,还具有以下的功能。SF转换部302包含判定部321和通知部322而构成。
判定部321具有以下功能:对于由SF转换部302转换的SF像素数据,判定某1TV字段的帧中的SF像素数据是否具有特定的模式。模式数据的一例在后面叙述。
通知部322在由判定部321判定为转换得到的SF像素数据具有特定的模式的情况下,向SF读出部303通知该特定的模式。这时,通知部322还通知哪个帧的哪个子场与该特定的模式对应。即,通知帧号码和子场号码。
此外,通知部322具有以下功能:对控制部304也通知检测到了特定的模式,以及检测到该特定的模式的帧号码和子场号码。
SF读出部303除了SF读出部103所保持的功能之外,还具有以下功能:在从通知部322接受到子场号码和模式数据的通知时,不执行该子场号码所示的SF像素数据的从共有存储器140的读出,而是将按照该模式数据的SF像素数据通知给显示处理部120。例如如果模式数据是所有像素为1这样的内容,则将对于全部像素SF像素数据为1的意思(具体地说,对于子场号码所示的子场的全部像素,表示1的SF像素数据)通知给显示处理部120。
控制部304除了控制部104所具有的功能之外,还具有以下功能:从通知部322收到检测到特定模式的情况下,在与该帧号码和子场号码对应的、本来应该由SF读出部303读出SF像素数据的定时,对运动图像解码器101许可向共有存储器140的访问。
<数据>
在此,说明由SF转换部302的判定部321保持的、用于判定是否与SF像素数据的模式一致的模式数据。
图9是表示模式数据的一结构例的数据概念图。
模式数据900是将模式号码901和模式数据内容902建立了对应的信息。
模式号码901是SF转换部321用于区别、管理模式数据的标识符。
模式数据内容是表示1子场数据的SF像素数据的特定的模式的信息,是决定1子场数据中的全部像素的值(0或1)的信息。另外,在图9中,由于附图空间的关系,仅记载了其中一部分。此外,像模式号码001等这样,该内容表示所有像素为1的情况下,也可以采用不保持各像素的数据,而保持全部像素为1这样的信息的形式。此外,模式号码003等的情况下,模式数据内容也可以是表示重复该模式的信息。
<动作>
基于图10的流程图说明实施方式3的等离子显示用集成电路300的动作。每当SF转换部302结束1个子场的转换后执行该流程。
SF转换部302将运动图像解码器101从存储器140解码并保存的解码数据转换为SF像素数据(步骤S1001)。
判定部321判定转换后的SF像素数据是否与存储的模式数据内容的某一个一致(步骤S1002)。该判定根据模式数据内容所示的像素数据和SF像素数据是否完全一致来进行。
判定部321判定为不一致的情况下(步骤S1002:否),结束该控制流程。
判定部321判定为一致的情况下(步骤S1002:是),通知部322将包含该一致的模式数据和该一致的子场的号码及该子场的帧号码通知给SF读出部304。由此,SF读出部303不访问共有存储器140而取得该帧号码的该子场号码的SF像素数据,并传递给显示处理部120。此外,通知部322还对控制部304通知表示帧号码和子场号码的模式数据一致的情的信息(步骤S1003)。
通知部304接受该通知后,仅在通知的帧号码的子场号码所示的子场的寻址期间和维持放电期间之间对运动图像解码器101许可向共有存储器140的访问(步骤S1004)并结束处理。
由此,在SF像素数据具有简单的特定模式的情况下,通过不执行SF像素数据的读出,能够抑制SF读出部303向共有存储器140的访问,同时能够增大运动图像解码器101向共有存储器140的访问量。
<补充1>
在上述实施方式中,说明了本发明的实施的方法,但是本发明的实施方式当然不限于此。以下说明在上述实施方式以外作为本发明包含的其他各种变形例。
(1)在上述实施方式中,SF读出部103从共有存储器140读出SF像素数据时,控制部104对运动图像解码器101禁止向共有存储器140的访问。
但是,禁止该运动图像解码器101向共有存储器101的访问这一控制,只要能够抑制运动图像解码器101、SF读出部103和共有存储器101间的数据传输量的峰值,则不限于禁止。
例如,运动图像解码器101、SF读出部103、共有存储器140采用与由多个信号线构成的总线连接而成的结构,分别设定向该总线的存储器访问宽度。
并且,控制部104在SF读出部103读出SF像素数据时,不是将在运动图像解码器101中设定的存储器访问幅完全设定为0(禁止),而是设定为降低(例如从64Mbit/sec设为16Mbit/sec)。
由控制部104进行的运动图像解码器101向共有存储器140的访问限制,也可以是这种结构的限制。在维持放电期间中运动图像的解码来不及的情况下,该结构是有效的。
(2)在上述实施方式1中,使用图3所示的控制用表来执行访问的控制,但是也可以通过程序来指定该控制用表所表示的定时而执行抑制的切换。这样,能够空出用于保持控制用表的存储器区域。
(3)在上述实施方式中,将运动图像解码器101作为基于MPEG4AVC标准的解码器进行了说明,但是运动图像解码器101不限于基于MPEG4AVC标准的解码器。运动图像解码器101也可以按照MPEG2标准或MPEG4SP标准进行动作,也可以按照其他标准将压缩的流数据解码。
(4)对于在上述实施方式3中示出的结构,以在实施方式1所示的结构中追加的形态进行了说明。但是,当然上述实施方式3所示的结构也可以具备实施方式2所示的等离子显示用集成电路200。
(5)将上述实施方式所示的等离子显示用集成电路100作为集成电路进行了说明,但也可以是具有同等功能的、接受编码的数据并输出子场数据的装置或专用电路等。
(6)在上述实施方式2中,说明了子场数为8的情况和为10的情况,但是子场数不限于此,根据灰度表现数也可以是其他数。
即,也可以采用如下结构:控制用表存储部210保持与其他数(8、10以外)的子场对应的控制用表,控制部204根据在设定部201中设定的子场数读出对应的控制用表,执行基于该控制用表的访问控制。
(7)在上述实施方式中,未详细说明SF转换部102、302向共有存储器140的访问定时,这是因为,仅靠运动图像解码器101和SF读出部103(303)向共有存储器140的访问控制就能够抑制峰值数据传输量。实际上,SF转换部102(302)为了使SF读出部103(303)来得及读出下一子场的SF像素数据,逐次执行向共有存储器140的访问,执行解码图像的读出及SF像素数据的保存。可以是,在运动图像解码器101、SF读出部103(303)进行向共有存储器140的访问的间歇执行由SF转换部102(302)进行的向共有存储器140的访问的结构,也可以是,分别对运动图像解码器101、SF转换部102(302)、SF读出部103(303)设定向共有存储器140的访问的存储器带宽,在该存储器带宽内执行访问的形式。
(8)在上述实施方式3中,对于某子场,根据其像素是否与数据模式一致,控制部304执行对该子场中的运动图像解码器101许可访问共有存储器的控制。
但是,该控制不限于以一个子场为单位的控制。例如,可以根据1TV字段的所有子场的SF像素数据是否与模式数据一致,对该1TV字段的显示期间中的运动图像解码器101许可向共有存储器的访问,反之也可以根据小于子场的单位、即某子场的1行是否与模式数据一致,或者根据某子场的某微块或预先决定的规定范围的大小的区域中的像素是否与模式数据一致,来对运动图像解码器101许可向共有存储器140的访问。
另外,进行以行为单位或块为单位的控制的情况下,通知部322具备通知该行或块的信息(行号码和表示范围的坐标值)的结构。
(9)在上述实施方式中,SF读出部103重复按顺序读出从SF8的像素数据到SF1的像素数据的操作,但是不限于该顺序,例如,也可以是相反按顺序读出从SF1的像素数据到SF8的像素数据的结构。
(10)在上述实施方式中,虽然没有特别记载,各子场的维持放电期间可以如以下这样计算。1TV字段为16.7msec,是固定的,此外,在寻址期间无论哪个子场都需要0.78msec,是固定的。因此,在维持放电期间能够使用的秒数是从16.7msec减去0.78×子场数的秒数得到的值在1TV字段期间中的维持放电期间的总计。并且,各子场的秒数设定为低1级的子场的秒数的倍数(例如SF2的维持放电期间是SF1的维持放电期间的2倍、SF3的维持放电期间是SF2的维持放电期间的2倍)、并且维持放电期间的合计收敛在上述总计内。具体地说,能够通过2的等比级数运算来计算。
另外,1TV字段的期间的秒数和寻址期间的秒数不限于此。1TV字段的期间的秒数例如根据来自广播站的指定而变化,或寻址期间的秒数根据等离子显示用集成电路的地址设定的处理性能而变化。这种情况下,维持放电期间的秒数能够根据给予的1TV字段的期间的秒数和寻址期间的秒数和子场数,使用上述方法计算。即,假设给予的1TV字段的期间的秒数为X秒、寻址期间的秒数为Y秒、子场数为Z,则在维持放电期间能够使用的秒数为X-Y×Z。而且,若设SF1的维持放电期间为t,则求出满足t+2t+2t2+···+2tZ-1=X-Y×Z的t,决定与各子场对应的维持放电期间的秒数即可。
(11)上述实施方式中的等离子显示用集成电路100、200、300作为所谓LSI进行了说明,但是根据集成度的不同,有时也称为IC(IntegratedCircuit)、系统LSI、SLSI(Super Large Scale Integration)、VLSI(Very Large Scale Integration)、ULSI(Ultra Large Scale Integration)等。
进而,随着半导体技术的进步或派生的其他技术,如果出现了能够替换LSI的集成电路化的技术,当然可以使用该技术来实现等离子显示用集成电路的功能块的集成化。作为该技术,也存在应用生物技术等的可能性。
(12)上述实施方式中等离子显示系统包含等离子显示用集成电路,等离子显示用集成电路包含运动图像解码器、SF转换部和SF读出部,但只要是运动图像解码器和SF读出部访问同一共有存储器、并由控制部对该访问进行控制的结构,运动图像解码器、SF转换部、SF读出部也可以作为一个集成电路来构成。
(13)可以将用于使PDP或PDP用的再现装置等处理器、及与该处理器连接的各种电路执行上述实施方式所示的与存储器访问有关的动作、访问限制处理等(参照图3、图7、图10等)的、由程序码构成的控制程序记录在记录介质中,或经由各种通信路等流通并颁布。这样的记录介质有IC卡、硬盘、光盘、软盘、ROM等。流通并颁布的控制程序通过保存在能够由处理器读出的存储器等中来利用,通过使该处理器执行该控制程序,实现实施方式所示的各种功能。
<补充2>
以下记载本发明的等离子显示用集成电路的实施方式及其效果。
本发明的等离子显示用集成电路的特征在于,具备:解码器,从共有存储器读出编码后的运动图像数据并进行解码,将解码得到的解码数据保存到该共有存储器中;转换部,从所述共有存储器读出所述解码数据,转换为子场用的子场数据,并保存到所述共有存储器中;读出部,从所述共有存储器读出所述子场数据;以及访问控制部,在所述读出部从所述共有存储器读出所述子场数据时,抑制所述解码器向所述共有存储器的访问。
此外,本发明的访问控制方法是等离子显示用集成电路向共有存储器的访问控制方法,该等离子显示用集成电路具备:运动图像解码器,将编码的运动图像数据解码并将解码数据保存到共有存储器中;转换部,将解码数据转换为子场数据并保存到所述共有存储器中;读出部,从共有存储器读出子场数据;该访问控制方法的特征在于,包括以下步骤:解码步骤,所述运动图像解码器从共有存储器读出运动图像数据,转换为解码数据并保存到共有存储器中;转换步骤,所述转换部从所述共有存储器读出解码数据,转换为子场数据并保存到所述共有存储器中;读出步骤,所述读出部读出子场数据;抑制步骤,通过所述读出步骤读出子场数据时,抑制通过所述解码步骤进行的向共有存储器的访问。
此外,本发明的等离子显示系统的特征在于,具备:共有存储器;解码器,从共有存储器读出编码的运动图像数据并解码,将解码得到的解码数据保存到该共有存储器中;转换部,从所述共有存储器读出所述解码数据,转换为子场用的子场数据,并保存到所述共有存储器中;读出部,从所述共有存储器读出所述子场数据;访问控制部,在所述读出部从所述共有存储器读出所述子场数据时,抑制所述解码器向所述共有存储器的访问;显示处理部,执行基于所述读出部读出的子场数据的显示处理。
在此,运动图像解码器解码得到的解码数据是转换部转换的解码数据之后的帧的数据。此外,转换部转换得到的子场数据是与读出部读出的子场数据对应的子场之后的子场的数据。
由此,能够抑制由运动图像解码器和读出部进行的向共有存储器的访问中的峰值数据传输量。
在维持放电期间中,读出部不需要读出子场数据,所以在该期间读出部不访问共有存储器。通过以该期间为主决定运动图像解码器访问共有存储器的期间,运动图像解码器和读出部不会大致同时地访问共有存储器,所以能够抑制等离子显示用集成电路和共有存储器间的峰值数据传输量。由此,能够抑制伴随着数据传输的发热等,所以能够提高等离子显示用集成电路的可靠性。
此外,在上述等离子显示用集成电路中,也可以是,所述集成电路具备存储单元,存储控制用表,该控制用表根据对于所述运动图像数据的1TV字段的所述子场数决定所述读出部应该读出所述子场数据的定时,所述控制部基于由所述控制用表决定的定时,抑制所述解码器向所述共有存储器的访问。
通过具备该控制用表,控制部能够正确地执行读出部和运动图像解码器的访问的控制。
此外,在上述等离子显示用集成电路中,也可以是,所述集成电路还具备设定单元,设定对所述运动图像数据的1TV字段设定的子场数,所述存储单元存储控制用表,该控制用表决定应该读出对每1TV字段分配的每子场数的所述读出部的所述子场数据的定时,所述控制部读出基于由所述设定单元设定的子场数的控制用表,抑制所述解码器向所述共有存储器的访问。
由此,等离子显示用集成电路也可以应对等离子显示根据其表现的程度而变更子场数的情况,能够控制与子场数相应的向共有存储器的访问。
此外,在上述等离子显示用集成电路中,所述转换部具备:判定部,判定转换的子场数据是否具有规定的数据模式;通知部,所述判定部判定为所述子场数据具有规定的数据模式的情况下,向所述读出部通知该数据模式;在所述读出部从所述通知部接受所述数据模式的通知的情况下,不进行向所述共有存储器的访问,按照该数据模式确定发光的单元。
由此,对于某子场,对于转换后的子场数据,即使各像素具有特定的模式时不读出子场数据,也能够确定发光单元,所以这种情况下,读出部也可以不访问共有存储器,所以这期间可以由运动图像解码器访问共有存储器而执行解码,能够提高处理效率。
此外,在上述等离子显示用集成电路中,由所述控制部进行的所述抑制也可以通过禁止所述解码器向所述共有存储器的访问来进行。
由此,读出部访问共有存储器时,禁止运动图像解码器向共有存储器的访问,所以读出部和运动图像解码器向共有存储器的访问不会完全重叠,能够抑制等离子显示用集成电路和共有存储器之间的峰值数据传输量。
此外,在上述等离子显示用集成电路中,由所述控制部进行的所述抑制也可以是,将所述读出部从所述共有存储器读出所述子场数据时的、所述解码器向所述共有存储器访问时使用的最大存储器带宽设定为比所述读出部从所述共有存储器读出所述子场数据时的、所述解码器向所述共有存储器访问时使用的最大存储器带宽低。
由此,读出部访问共有存储器的期间,留有运动图像解码器执行向共有存储器的访问的余地,所以与例如读出部访问共有存储器时禁止运动图像解码器向共有存储器的访问的情况相比,能够增大运动图像解码器的处理量,能够回避由运动图像解码器进行的解码无法追上显示的事态。
工业实用性
本发明的PDP显示系统作为能够抑制向共有存储器的存储器访问的峰值数据传输量的系统,在PDP或再现装置等中能够灵活应用。
符号的说明
100、200、300 等离子显示用集成电路
101 运动图像解码器
102、302SF 转换部
103、303SF 读出部
104、204、304 控制部
110、210 控制用表存储部
120 显示处理部
130 PDP
140 共有存储器
201 设定部
321 判定部
322 通知部
Claims (7)
1.一种等离子显示面板用集成电路,其特征在于,具备:
解码器,从共有存储器读出编码后的运动图像数据并进行解码,将解码得到的解码数据保存到该共有存储器中;
转换部,从所述共有存储器读出所述解码数据,转换为子场用的子场数据,并保存到所述共有存储器中;
读出部,从所述共有存储器读出所述子场数据;以及
控制部,在所述读出部从所述共有存储器读出所述子场数据时,抑制所述解码器向所述共有存储器的访问,
通过禁止所述解码器向所述共有存储器的访问,从而进行所述控制部的所述抑制。
2.如权利要求1所述的等离子显示面板用集成电路,其特征在于,
所述集成电路具备存储单元,存储控制用表,该控制用表根据对于所述运动图像数据的1TV字段的所述子场数决定所述读出部应该读出所述子场数据的定时,
所述控制部基于由所述控制用表决定的定时,抑制所述解码器向所述共有存储器的访问。
3.如权利要求2所述的等离子显示面板用集成电路,其特征在于,
所述集成电路还具备设定单元,设定对所述运动图像数据的1TV字段设定的子场数,
所述存储单元存储控制用表,该控制用表决定应该读出对每1TV字段分配的每子场数的所述读出部的所述子场数据的定时,
所述控制部读出基于由所述设定单元设定的子场数的控制用表,抑制所述解码器向所述共有存储器的访问。
4.如权利要求3所述的等离子显示面板用集成电路,其特征在于,
所述转换部具备:
判定部,判定转换的子场数据是否具有规定的数据模式;以及
通知部,所述判定部判定为所述子场数据具有规定的数据模式的情况下,向所述读出部通知该数据模式;
在所述读出部从所述通知部接受到所述数据模式的通知的情况下,不进行向所述共有存储器的访问,按照该数据模式确定发光的单元。
5.一种等离子显示面板用集成电路,其特征在于,具备:
解码器,从共有存储器读出编码后的运动图像数据并进行解码,将解码得到的解码数据保存到该共有存储器中;
转换部,从所述共有存储器读出所述解码数据,转换为子场用的子场数据,并保存到所述共有存储器中;
读出部,从所述共有存储器读出所述子场数据;以及
控制部,在所述读出部从所述共有存储器读出所述子场数据时,抑制所述解码器向所述共有存储器的访问,
通过将所述读出部从所述共有存储器读出所述子场数据时的、所述解码器向所述共有存储器访问时使用的最大存储器带宽设定得比所述读出部不从所述共有存储器读出所述子场数据时的、所述解码器向所述共有存储器访问时使用的最大存储器带宽低,从而进行所述控制部的所述抑制。
6.一种访问控制方法,是等离子显示用集成电路向共有存储器的访问控制方法,
该等离子显示用集成电路具备:
运动图像解码器,将编码的运动图像数据解码并将解码数据保存到共有存储器中;
转换部,将解码数据转换为子场数据并保存到所述共有存储器中;以及
读出部,从共有存储器读出子场数据;
该访问控制方法的特征在于,包括以下步骤:
解码步骤,所述运动图像解码器从共有存储器读出运动图像数据,转换为解码数据并保存到共有存储器中;
转换步骤,所述转换部从所述共有存储器读出解码数据,转换为子场数据并保存到所述共有存储器中;
读出步骤,所述读出部读出子场数据;以及
抑制步骤,通过所述读出步骤读出子场数据时,抑制通过所述解码步骤进行的向共有存储器的访问,
通过禁止所述解码步骤进行的向所述共有存储器的访问,从而进行所述抑制步骤的所述抑制。
7.一种等离子显示系统,其特征在于,具备:
解码器,从共有存储器读出编码后的运动图像数据并解码,将解码得到的解码数据保存到该共有存储器中;
转换部,从所述共有存储器读出所述解码数据,转换为子场用的子场数据,并保存到所述共有存储器中;
读出部,从所述共有存储器读出所述子场数据;以及
控制部,在所述读出部从所述共有存储器读出所述子场数据时,抑制所述解码器向所述共有存储器的访问,
通过禁止所述解码器向所述共有存储器的访问,从而进行所述控制部的所述抑制。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010-146466 | 2010-06-28 | ||
JP2010146466 | 2010-06-28 | ||
PCT/JP2011/003281 WO2012001886A1 (ja) | 2010-06-28 | 2011-06-09 | プラズマディスプレイパネル用集積回路、アクセス制御方法及びプラズマディスプレイシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102483895A CN102483895A (zh) | 2012-05-30 |
CN102483895B true CN102483895B (zh) | 2015-05-27 |
Family
ID=45401634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180003636.6A Expired - Fee Related CN102483895B (zh) | 2010-06-28 | 2011-06-09 | 等离子显示面板用集成电路、访问控制方法及等离子显示系统 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9189989B2 (zh) |
JP (1) | JP5584294B2 (zh) |
CN (1) | CN102483895B (zh) |
WO (1) | WO2012001886A1 (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6678331B1 (en) * | 1999-11-03 | 2004-01-13 | Stmicrolectronics S.A. | MPEG decoder using a shared memory |
US20040095356A1 (en) * | 2002-11-15 | 2004-05-20 | Nec Plasma Display Corporation | Method and device for accessing frame memory within display panel driver |
CN1755771A (zh) * | 2004-09-30 | 2006-04-05 | Lg电子株式会社 | 数据控制方法及其设备 |
CN1806271A (zh) * | 2004-05-24 | 2006-07-19 | 松下电器产业株式会社 | 图像信号处理装置 |
US20070205969A1 (en) * | 2005-02-23 | 2007-09-06 | Pixtronix, Incorporated | Direct-view MEMS display devices and methods for generating images thereon |
CN101554053A (zh) * | 2006-08-30 | 2009-10-07 | Ati技术有限公司 | 视频处理所共享的帧缓存 |
CN101594535A (zh) * | 2008-05-28 | 2009-12-02 | 株式会社日立制作所 | 图像处理装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0916142A (ja) * | 1995-06-30 | 1997-01-17 | Fujitsu Ltd | 表示装置 |
JPH11175024A (ja) * | 1997-12-09 | 1999-07-02 | Hitachi Ltd | プラズマディスプレイ装置 |
JP3532796B2 (ja) | 1999-06-30 | 2004-05-31 | 株式会社東芝 | 単一の外部記憶メモリを備えたマルチメディア復号化装置 |
EP1136974A1 (en) * | 2000-03-22 | 2001-09-26 | Deutsche Thomson-Brandt Gmbh | Method for processing video data for a display device |
JP4333189B2 (ja) * | 2003-04-08 | 2009-09-16 | セイコーエプソン株式会社 | 電気光学装置及びその駆動方法、並びに電子機器 |
JP4349852B2 (ja) * | 2003-06-26 | 2009-10-21 | パイオニア株式会社 | 表示装置及び表示装置用画像信号処理方法 |
JP4568198B2 (ja) | 2005-09-15 | 2010-10-27 | 株式会社東芝 | 画像表示方法および装置 |
KR100800493B1 (ko) | 2007-02-09 | 2008-02-04 | 삼성전자주식회사 | 임베디드 메모리 장치를 이용한 액정 표시 장치의 응답속도 보상 시스템 및 영상 프레임 데이터 제어 방법 |
-
2011
- 2011-06-09 CN CN201180003636.6A patent/CN102483895B/zh not_active Expired - Fee Related
- 2011-06-09 JP JP2012522439A patent/JP5584294B2/ja not_active Expired - Fee Related
- 2011-06-09 US US13/393,349 patent/US9189989B2/en not_active Expired - Fee Related
- 2011-06-09 WO PCT/JP2011/003281 patent/WO2012001886A1/ja active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6678331B1 (en) * | 1999-11-03 | 2004-01-13 | Stmicrolectronics S.A. | MPEG decoder using a shared memory |
US20040095356A1 (en) * | 2002-11-15 | 2004-05-20 | Nec Plasma Display Corporation | Method and device for accessing frame memory within display panel driver |
CN1806271A (zh) * | 2004-05-24 | 2006-07-19 | 松下电器产业株式会社 | 图像信号处理装置 |
CN1755771A (zh) * | 2004-09-30 | 2006-04-05 | Lg电子株式会社 | 数据控制方法及其设备 |
US20070205969A1 (en) * | 2005-02-23 | 2007-09-06 | Pixtronix, Incorporated | Direct-view MEMS display devices and methods for generating images thereon |
CN101554053A (zh) * | 2006-08-30 | 2009-10-07 | Ati技术有限公司 | 视频处理所共享的帧缓存 |
CN101594535A (zh) * | 2008-05-28 | 2009-12-02 | 株式会社日立制作所 | 图像处理装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2012001886A1 (ja) | 2013-08-22 |
WO2012001886A1 (ja) | 2012-01-05 |
US9189989B2 (en) | 2015-11-17 |
US20120154414A1 (en) | 2012-06-21 |
JP5584294B2 (ja) | 2014-09-03 |
CN102483895A (zh) | 2012-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106339061B (zh) | 一种移动终端及其运行应用程序的方法 | |
US9349156B2 (en) | Adaptive frame buffer compression | |
EP1679713A2 (en) | Playback apparatus, playback method, recording medium, and program | |
CN1198566A (zh) | 用于信息处理、计算机可读介质和写作系统的方法及设备 | |
US20090310678A1 (en) | Image encoding apparatus, method of controlling the same and computer program | |
JP2008042566A (ja) | 情報処理装置および情報処理装置のデコード制御方法 | |
CN103514920A (zh) | 缓冲图像至缓冲器装置的方法及装置 | |
US20110173476A1 (en) | Using non-lossless compression to save power | |
US8612981B2 (en) | Task distribution method | |
CN102483895B (zh) | 等离子显示面板用集成电路、访问控制方法及等离子显示系统 | |
RU2510939C2 (ru) | Система и способ декодирования, выполняемый для кодирования блоков элементов текстуры | |
US20080056381A1 (en) | Image compression and decompression with fast storage device accessing | |
CN101751909A (zh) | 显示控制装置、显示控制方法及其程序 | |
CN101686362B (zh) | 信息处理设备和方法以及信息处理系统 | |
CN101807385B (zh) | 图像再现控制装置以及图像再现控制方法 | |
CN111475245B (zh) | 动态图片显示方法、装置、电子设备及计算机存储介质 | |
US6134640A (en) | Method for transforming flash memory storage format based on average data length | |
CN101001369A (zh) | 用于对视频解码的方法和设备及存储参考画面的方法 | |
US7382376B2 (en) | System and method for effectively utilizing a memory device in a compressed domain | |
CN106649621B (zh) | 一种显示评论信息的方法及装置 | |
CN101847394B (zh) | 用以解码及显示视讯文件的存储器映射方法及装置 | |
CN115423062A (zh) | 一种支持多协议的高性能rfid读写方法 | |
JP2003125401A (ja) | 映像データ再生方法 | |
CN110119313A (zh) | 图像处理方法及图像处理装置 | |
CN114578962A (zh) | 数据存储、数据显示方法、装置、设备、介质和程序产品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20150928 Address after: Osaka Japan Patentee after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd. Address before: Osaka Japan Patentee before: Matsushita Electric Industrial Co.,Ltd. |
|
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150527 Termination date: 20200609 |
|
CF01 | Termination of patent right due to non-payment of annual fee |